JPH04271436A

JPH04271436A - 計算機のテスト方式

Info

Publication number: JPH04271436A
Application number: JP3031216A
Authority: JP
Inventors: Hideki Adachi; 足立　英樹
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1991-02-27
Filing date: 1991-02-27
Publication date: 1992-09-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】近年、コンピュータのハードウェ
ア／アーキテクチャは複雑になる一方であり、それをテ
ストするテストプログラムの種類も多くなっている。

【０００２】従って、該ハードウェア／アーキテクチャ
を総合的にテストするシステムテストが重要になってき
ている。該計算機システムは、通常、中央処理装置（Ｃ
ＰＵ）　と、記憶制御装置（ＭＣＵ）　と、主記憶装置
（ＭＳＵ）　と、チャネル装置（ＣＨＰ）　と、サービ
スプロセッサ（ＳＶＰ）　等から構成されており、これ
らを総合的にテストするテストプログラムは、該計算機
システムの本体装置のハードウェアが論理仕様通りに正
常に動作するか否かをテストするメインフレームテスト
と，該サービスプロセッサ（ＳＶＰ）　のハードウェア
、又は、該計算機システムの本体装置側のＲＡＳ回路が
正常に動作するか否かをテストするＳＶＰテスト／ＲＡ
Ｓテストとの２つに分類でき、該メインフレームテスト
は、中央処理装置（ＣＰＵ）　主導型のテストであり、
該ＳＶＰテストはサービスプロセッサ（ＳＶＰ）　主導
型のテストで、上記サービスプロセッサ（ＳＶＰ）　か
ら行う本体装置のＲＡＳ回路のテスト（上記ＲＡＳテス
ト）などを含んでいるが、これらのテスト対象を効果的
にテストするテスト方式が要求される。

【０００３】

【従来の技術】図３は、従来の計算機のテスト方式を説
明する図である。上記メインフレームテスト（プログラ
ム）は、中央処理装置（ＣＰＵ）　１　から、本体系の
ファイル装置（Ｉ／Ｏ）　からチャネル装置（ＣＨＰ）
　４　を介して、主記憶装置（ＭＳＵ）　２　にロード
されるか、或いは、サービスプロセッサ（ＳＶＰ）　５
　配下のファイル装置（Ｉ／Ｏ）　から主記憶装置（Ｍ
ＳＵ）　２　にロードされ、中央処理装置（ＣＰＵ）１
　上で走行することで実行されるか，　又は、サービス
プロセッサ（ＳＶＰ）　５　が、該メインフレームテス
トプログラムを構成している命令を１つ宛、中央処理装
置（ＣＰＵ）　１に実行指示することで実行される。

【０００４】又、上記ＳＶＰテストは、前述のように、
サービスプロセッサ（ＳＶＰ）　５　のハードウェアを
テストするものであるが、この中に、前述の計算機シス
テムの本体側のＲＡＳ回路（ユーザに公開されていない
ハードウェア）をテストするＲＡＳテスト（プログラム
）を含んでいる。

【０００５】そして、該ＲＡＳテストは、中央処理装置
（ＣＰＵ）　１　を動作させないで、該サービスプロセ
ッサ（ＳＶＰ）　５　から、中央処理装置（ＣＰＵ）　
１，主記憶装置（ＭＳＵ）　２，記憶制御装置（ＭＣＵ
）　３，チャネル装置（ＣＨＰ）　４　等の内部レジス
タ，　特定の診断用回路（ＲＡＳ回路）　等をリード／
ライトするものである為、該メインフレームテストと，
該ＳＶＰテスト／ＲＡＳテストとを同時に行うことがで
きない。

【０００６】

【発明が解決しようとする課題】このように、２つのテ
ストプログラムは、ＳＶＰテスト／ＲＡＳテストがメイ
ンフレーム（本体側の各装置）に影響を与えるため，別
々にテストを実行していた。

【０００７】即ち、従来方式においては、本体装置をテ
ストする場合、メンフレームテストと，ＳＶＰテスト／
ＲＡＳテストの２つは、全く異なる実行形態であるため
、２つのテストを別々に実行していた。このためテスト
時間がかかり、メインフレームテストとＳＶＰテスト／
ＲＡＳテストを同時に動作させるシステムテストがない
という問題があった。

【０００８】本発明は上記従来の欠点に鑑み、従来別々
に実行していた２つのテストを同時に動作させることに
より、テスト時間の短縮，および、メインフレームテス
トとＳＶＰテスト／ＲＡＳテストのシステムテストを実
現するテスト方式を提供することを目的とするものであ
る。

【０００９】

【課題を解決するための手段】図１は、本発明の原理構
成図である。上記の問題点は下記の如くに構成した計算
機のテスト方式によって解決される。

【００１０】少なくとも、中央処理装置（ＣＰＵ）　１
　と、記憶制御装置（ＭＣＵ）　３　と、主記憶装置（
ＭＳＵ）　２　と、チャネル装置（ＣＨＰ）　４　と、
サービスプロセッサ（ＳＶＰ）　５　とから構成される
計算機システムにおいて、該中央処理装置（ＣＰＵ）　
１　で実行され、該計算機システムの本体装置のハード
ウェアが論理仕様通りに正常に動作するか否かをテスト
するメインフレームテスト２０　から、上記サービスプ
ロセッサ（ＳＶＰ）　５　で実行され、該サービスプロ
セッサ（ＳＶＰ）　５　のハードウェア、又は、該計算
機システムの本体装置側のＲＡＳ回路が正常に動作する
か否かをテストするＳＶＰテスト　５０　／ＲＡＳテス
ト　５１　を起動する診断命令（ＤＩＡＧ　命令）　■
，　■を設けて、該中央処理装置（ＣＰＵ）　１　側で
、上記メインフレームテスト　２０　を実行して、上記
診断命令■，　又は、■を検出し、該診断命令が同期型
の診断命令■であるときは、上記中央処理装置（ＣＰＵ
）　１　での動作を停止し、該診断命令■が指示するテ
ストのサービスプロセッサ（ＳＶＰ）　５　側での実行
を終了を検出した時点で、該中央処理装置（ＣＰＵ）　
１　での停止状態を解除して、該診断命令■の次の命令
から、該メインフレームテスト　２０　を再開し、該診
断命令が非同期型の診断命令■であるときは、中央処理
装置（ＣＰＵ）　１　側では、次のメインフレームテス
ト　２０　の実行に移ると共に、該サービスプロセッサ
（ＳＶＰ）　５　側からのテスト終了割り込みを受け付
けることで、該非同期型の診断命令■のサービスプロセ
ッサ（ＳＶＰ）　５　側での実行終了を認識することで
、該メインフレームテスト　２０　とＳＶＰテスト　５
０　／ＲＡＳテスト　５１　の同時テストを行うように
構成する。

【００１１】

【作用】即ち、本発明においては、メインフレームテス
トからＳＶＰテスト／ＲＡＳテストを起動する診断命令
（ＤＩＡＧ　命令）　■，　■を新規に用意し、その診
断命令（ＤＩＡＧ　命令）　■，　■で、メインフレー
ムテストと，　ＳＶＰテスト／ＲＡＳテストとを同時に
行うようにしたものである。

【００１２】上記診断命令（ＤＩＡＧ　命令）　■，　
又は、■を中央処理装置（ＣＰＵ）　が実行するメイン
フレームテストが適時実行し、メインフレームの動作に
影響するＲＡＳテストは、例えば、同期型の診断命令■
で，メインフレームの動作に影響しないＳＶＰテストは
非同期型の診断命令■で実行するように構成する。

【００１３】従って、本発明ではメインフレームテスト
とＳＶＰテスト／ＲＡＳテストを、同時に行うシステム
テストが新たに可能になるので、テスト範囲の拡大とと
もに、実行時間の短縮が可能になる効果が得られる。

【００１４】

【実施例】以下本発明の実施例を図面によって詳述する
。前述の図１は、本発明の原理構成図であり、図２は、
本発明の一実施例を示した図であって、（ａ）は本体側
のテスト動作のフローチァートを示し、（ｂ）　はサー
ビスプロセッサ（ＳＶＰ）　側のテスト動作のフローチ
ァートを示し、（ｃ）　は本体側の割り込みハンドラの
動作のフローチァートを示している。

【００１５】本発明においては、メインフレームテスト
　２０　からＳＶＰテスト　５０　／ＲＡＳテスト　５
１　を起動する診断命令（ＤＩＡＧ　命令）　■，　■
を設けて、中央処理装置（ＣＰＵ）　１　側で、該メイ
ンフレームテスト　２０　を実行して、上記診断命令■
，　又は、■を検出し、該診断命令が同期型の診断命令
■であるときは、中央処理装置（ＣＰＵ）　１での動作
を停止し、該診断命令■が指示するテストの実行をサー
ビスプロセッサ（ＳＶＰ）　５　側で終了した時点で、
該中央処理装置（ＣＰＵ）　１　での停止状態を解除し
て、該診断命令■の次の命令からメインフレームテスト
　２０　を再開し、該診断命令が非同期型の診断命令■
であるとき、中央処理装置（ＣＰＵ）　側　１では、次
のメインフレームテスト　２０　を実行し、サービスプ
ロセッサ（ＳＶＰ）５　側からのテスト終了割り込みを
受け付けることで、該非同期型の診断命令■のサービス
プロセッサ（ＳＶＰ）　５　側での実行終了を認識する
手段が、本発明を実施するのに必要な手段である。尚、
全図を通して同じ符号は同じ対象物を示している。

【００１６】以下、図１を参照しながら、図２によって
、本発明のテスト方式を説明する。先ず、メインフレー
ムテスト　２０　とＳＶＰテスト（ここでは、ＲＡＳテ
スト　５１　を含むものとする）（ＳＣＩＴＥＳＴと，
　ＤＩＳＰＬＡＹ　　ＴＥＳＴ）５０を同時に行うシス
テムテストの例を図１に示してある。

【００１７】該ＳＣＩ　　ＴＥＳＴは、図１からも明ら
かな如く、サービスプロセッサ（ＳＶＰ）　インタフェ
ース回路（ＳＣＩ）　３ａ，５ａ　をテストするもので
、該サービスプロセッサ（ＳＶＰ）　インタフェース回
路（ＳＣＩ）　３ａ，５ａ　は、中央処理装置（ＣＰＵ
）　１，又は、サービスプロセッサ（ＳＶＰ）　５　の
両方からアクセスされることがあり、基本的には、本体
装置側のハードウェアの動作｛中央処理装置（ＣＰＵ）
　の動作に影響する動作｝に対応することから、前述の
ＲＡＳテスト　５１　に分類して、本実施例では、同期
型の診断命令（ＤＩＡＧ　命令）■で行い、ＤＩＳＰＬ
ＡＹ　　ＴＥＳＴは、サービスプロセッサ（ＳＶＰ）　
５　内で動作するもので、前述のＳＶＰテスト　５０　
に分類できるものであることから、非同期型の診断命令
（ＤＩＡＧ　命令）　■で行うようにしている。

【００１８】（１）　サービスプロセッサ　（以下、Ｓ
ＶＰという）５，又は、本体装置の入出力装置（Ｉ／Ｏ
）　６，７　から、本発明で説明した診断命令（ＤＩＡ
Ｇ　命令）　■，　■を含んだメインフレームテスト　
２０　をロードする。｛図２（ａ）　の処理ステップ　
１０　参照｝（２）　メインフレームテスト　２０　をスタートする
。

【００１９】ＳＶＰ　５のＳＣＩテスト用の診断命令（
ＤＩＡＧ　命令）　■までのテスト動作は、従来のメイ
ンフレームテスト　２０　と同様の動作である。｛図２
（ａ）　の処理ステップ　１１，１２参照｝（３）　ＳＶＰ　５のＳＣＩテスト用の診断命令（ＤＩ
ＡＧ　命令）　■を実行する。｛図１参照｝該ＳＣＩテストは、前述のように、メインフレームテス
ト　２０　に影響をあたえるので、該診断命令（ＤＩＡ
Ｇ　命令）　■は同期型とする。従って、ＳＶＰ　５か
らＣＰＵ　開始指示があるまで、次の動作は行われない
。｛図２（ａ）　の処理ステップ　１３　参照｝該診断命令（ＤＩＡＧ　命令）　■の処理はＳＶＰ　５
で行い、この処理内でＳＶＰ　５のＳＣＩテスト　５０
　を行う。該ＳＣＩテスト　５０　の処理が終了すると
、ＳＶＰテスト　５０　は、ＳＣＩ　インタフェース　
５ａ，３ａを介して、中央処理装置（ＣＰＵ）　１にス
タート指示を行う。｛図２（ｂ）　の処理ステップ　５
００〜５０２　参照｝（４）　ＳＶＰ　５のＳＣＩテスト用の診断命令（ＤＩ
ＡＧ　命令）　■の実行後、従来のメインフレームテス
ト　２０　と同様の動作となる。｛図２（ａ）　の処理
ステップ　１４　参照｝（５）　次に、ＳＶＰ　５のＤ
ＩＳＰＬＡＹテスト用の診断命令（ＤＩＡＧ　命令）　
■を実行する。｛図１参照｝該ＤＩＳＰＬＡＹテストは
、ＳＶＰ　５に接続されているディスプレイ（ＤＩＳＰ
ＬＹ）をテストするものであり、メインフレームテスト
　２０　に影響をあたえないので、該診断命令（ＤＩＡ
Ｇ　命令）　■は非同期型とする。従って、該診断命令
（ＤＩＡＧ　命令）　■の発行後、該メインフレームテ
スト　２０　では、次のテストに移る。｛図２（ａ）　
の処理ステップ　１５　参照｝該診断命令（ＤＩＡＧ　命令）　■の処理はＳＶＰ　５
で行い、この処理内でＳＶＰ　５に接続されているディ
スプレイ（ＤＩＳＰＬＹ）　８のテストを行う。本ディ
スプレイ（ＤＩＳＰＬＹ）　８のテストが終了すると、
ＳＶＰ　５は中央処理装置（ＣＰＵ）　１　に対して、
テスト終了割り込みを起こす。｛図２（ｂ）　の処理ス
テップ　５１０〜５１２　参照｝（６）　ＳＶＰ　５のＤＩＳＬＰＡＹテスト用の診断命
令（ＤＩＡＧ命令）　■実行後、従来のメインフレーム
テスト　２０　と同様の動作に入る。

【００２０】ＳＶＰ　５は、上記ＤＩＳＬＰＡＹテスト
が終了すれば、前述のように終了割込みをおこす。割り
込みを受けた中央処理装置（ＣＰＵ）１　では、メッセ
ージの表示等の割り込み動作を実行する。｛図２（ｃ）
　の処理ステップ　１７　参照｝以降、上記　（１）〜
（６）　で説明した動作を繰り返す。

【００２１】このように、本発明の計算機のテスト方式
は、メインフレームテスト　２０　からＳＶＰテスト　
５０　／ＲＡＳテスト　５１　を起動する診断命令（Ｄ
ＩＡＧ　命令）　■，　■を設けて、中央処理装置（Ｃ
ＰＵ）　１　側で、該メインフレームテスト　２０　を
実行して、上記診断命令■，　又は、■を検出し、該診
断命令が同期型の診断命令■であるときは、中央処理装
置（ＣＰＵ）　　１での動作を停止し、該診断命令■が
指示するテストの実行をサービスプロセッサ（ＳＶＰ）
　５　側で終了した時点で、該中央処理装置（ＣＰＵ）
　１　での停止状態を解除して、該診断命令■の次の命
令からメインフレームテスト　２０　を再開し、該診断
命令が非同期型の診断命令■であるとき、中央処理装置
（ＣＰＵ）　側　１では、次のテストを実行し、サービ
スプロセッサ（ＳＶＰ）５　側からのテスト終了割り込
みを受け付けることで、該非同期型の診断命令■のサー
ビスプロセッサ（ＳＶＰ）　５　側での実行終了を認識
するようにした所に特徴がある。

【００２２】

【発明の効果】以上、詳細に説明したように、本発明の
計算機のテスト方式は、メインフレームテストからＳＶ
Ｐテスト／ＲＡＳテストを起動する診断命令（ＤＩＡＧ
　命令）　■，　■を新規に用意し、上記診断命令（Ｄ
ＩＡＧ　命令）　■，　又は、■を中央処理装置（ＣＰ
Ｕ）　が実行するメインフレームテストが適時実行し、
メインフレームの動作に影響するＲＡＳテストは、例え
ば、同期型の診断命令■で，メインフレームの動作に影
響しないＳＶＰテストは非同期型の診断命令■で実行す
るようにしたものであるので、メインフレームテストと
ＳＶＰテスト／ＲＡＳテストを、同時に行うシステムテ
ストが新たに可能になり、テスト範囲の拡大とともに、
実行時間の短縮が可能になる効果が得られる。

【図面の簡単な説明】

【図１】本発明の原理構成図

【図２】本発明の一実施例を示した図

【図３】従来の計算機のテスト方式を説明する図

【符号の説明】

１　　　中央処理装置（ＣＰＵ）　　　　　　　　　　
　　　　２　　　　主記憶装置（ＭＳＵ）　２０　　メインフレームテスト，　又は、メインフレー
ムテストプログラム３　　　記憶制御装置（ＭＣＵ）　３ａ，５ａ　　　サービスプロセッサ（ＳＶＰ）　イン
タフェース回路（ＳＣＩ）　４　　　チャネル装置（ＣＨＰ）　５　　　サービスプロセッサ（ＳＶＰ）　５０　　ＲＡ
Ｓテスト（ＳＣＩ　　ＴＥＳＴ）５１　　ＳＶＰテスト
（ＤＩＳＰＬＡＹ　　ＴＥＳＴ）６，７　　　入出力装
置（Ｉ／Ｏ）

Claims

【特許請求の範囲】

【請求項１】少なくとも、中央処理装置（ＣＰＵ）（１
）と、記憶制御装置（ＭＣＵ）（３）と、主記憶装置（
ＭＳＵ）（２）と、チャネル装置（ＣＨＰ）（４）と、
サービスプロセッサ（ＳＶＰ）（５）とから構成される
計算機システムにおいて、該中央処理装置（ＣＰＵ）（
１）で実行され、該計算機システムの本体装置のハード
ウェアが論理仕様通りに正常に動作するか否かをテスト
するメインフレームテスト（２０）から、上記サービス
プロセッサ（ＳＶＰ）（５）で実行され、該サービスプ
ロセッサ（ＳＶＰ）（５）のハードウェア、又は、該計
算機システムの本体装置側のＲＡＳ回路が正常に動作す
るか否かをテストするＳＶＰテスト（５０）／ＲＡＳテ
スト（５１）を起動する診断命令（ＤＩＡＧ　命令）（
■，■）　を設けて、該中央処理装置（ＣＰＵ）　側で
、上記メインフレームテスト（２０）を実行して、上記
診断命令　（■，　又は、■）　を検出し、該診断命令
が同期型の診断命令　（■）　であるときは、上記中央
処理装置（ＣＰＵ）（１）での動作を停止し、該診断命
令（■）　が指示するテストのサービスプロセッサ（Ｓ
ＶＰ）（５）側での実行を終了を検出した時点で、該中
央処理装置（ＣＰＵ）（１）での停止状態を解除して、
該診断命令　（■）　の次の命令からメインフレームテ
スト（２０）を再開し、該診断命令が非同期型の診断命
令　（■）　であるときは、中央処理装置（ＣＰＵ）（
１）側では、次のメインフレームテスト（２０）の実行
に移ると共に、該サービスプロセッサ（ＳＶＰ）（５）
側からのテスト終了割り込みを受け付けることで、該非
同期型の診断命令　（■）　のサービスプロセッサ（Ｓ
ＶＰ）（５）側での実行終了を認識することで、該メイ
ンフレームテスト（２０）とＳＶＰテスト（５０）／Ｒ
ＡＳテスト（５１）の同時テストを行うことを特徴とす
る計算機のテスト方式。