JPS6340947A - プログラム・シミユレ−シヨン方式 - Google Patents

プログラム・シミユレ−シヨン方式

Info

Publication number
JPS6340947A
JPS6340947A JP61184837A JP18483786A JPS6340947A JP S6340947 A JPS6340947 A JP S6340947A JP 61184837 A JP61184837 A JP 61184837A JP 18483786 A JP18483786 A JP 18483786A JP S6340947 A JPS6340947 A JP S6340947A
Authority
JP
Japan
Prior art keywords
page
area
memory
program
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61184837A
Other languages
English (en)
Inventor
Osamu Ishiwata
石綿 修
Sakae Ayabe
栄 綾部
Yuichi Oota
雄一 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi Electronics Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Electronics Engineering Co Ltd filed Critical Hitachi Electronics Engineering Co Ltd
Priority to JP61184837A priority Critical patent/JPS6340947A/ja
Publication of JPS6340947A publication Critical patent/JPS6340947A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、マイクロプロセッサなどに搭載されるプロ
グラムを計算機システム上で模擬実行するプログラム・
シミュレーション方式に関する。
さらに詳細には、この発明は、シミュレーションの対象
プログラムとその作業域が置かれている外部記憶装置の
メモリ領域をページ単位でメモリのページ領域にロード
して対象プログラムの模擬実行を行い、またI/O動作
をユーザルーチンによって定義する型式のプログラム・
シミュレーション方式に関する。
[従来の技術] 各種制御システムの制御プログラムなどのプログラムの
開発は、それを走らせるハードウェアの開発より先行す
ることがある。
この場合、大型計算機システムヒでプログラムのシミュ
レーションを行い、そのテストとデバアグが行われてい
る。
従来、そのようなプログラムのシミュレーシiン方式で
は一股に、ンミュレーンヨンの対象プログラムとその作
業域の置かれている外部記憶装置のメモリ領域をページ
弔位でメモリのページ領域にロードして対象プログラム
の模擬実行が行われる。
また、特殊な機器、回路などの制御に係わる対象プログ
ラムのシミュレーションにおいては、そのI/O動作を
ユーザ側で作成されるユーザルーチンによって定義する
ようになっている。
このような対象プログラムのベージング処理を行い、ま
たユーザルーチンでI/O動作を定義する型式の従来の
プログラムシミュレーション方式においては、ユーザル
ーチンの起動前に予め、そのユーザルーチンのアクセス
するページをコマンドにて定義しておき、そのページが
メモリのページ領域にロードされていか否かをチエツク
し、そのページが不在ならば必要なページをメモリのペ
ージ領域にロードしてから、ユーザルーチンを起動させ
るようになっている。
[解決しようとする問題点] このように従来は、ユーザルーチンのアクセスするペー
ジがメモリのページ領域に存在していても、その起動の
前に必ずページの存在がチエツクされるので、そのチエ
ツクのための時間だけシミュレーション処理速度が低ド
するという問題があった。
また、ユーザルーチンのアクセスするページをコマンド
指定するために人手の介入を必要とするという問題もあ
った。
[発明の目的コ したがって、この発明の目的は、そのような不必要なペ
ージ確認によるシミュレーション速度の低下を防止し、
また対象プログラムのページングに係わる人手の介入を
排除したプログラム・シミュレーション方式を提供する
ことにある。
[問題点を解決するための手段] この目的を達成するために、この発明は、計算機システ
ムj−て、対象プログラムとその作業域の置かれた外部
記憶装置のメモリ領域をページ111−位でメモリのペ
ージ領域にロードして模擬実行し、またI/O動作をユ
ーザルーチンによって定義するプログラム・シミュレー
ション方式において、対象プログラムのI/Oアクセス
命令によって起動されたユーザルーチンのアクセスすべ
き必要ページがページ領域に存在しないことによるエラ
ーを検出し、そのエラーとなったアドレスの情報を送出
するための手段と、この手段によりエラーが検出された
ときに、その1段により送出されるアドレスの情報に従
ってメモリ領域の必要ページをメモリのページ領域にロ
ードしたのちユーザルーチンを改めて起動するための手
段とを具備することを特徴とするものである。
[作用] このように、この発明のプログラム−シミュレーション
方式にあっては、従来と違い、ユーザルーチンの起動前
に必要なページの存在確認が無条件に行われるのではな
(、ユーザルーチンの起動後に、そのユーザルーチンの
アクセスするページの不存在によるエラーが起こった場
合だけ、必要なページのローディングが行われる。した
がって、不必要なページ存在確認によるシミュレーショ
ン処理速度の低下を防出できる。
マタ、ユーザルーチンのアクセスするページをユーザル
ーチンの起動前に予めコマンドにより定義する必要がな
いので、そのための人手の介入は不要となる。
[実施例コ 以)°、この発明の一実施例について、図面を参照し説
明する。
第1図は、この発明のプログラムシミュレーション方式
の機能的構成を簡略化して示す概略ブロック図である。
第2図は、このプログラム・シミュレーション方式が実
現される計算機システムの簡略化したシステム構成図で
ある。
まず、第2図において計算機システムについて説明すれ
ば、1はメモリであり、これにはシステムバス2を介し
て中央演算処理装置(CPU)3およびチャネル4が接
続されている。チャネル4には、外部記憶装置として磁
気ディスク装置5が1台以上、ディスク制御装置6を介
して接続されている。各部の機能などは標準的であるか
ら、その説明は割愛する。
つぎに第1図を参照し、このプログラムφシミュレーシ
ョン力式を説明するが、これは計算機ンステムLで実現
されるので、以下の説明において第2図も適宜参照する
/Oはシミュレーションの対象プログラムおよびその作
業域が置かれた、ある磁気ディスク装置5のメモリ領域
である。12はメモリ1のページ領域である。
14はI/O動作を定義するためのユーザルーチンであ
る。このユーザルーチン14はある磁気ディスク装置5
に格納されており、シミュレーション開始に先立ち全体
がメモリ1の特定領域14aにロードされるか、または
起動された時に必要なルーチンだけが特定領域にロード
されてCPU3により実行される。
16は命令解析部16であり、これは対象プログラムを
解析し、計算機ンステム上で動作させるためのものであ
る。この命令解析部16はプログラムにより計算機ンス
テム上で実現されるものであり、このプログラムは、あ
る磁気ディスク装置5からメモリ1の特定領域Leaに
ロードされてCPU3により実行される。
18はメモリ管理・I/O制御部である。これは、対象
プログラムのンミュレーソヨン中に、メモリ領域lOの
ページング処理などのメモリ管理と、I/Oアクセスの
検知、ユーザルーチンの起動などのI/O制御を司る。
このメモリ管理・I/ OfdJ御部18はプログラム
により計算機システム上で実現されるものであり、この
プログラムは、ある磁気ディスク装置5からメモリ1の
特定領域18aにロードされてCPU3により実行され
る。
前記命令解析部16は、このメモリ管理−170制御部
18を介してページ領域12をアクセスする。
20はI/O処理部であり、これはメモリ管理・I /
 03制御部18から起動をかけられたユーザルーチン
14の実行を行うものである。このI/O処理部20は
プログラムにより計算機システム上で実現され、このプ
ログラムは、ある磁気ディスク装置5からメモリlの特
定領域20aにロードされてCPU3により実行される
22はメモリアクセス・エラー検出MSである。
これは、I/O処理部20によって実行中のユーザルー
チン14によるページ領域12に対するアクセスの制御
を行うとともに、アクセス対象のページの不在によるエ
ラーを検出してメモリ管理eI/O制御部18およびI
/O処理部20に報告し、また、エラーアドレス情報を
メモリ管理・I/O制御部18へ与える働きをする部分
である。
このメモリアクセス働エラー検出部22はプログラムに
より計算機システムLで実現され、このプログラムは、
ある磁気ディスク装置5からメモリlの特定領域22a
にロードされてCPU3により実行される。
以下、シミュレーション処理動作について説明する。メ
モリ管理−I/O制御部18により、メモリ領域/Oの
最初のべ一ノがページ領域12にロードされ、対象プロ
グラムのシミュレーション処理が開始する。
命令解析部16は、メモリ管理・I/O制御部18を介
してページ領域12から対象プログラムの命令を順次取
り込み、解釈実行する。メモリ管理・I/O制御部18
は、命令解釈部16による対象プログラムの模擬実行の
進行状態を監視しており、別のページが必要になった時
点で、現在のページのメモリ領域/Oへのアンローディ
ング(ページアウト)を行った後、必要なページのペー
ジ領域12へのローディング(ページイン)ヲ行う。
このようにして、対象プログラムは計算機システム上で
模擬実行されていくが、メモリ管理・I/O制御部18
は対象プログラムのアクセスアドレスが予め決められた
I/Oアドレスと一致すると、I/O命令が発行された
と判断し、ユーザルーチン14に起動をかける(メモリ
アドレスを所定レジスタに設定し、I/O処理部20に
制御を渡す)。
I/O処理7W(20は、アクセスアドレスを基に起動
をかけられたユーザルーチン14の実行(I/O/O0
7ミユレーシコン)を開始する。ユーザルーチン14か
らのページ領域12に対するアクセスは、メモリアクセ
ス・エラー検出部22を介して行われるが、アクセスす
べきページがページ領域12に不在であると、エラーと
なる。
メモリアクセス・エラー検出部22は、そのページ不在
エラーを検出すると、エラー報告信号24によってペー
ジ不在エラーの発生をメモリ管理・I/O制御部18お
よびI/O処理部20に報告する(エラー報告フラグを
セットし)とともに、エラーとなったアドレスをエラー
アドレス情報26として送出する(特定のレジスタにエ
ラーアドレス情報をセットする)。
このページ不在エラーの報告に応答して、I/O処理部
20はユーザルーチン14の実行を中断し、fi制御を
メモリ管理・I/O制御部12に渡す。
メモリ管理・I/O制御部18は、現在のページのペー
ジアウトを11°った後、エラーアドレス情+4j26
によって示されるアドレスの属するページのページイン
を行う。そして、中断されたユーザルーチン14に再度
起動をかける(I/O処理部20に制御が渡される)。
I/O処理部20は中断したユーザルーチン14の実行
を再開する。前回エラーとなったアドレスが再びアクセ
スされるが、今度は必要なページがページ領域12に存
在すから、エラーは起こらず、■/O動作は正常にシミ
ュレーションされる。
このようにして、I/O/O0シミュレーションが正常
に終了すると、命令解析部16に制御が戻され、後続の
命令が解釈実行される。
以上、一実施例について説明したが、この発明はそれだ
けに限定されるものではなく、その要旨を逸脱しない範
囲内で適宜変形して実施し得ることは当然である。
[発明の効果コ 以−1−詳細に説明したように、この発明は、計算機シ
ステムl−で、対象プログラムとその作業域の置かれた
外部記憶装置のメモリ領域をページ単位でメモリのペー
ジ領域にロードして模擬実行し、またI/O/O0ユー
ザルーチンによって定義するプログラム・シミュレーシ
ョン方式において、対象プログラムのI/Oアクセス命
令によって起動すれたユーザルーチンのアクセスすべき
必要ページがページ領域に存在しないことによるエラー
を検出し、そのエラーとなったアドレスの情報を送出す
るための手段と、この手段によりエラーが検出されたと
きに、その1段により送出されるアドレスの情報に従っ
てメモリ領域の必要ページをメモリのページ領域にロー
ドしたのちユーザルーチンを改めて起動するための手段
とを打するものであり、従来と違い、ユーザルーチンの
起動前に必要なページの存在確認が無条件に行われない
ので、不必要なページ存在確認によるシミュレーション
処理速度の低Fを防止でき、またユーザルーチンのアク
セスするページをユーザルーチンの起動前に予めコマン
ドにより定義する必要がないので、そのための人りの介
入は不易となる。
このように、この発明によれば、シミュレーション速度
を政所し、かつページングに係わる人手の介入を排除し
たプログラム書シミュレーション方式を実現できるため
、制御システムの制御プログラムなどのテストおよびデ
バッグの能率を向−ヒできるなどの効果を達成できる。
4、図面の11’H!tj−な説明 第1図は、この発明のプログラム・シミュレーション方
式の一実施例の機能的構成を簡略化して示す概略ブロッ
ク図、第2図は、そのプログラム書シミュレーション方
式が実現される計算機システムの簡略化したシステム構
成図である。
1・・・メモリ、5・・・磁気ディスク装置(外部記憶
装置)、/O・・・メモリ領域、12・・・ページ領域
、14・・・ユーザルーチン、16・・・命令解析部、
18・・・メモリ管理・I/O制御部、20・・・I/
O処理ffi、22・・・メモリアクセス・エラー検!
!、24・・・エラー報告信号、26・・・エラーアド
レスtlW。
第2図 5       コ

Claims (1)

    【特許請求の範囲】
  1. (1)計算機システム上で、対象プログラムとその作業
    域が置かれている外部記憶装置のメモリ領域をページ単
    位でメモリのページ領域にロードして対象プログラムの
    模擬実行を行い、またI/O動作をユーザルーチンによ
    って定義するプログラム・シミュレーション方式におい
    て、対象プログラムのI/Oアクセス命令によって起動
    されたユーザルーチンのアクセスすべき必要ページがペ
    ージ領域に存在しないことによるエラーを検出し、その
    エラーとなったアドレスの情報を送出する手段と、この
    手段によりエラーが検出されたときに、その手段により
    送出されるアドレスの情報に従ってメモリ領域の必要ペ
    ージをメモリのページ領域にロードしたのちユーザルー
    チンを改めて起動するための手段とを有することを特徴
    とするプログラム・シミュレーション方式。
JP61184837A 1986-08-06 1986-08-06 プログラム・シミユレ−シヨン方式 Pending JPS6340947A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61184837A JPS6340947A (ja) 1986-08-06 1986-08-06 プログラム・シミユレ−シヨン方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61184837A JPS6340947A (ja) 1986-08-06 1986-08-06 プログラム・シミユレ−シヨン方式

Publications (1)

Publication Number Publication Date
JPS6340947A true JPS6340947A (ja) 1988-02-22

Family

ID=16160175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61184837A Pending JPS6340947A (ja) 1986-08-06 1986-08-06 プログラム・シミユレ−シヨン方式

Country Status (1)

Country Link
JP (1) JPS6340947A (ja)

Similar Documents

Publication Publication Date Title
KR101013275B1 (ko) 처리 환경에서의 인스트럭션 실행을 제어하는 방법 및 시스템과, 컴퓨터 판독가능 매체
CN110580226B (zh) 操作系统级程序的目标码覆盖率测试方法、系统及介质
JPS56101255A (en) Data processing system having selfftesting and compositionnmapping capabilities and operating method thereof
KR920003044B1 (ko) 가상 머신 시스템용의 게스트 머신 실행 제어 시스템
JPS6340947A (ja) プログラム・シミユレ−シヨン方式
JP2828590B2 (ja) マイクロプログラム検証方法
JP2684966B2 (ja) 入出力処理装置のデバッグ装置
JPH01310450A (ja) I/oエミュレータ
JPS63300330A (ja) ファ−ムウェアのデバッグ方法
JPH0566961A (ja) 情報処理装置のソフトウエアデバツグ方式
JPH06208480A (ja) システムプログラムシミュレーション方式
JPH03263134A (ja) データ処理装置のテスト処理方式
JPH02231634A (ja) ソフトウェア互換性維持方法
JPH05189267A (ja) マイクロプロセッサの動作制御方式、及びエミュレータ
JPS6146535A (ja) 擬似エラ−設定制御方式
JPS59202546A (ja) デバツグ装置
JPH05173830A (ja) 異常動作検出方法、及びエミュレータ
JPS59194251A (ja) デ−タ処理装置の診断方式
JPH04190457A (ja) 論理シミュレーション方法および装置
JPH04271436A (ja) 計算機のテスト方式
JPH11167500A (ja) エミュレータ装置のイベント回路及びデバッグシステム
JPS6340946A (ja) シミユレ−タ
KR19990076180A (ko) 리스크 기반의 내장된 시스템에서 유효하지 않은 주소공간접근에 의한 시스템 장애 조기 발견 방법
JPH0772874B2 (ja) 割込み受取り装置
JPH0635760A (ja) トレース機能付バッファ装置