JPH04190457A - 論理シミュレーション方法および装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、論理検証環境を実計算機と同等にてきる論理
シミュレーション方法および装置に関する。

［従来の技術］ 作成されたプログラムにより計算機が所期の動作をする
か否かを、記憶装置に格納する前に充分検査し、誤りが
あれば事前に修正することが望ましい。そのために、論
理シミュレーションが行われる。論理シミュレーション
は、被試験プログラムの各命令の論理動作を、ホスト計
算機のプログラムにより解釈実行する方法であって、完
全にソフトウェアのみでプログラムの処理を行う方法で
ある。従って、論理シミュレーションでは、ホスト計算
機に特別のハードウェアが不要であること、融通性が高
く、２つのシステム間のアーキテクチャ上の類似性も要
求されないこと等の利点を持つが、実行速度が非常に遅
くなる等の実用上の欠点を持っている。

これに対して、エミュレーションは、シミュレーション
の解釈実行の低速性をハードウェアの助けをかりて高速
化しようとして考え出されたもので、ホスト計算機にい
くつかの特殊命令を追加して、これとシミュレーション
・プログラムとで実現する。エミュレータを構成する場
合、ターゲット計算機とホスト計算機のシステム資源の
対応付け、追加すべきハードウェアの機能、および入出
力動作の処理とデータの変換等が必要である。

試験プログラム（ＴＭＰ）は、第５図に示すように初期
設定部１とテスト部２と比較部３とエラープリント部４
の処理から形成される。初期設定部１は試験準備命令か
らなり、テスト部２は試験対象部であり、比較部３は試
験比較命令からなる。

比較部３の比較結果がＯＫであれば、次の試験に移り、
ＮＯであれば、エラーであるため、これをプリント出力
する。

従来、論理シミュレーション上で試験プログラムを実行
し、論理不良を摘出する方法として、初期設定部ｌの試
験準備命令はエミュレータを用（１て実行し、テスト部
２の試験命令は論理シミュレ゛−ジョン上で実行する方
法が提案されている（例えば、特開昭５９−１４８９７
１号公報参照）。

この方法では、論理シミュレーションが実計算機に比べ
て極めて速度が遅いにもかかわらず、実計算機で実行す
る試験プログラムの走行が可能であるという利点を持つ
。

［発明が解決しようとする課題］ 前述のように、従来の方法では、論理シミュレーション
上で実計算機に作成した試験プログラムだけを実行して
いる。すなわち、試験対象部２の試験命令が数ステップ
から数十ステップまでであるのに対して、初期設定部１
の試験準備命令および比較部３の試験比較命令は、数千
から数十刃ステップに及ぶため、この全体を論理シミュ
レーションで動作させようとすると、実計算機に比べて
１０−“も動作が遅い論理シミュレータでは実行不可で
ある。そのため、初期設定部１の試験準備命令と比較部
３の試験比較命令に対しては、論理シミュレータのｌ○
゛も動作が速いエミュレータで実行させることにより、
試験プログラムの実行を可能にしている。

ところで、先ず初期設定部ｌの試験準備命令をエミュレ
ータで実行し、試験対象命令を検出した時点で論理シミ
ュレータに制御を移し、そこでテスト部２の試験対象命
令を実行し、それが終了した後、再びエミュレータに制
御を移して比較部３の試験比較命令を実行するのである
が、ここで次のような問題が生じる。

これは、論理シミュレータとエミュレータの間で制御を
移動する際に、ＢＳ（バッファストレージ）、ＴＬＢ（
アドレス変換バッファ）がクリアされた状態で制御移動
が行われるため、論理シミュレータと実計算機での検証
環境に差が生じてしまい、その結果、同一試験プログラ
ムを実行した場合でも、実計算機で新たに論理不良が摘
出されるという開題があった。すなわち、第５図におけ
るテスト部２で試験対象命令を実行するためには、ＢＳ
にデータが格納されていることが必要であって、データ
が格納されていなければテストは不可能である。

本発明の目的は、このような従来の課題を解決し、試験
プログラムにより論理検証を行う場合に、論理シミュレ
ーションと実計算機とで同一の論理検証環境を与えるこ
とが可能な論理シミュレーション方法および装置を提供
することにある。

［課題を解決するための手段］ 上記目的を達成するため、本発明の論理シミュレーショ
ン装置は、（イ）論理動作を機能レベルで疑似的に実行
するエミュレータと、エミュレータが実行した結果をそ
のままの状態で受け取る論理シミュレータとを有し、エ
ミュレータから論理シミュレータに実行結果を引き渡し
た後、論理シミュレータからエミュレータに実行結果を
引き渡すことにより、２階層の論理シミュレーションを
実行することに特徴がある。また、（ロ）エミュレータ
には、論理シミュレータと等価な疑似メモリ、疑似キャ
ッシュ、疑似アドレス変換バッファ、およびレジスタを
備えることにも特徴がある。

また、本発明の論理シミュレーション方法は、（ハ）疑
似キャッシュと疑似アドレス変換バッファを論理シミュ
レータとエミュレータが共有し、エミュレータで実行す
る場合には疑似キャッシュと疑似アドレス変換バッファ
に情報を設定し、エミュレータから論理シミュレータに
制御が移行する場合には、疑似キャッシュと疑似アドレ
ス変換バッファの情報もそのまま論理シミュレータに引
き渡し、論理シミュレータが試験対象部の処理を終了し
た時点で、論理シミュレータからエミュレータに制御を
渡す場合には、疑似的にシミュレートした結果の疑似キ
ャッシュと疑似アドレス変換バッファに設定された情報
をそのまま該エミュレータに継承することに特徴がある
。また、（ニ）論理シミュレータからエミュレータに情
報を継承する場合、マルチプロセッサの論理シミュレー
タに対して、論理シミュレータの実行結果をマルチプロ
セッサ用複数キャッシュ、およびアドレス変換バッファ
における各エントリデータの論理和をとって、エミュレ
ータに情報を引き渡すことにも特徴がある。

［作　　用〕 本発明においては、論理シミュレーション実行前に、エ
ミュレーションによって試験プログラムをｌＮ−Ｂ５、
ＩＮ−ＴＬＢに設定できる機能を持たせることにより、
論理シミュレーションと実計算機の検証環境を同一にす
る。具体的には、ＢＳとＴＬＢを論理シミュレータとエ
ミュレータとで共有することにより、エミュレータで実
行する場合には、ＢＳとＴＬＢの設定を行い、論理シミ
ュレータに制御が移された場合には、そのＢＳとＴＬＢ
も同じように渡す。論理シミュレータが試験対象部２の
処理を終了した時点で、エミュレータに制御を移行する
場合には、論理シミュレータを疑似的にシミュレートし
た結果、ＢＳとＴＬＢに設定された情報をそのまま継承
する。

［実施例〕 以下、本発明の実施例を、図面により詳細に説明する。

第６図は、本発明の動作原理を示す実計算機のブロック
構成図である。

第６図に示すように、論理シミュレータ２０は演算器］
Ｏと記ｆｉｉ部１１とＢＳ］２のみの構成で実行される
。これに対して、エミュレータは、それ以外にも、ＷＳ
（ワークストレージ）】３およびＭＳ（メインストレー
ジ）１４も含めた構成で実行される。

試験プログラムの初期設定部１である試験準備命令をエ
ミュレータで実行すると、その命令で使用する命令／オ
ペランドのデータは、その中のアドレスが各々ＴＬＢに
設定され、対応する命令／オペランドのデータはＭＳ１
４からＷＳｉ２を介してＢＳ］２に設定される。そして
、エミュレ−夕において、試験対象命令を検出した時点
で、ＰＳＷ（プログラム状態語）どＧＰＲ（汎用レジス
タ）を論理シミュレータに渡すことになる。本発明では
、この場合に、試験準備命令で使用した命令／オペラン
ドの各々のＴ　Ｌ　Ｂ／Ｂ　Ｓを論理シミュレータに引
渡す。これによって、実計算機と同等の論理検証環境を
得ることができる。

第１図は、本発明の一実施例を示す論理シミュレーショ
ン方法の動作説明図である。

第１図において、１１０は各種データが蓄積されている
論理ファイル、１００は論理シミュレータ、１４０は実
計算機によるエミュレータ、１２０は試験プログラムが
蓄積されている試験プログラムファイル、１８０は疑似
的に設定された主起憶装である疑似メモリ、２００は同
じく疑似的に設定されたバッファメモリである疑似ＢＳ
、２２０は疑似的に設定されたアドレス変換バッファで
ある疑似ＴＬＢ、２５０はエミュレータ用の疑似ＢＳ、
２７０はエミュレータ用の疑似ＴＬＢである。

論理シミュレータ１００は、先ず論理ファイル１１０を
ロードしテ（１３０）、疑似メ−ＥＩＪ１８０、疑似Ｂ
５２００および疑似ＴＬＢ２２０を初期設定する。次に
、論理シミュレータ１００は、試験準備命令を実行する
ために、エミュレータ１４０に制御を移す（１５０）。

エミュレータ１４０は、エミュレータ用の疑似Ｂ５２５
０と疑似ＴＬＢ２７０を初期設定して、試験プログラム
ファイル１２０より試験プログラムをエミュレータ用の
疑似ＢＳにロートする（１．２５）。

第２図は、第１図における試験プログラムの構造を示す
図である。

試験プログラム３００は、第２図に示すように、初期設
定部３１０、テスト部３２０、およびオペランドデータ
３３０から形成される。初期設定部３１０には、命令Ｍ
ＶＣ（呼び出し）とオペランドアドレスＡ、Ｂ、Ｕ、Ｖ
が格納され、テスト部３２０には、ＡＰ（加算）命令、
ＣＬＣ（比較）命令とオペランドアドレスＡ、Ｂ、Ｗが
格納され、オペランドデータ部３３０には、オペランド
アドレスＡ、Ｂ、Ｕ、Ｖ、ＷとＤＳ、ＤＣと各データ４
Ｃ。

ｐ　　’ｘｘｘｘｘｘ’　が格納されている。

先ず、初期設定部３１００ＭＶＣ命令をエミュレータ１
４０がエミュレーションする。その際に、命令とオペラ
ンドアドレスＡ、Ｂ、Ｕ、Ｖは、アドレス変換によりエ
ミュレータ用の疑似ＴＬＢ２７０に設定され、命令とオ
ペランド３３０のデータはエミュレ〜り用の疑似Ｂ５２
５０に設定される。

次に、テスト部３２０の試験対象命令をエミュレータ１
４０で検出することにより、エミュレータ１４０は論理
シミュレータ１００に制御を移す（１５０）。その時に
、論理シミュレータ１００で使用する疑似メモリ１８０
および疑似Ｂ５２００に、エミュレータ１４０で設定し
た疑似Ｂ５２５０を設定する（２１０）。同じようにし
て、疑似ＴＬＢ２２０に、エミュレータ１４０で設定し
た疑似ＴＬＢ２７０を設定する（２３０）。

これによって、テスト部２を論理シミュレータ１００で
シミュレートする場合に、不要な疑似ＭＳから疑似Ｂ５
２００への転送動作、およびアドレス変換による疑似Ｔ
ＬＢ２２０への書き込み動作は、いずれも発生しないの
で、ＡＰ（加算）命令やＣＬＣ（比較）命令が実計算機
と同一の論理検証環境を実現できる。

第３図は、本発明の他の実施例を示す論理シミュレーシ
ョン方法の動作説明図である。

第３図においては、マルチプロセッサの論理シミュレー
ション方法の場合を示している。マルチプロセッサであ
るため、論理シミュレータ１００には疑似Ｂ５２００，
２０５および疑似ＴＬＢ２２０．２２５の２組ずつ存在
する。エミュレータ１４０の方は、第１図の場合と同じ
である。

エミュレータ＋４０により試験プログラムを試験プログ
ラムファイル１２０から疑（ＵＢＳ２５０にコードし、
試験準備命令をエミュレートして、試験対象命令を検出
した時点で論理シミュレータ１００に制御を移す。その
際に、エミュレータ用の疑似ＢＳ、疑似ＴＬＢを論理シ
ミュレータ用の疑似ＢＳ（ＣＰＵ、用）２００、疑似メ
モリ１８０および疑似ＴＬＢ（ＣＰＵ、用）２２０に設
定するとともに、他方のプロセッサの論理シミュレータ
用の疑似ＢＳ（ＣＰＵ、用）２０５、疑似ＴＬＢ（ＣＰ
Ｕ、用）２２５に同一の内容を設定する（１９０゜２１
０．２３０，２０６，２２６）。

論理シミュレータ１００内で各々のプロセッサ（ＣＰＵ
、、ＣＰＵ、）を動作させて試験対象命令をシミュレー
トする。論理シミュレータ１００内で試験対象命令の終
了を検出すると、論理シミュレータ１００は、各々のプ
ロセッサ（ＣＰＵ、、ＣＰＵ、）を停止させて、エミュ
レータ１．４０に再び制御を渡す。この場合、論理シミ
ュレータ１００の疑似Ｂ５２００、疑（ＢＴＬＢ２２０
は、ｃｐｕ。

とＣＰＩｊ、とで不一致が発生している。

これを一致させるために、論理シミュレータ１００の疑
ＥＢＳ（ＣＰＵ、用）、疑（ａ丁ＬＢ（ＣＰＵ１用）を
不一致が発生しているものに対しては、そのエントリを
エミユレーション用の疑ＩＪＢＳ２５０、疑似ＴＬＢ２
７０に取り込む。このように、本発明の論理シミュレー
ションは、論理シミュレータ１００で２台のプロセッサ
が動作した場合でも、エミュレータは１台で動作できる
論理シミュレーション方法である。

この場合、論理シミュレータ１００では、疑似ＢＳ、疑
似ＴＬＢ内の試験対象命令の論理シミュレーションを実
行するが、ＣＰＵ。とＣＰＵ、とでは不一致が発生して
おり、その場合に、必ず一方が削除される。従って、論
理シミュレーション実行結果に対して、マルチプロセッ
サ用の複数ＢＳ、および複数ＴＬＢのエントリデータの
論理和をとって、エミュレータ１４０に引き渡せば、い
ずれか残っている方の疑似ＢＳ、疑似ＴＬＢをエミュレ
ータ１４０に渡すことができる。その結果、エミュレー
タ１４０はマルチプロセッサ機能をサポートする必要が
なく、マルチプロセッサの２階層論理シミュレーション
を実現できる。

第４図は、本発明のさらに他の実施例を示す論理シミュ
レーション方法の動作説明図である。

第４図では、論理ファイルにメモリ制御装置がない状態
での論理シミュレーション方法を示している。すなわち
、論理ファイル（ワークメモリ）に試験プログラムを格
納するとともに、疑似ＢＳ、疑似ＴＬＢにはエミュレー
タが登録された疑似ＢＳおよび疑似ＴＬＢの内容を書き
込むので、論理シミュレート時に命令やデータをアクセ
スする場合、主記憶装置からメモリ制御装置により疑似
ＢＳ、疑似ＴＬＢに転送する必要はない。

−４図における１８０は第１図における論理シミュレー
タ１００の疑似メモリ１８０であって、この疑似メモリ
１８’Ｏ中に、第２図に示す試験準備命令部（初期設定
部１）３１０、試験対象命令部（テスト部２）３２０、
試験比較命令部（比較部３）４２０、およびデータ領域
３３０からなる試験プログラムが格納されるとともに、
これらの最初に、試験範囲を指定する試験範囲指定部３
１１が格納される。この試験範囲指定部３１１は、エミ
ュレータ１４０が他のデータも混入されたエリアから試
験プログラムの先頭位置を検出するためのものである。

また、２００は、第１図における論理シミュレータ１０
０の疑［ＢＳ、２２０は同じく疑似ＴＬＢである。

本実施例では、最初に試験プログラムファイル１２０か
ら試験プログラムを論理シミュレータｌＯｏの疑似メモ
リ１８０内に、第４図に示すようにロードする。次に、
エミュレータ１４０が試験範囲指定部３１１を検出する
と、疑似メモリ］８０上の試験準備命令部３１０がらデ
ータ領域３３０までをエミュレータ１４０内の疑似ＢＳ
、疑似ＴＬＢに設定する。次に、エミュレータ１４０は
、試験準備命令部３１０をエミュレートし、その途中で
試験対象命令部３２０を検出したならば、論理シミュレ
ータに制御を移す。同時に、エミュレータ１４．０は、
先に設定したエミュレータ内の疑似ＢＳ、疑似ＴＬＢの
内容を論理シミュレータ１００内の疑似ＢＳ、疑似ＴＬ
Ｂに設定し、それにより、論理シミュレータ１００は試
験対象命令部３２０をシミュレートする。すなわち、疑
似メモリ１８０には最初に試験プログラムが格納される
が、論理シミュレータ１００の疑似ＢＳと疑似ＴＬＢ２
２０にはエミュレータ１４０により登録されたＩＮ−キ
ャッシュ、ＩＮ−ＴＬＢの内容が書き込まれる。従って
、命令とオペランドデータをアクセスする際のアドレス
変換、および疑似メモリ１８０からの疑似ＢＳ、疑［Ｔ
ＬＢへの転送は発生しない。つまり、メモリ制御用の論
理がない状態における試験プログラム番こよる論理シミ
ュレーションである。

第７図は、第１図における論理シミュレータおよびエミ
ュレータによる動作フローチャートである。

先ず、論理シミュレータ１００は疑似メモリと疑似ＢＳ
と疑似ＴＬＢを初期設定した後（ステップ７１）、エミ
ュレータ１４０に制御を移す（ステップ７２）。

エミュレータ！４０は、エミュし／−夕月疑似ＢＳと疑
似ＴＬＢを初期設定しくステップ８１）、次に試験プロ
グラムを試験プログラムファイルから疑似ＢＳにロード
する（ステップ８２）。次に、初期設定部の命令をエミ
ュレートする（ステップ８３）、、そして、オペランド
アドレスをＴＬＢに設定するとともに、オペランドデー
タを疑似ＢＳに設定する（ステップ８４）。試験対象部
を検出したならば（ステップ８５）、エミュレータ１４
０はその制御を論理シミュレータ１００に移す（ステッ
プ８６）。同時に、エミュレータ１４０の疑似ＢＳ、疑
似ＴＬＢに登録された内容を、論理シミュレータ１００
の疑似メモリ、疑似ＢＳ、疑似子ＬＢに設定する（ステ
ップ８７）。

論理シミュレータ１００では、試験対象部をシミュレー
トしくステップ７３）、試験対象部の終了を検出したな
らば（ステップ７４）、エミュレータ１４０に制御を移
す（ステップ７５）。

エミュレータ１４０は、比較命令をエミュレータシ（ス
テップ９１）、エラーが検出された場合には（ステップ
９２）、エラープリント出力する（ステップ９３）。エ
ラーが検出されないときには、論理シミュレーション動
作を終了する。

このように、本発明においては、論理シミュレーション
実行前に、エミュレーションにより試験プログラムをｌ
Ｎ−Ｂ５．ＩＮ−ＴＬＢに設定することにより、論理シ
ミュレーションと実計算機の検証環境を同一にできるの
で、試験プログラムによる摘出能力差をなくすことがで
きる。

［発明の効果〕 以上説明したように、本発明によれば、（イ）論理シミ
ュレーションと実計算機との論理検証環境に差がなくな
るので、実計算機での論理不良を低減することができる
。また、 （ロ）１本のエミュレータで試験プログラムによるマル
チプロセッサの論理検証が可能となる。

（ハ）主記憶制御部がなくても、ワークメモリのみで、
試験プログラムによる論理シミュレーションでの論理検
証が可能である。

（ニ）ＩＰＬからシステムレディまでの論理検証が、論
理シミュレーション段階で実現されるので、早期に論理
品質を確保することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す論理シミュレーション
方法の動作説明図、第２図は第１図における試験プログ
ラムの構成を示す図、第３図は本発明の他の実施例を示
すマルチプロセッサの論理シミュレーション方法の動作
説明図、第４図は本発明のさらに他の実施例を示す論理
シミュレーション方法の動作説明図、第５図は本発明で
用いられる試験プログラムの構成図、第６図は本発明の
動作原理を説明する図、第７図は第１図における論理シ
ミュレーション動作のフローチャートである。 １００＋論理シミユレータ、１１０　　論理フイイル、
１２０：試験プログラムファイル、１４０゜エミュレー
タ、）８０．疑似メモリ、２００．疑似ＢＳ、２２０・
疑似ＴＬＢ、２５０：エミュレータ用疑似ＢＳ、２７０
：エミュレータ用疑似ＴＬＢ、３００・試験プログラム
、３１ユニ試験範囲指定部、３１０：試験準備命令部（
初期設定部）、３２０、試験対象命令部（テスト部）、
４２０：試験比較命令部（比較部）、３３０：データ領
域、１０、演算器、ｌｌ：記憶部（疑似メモリ）、１２
：ＢＳ（バッファストレージ）、１３：ＷＳ（ワークス
トレージ）、１４：ＭＳ（メインストレージ）、１５　
レジスタ。

Claims (1)

1. 【特許請求の範囲】 １、論理回路の動作をシミュレートする論理シミュレー
   ション装置において、論理動作を機能レベルで疑似的に
   実行するエミュレータと、該エミュレータが実行した結
   果をそのままの状態で受け取る論理シミュレータとを有
   し、該エミュレータから該論理シミュレータに実行結果
   を引き渡した後、該論理シミュレータから該エミュレー
   タに実行結果を引き渡すことにより、２階層の論理シミ
   ュレーションを実行することを特徴とする論理シミュレ
   ーション装置。 ２、請求項１に記載の論理シミュレーション装置におい
   て、上記エミュレータには、論理シミュレータと等価な
   疑似メモリ、疑似キャッシュ、疑似アドレス変換バッフ
   ァ、およびレジスタを備えることを特徴とする論理シミ
   ュレーション装置。 ３、疑似キャッシュと疑似アドレス変換バッファを用い
   て、論理回路の動作をシミュレートする論理シミュレー
   ション方法において、上記疑似キャッシュと疑似アドレ
   ス変換バッファを論理シミュレータとエミュレータが共
   有し、該エミュレータで実行する場合には上記疑似キャ
   ッシュと疑似アドレス変換バッファに情報を設定し、上
   記エミュレータから上記論理シミュレータに制御が移行
   する場合には、該疑似キャッシュと疑似アドレス変換バ
   ッファの情報もそのまま該論理シミュレータに引き渡し
   、該論理シミュレータが試験対象部の処理を終了した時
   点で、該論理シミュレータからエミュレータに制御を渡
   す場合には、疑似的にシミュレートした結果の上記疑似
   キャッシュと疑似アドレス変換バッファに設定された情
   報をそのまま該エミュレータに継承することを特徴とす
   る論理シミュレーション方法。 ４、請求項３に記載の論理シミュレーション方法におい
   て、上記論理シミュレータからエミュレータに情報を継
   承する場合、マルチプロセッサの論理シミュレータに対
   して、該論理シミュレータの実行結果をマルチプロセッ
   サ用複数キャッシュ、およびアドレス変換バッファにお
   ける各エントリデータの論理和をとって、該エミュレー
   タに情報を引き渡すことを特徴とする論理シミュレーシ
   ョン方法。