JP4766540B2 - プログラムコード変換の検証を実行するための方法および装置 - Google Patents
プログラムコード変換の検証を実行するための方法および装置 Download PDFInfo
- Publication number
- JP4766540B2 JP4766540B2 JP2004549323A JP2004549323A JP4766540B2 JP 4766540 B2 JP4766540 B2 JP 4766540B2 JP 2004549323 A JP2004549323 A JP 2004549323A JP 2004549323 A JP2004549323 A JP 2004549323A JP 4766540 B2 JP4766540 B2 JP 4766540B2
- Authority
- JP
- Japan
- Prior art keywords
- target
- emulator
- code
- processor
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45504—Abstract machines for programme code execution, e.g. Java virtual machine [JVM], interpreters, emulators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
- G06F9/44589—Program code verification, e.g. Java bytecode verification, proof-carrying code
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Communication Control (AREA)
- Debugging And Monitoring (AREA)
- Lubrication Of Internal Combustion Engines (AREA)
- Diaphragms For Electromechanical Transducers (AREA)
- Gyroscopes (AREA)
- Devices For Executing Special Programs (AREA)
- Stored Programmes (AREA)
- Numerical Control (AREA)
Description
プロセッサ状態およびメモリ状態の以上の比較は、別々に実行されても、組み合わせで実行されてもよい。好ましくは、第1の比較が、ネイティブのプロセッサ状態とエミュレートされたプロセッサ状態の間で、すなわち、プロセッサ12の現実の状態(レジスタ群14および条件コードフラグ群に含まれる値)とエミュレータ30aによって保持されるプロセッサの仮想モデル(抽象レジスタ群320および条件コードフラグ群321に含まれる値)の間で行われる。第2の比較が、ネイティブのメモリ状態とエミュレートされたメモリ状態の間で、すなわち、ネイティブの実行後に更新されたメモリ122と、エミュレータ30aを介した実行後に更新された読み込み/格納バッファ121の間で行われる。理想的には、ビット単位のXOR比較が実行されて、対象コード10のネイティブの実行と、エミュレータ30aによって実行されたプログラムコード変換の間でビット単位の適合性が実証される。ビット単位の適合性は、好ましくは、対象コード10の中のそれぞれの個別の命令のレベルにおいて実証される。この場合、コード実行によって影響を受けた機械状態の部分(例えば、選択されたレジスタ群、または選択されたメモリロケーション)だけを比較することなどの、効率的な比較スキームを特定することができる。
本出願に関連して本明細書と同時に、または本明細書に先立って提出され、本明細書とともに公共の閲覧が自由であるすべての書類および文書に注意を向けられたい。すべてのそのような書類および文書の内容は、参照により本明細書に組み込まれている。
12 プロセッサ
15 基本ブロックキャッシュ
16 オペレーティングシステム
17 グローバルレジスタストア
20 目標コード
22 目標プロセッサ
30 エミュレータ(コード)
31 フロントエンド
32 コア
33 バックエンド
121 読み込み/格納バッファ
122 メモリ
Claims (9)
- エミュレータによって実行されるプログラムコード変換を検証する方法であって、コンピュータが、対象プロセッサと、メモリと、当該メモリに関連付けられた読み込み/格納バッファとを備えており、前記コンピュータが、
(a)対象コードを複数のブロックに分割し、前記対象コード中の比較できるポイントまで、エミュレーション・コンテキストに従い、対象コードのブロックの1つのエミュレータを介しての実行を対象プロセッサ上のプロセスイメージ内で行い、エミュレートされた機械状態を用意するステップと、
(b)コンテキストをネイティブ・コンテキストに切り替えて実行し、前記対象コード中の前記比較できる同一のポイントまで、前記対象コードの前記ブロックの1つに対応するブロックのネイティブでの実行を前記対象プロセッサ上の前記同一のプロセスイメージ内で行い、ネイティブの機械状態を用意するステップと、
(c)前記対象コード中の前記比較できるポイントでの、前記ネイティブの機械状態を前記エミュレートされた機械状態と比較するステップと
を実行することを含み、
前記エミュレートされた機械状態は、エミュレートされた対象プロセッサの状態とエミュレートされたメモリの状態を含み、前記エミュレートされた対象プロセッサの状態は、抽象レジスタ群及び当該抽象レジスタに関連付けられた条件コードフラグ群に含まれる値を含み、
前記ネイティブの機械状態は、ネイティブの対象プロセッサの状態とネイティブのメモリの状態を含み、前記ネイティブの対象プロセッサの状態は、レジスタ群及び当該レジスタ群に関連付けられた条件コードフラグ群に含まれる値を含み、
前記ステップ(c)における比較は、前記エミュレートされた対象プロセッサの状態と前記ネイティブの対象プロセッサの状態との第1の比較、及び、前記エミュレートされたメモリの状態と前記ネイティブのメモリの状態との第2の比較を含み、前記第2の比較は、ネイティブの実行後に更新されたメモリと前記エミュレータを介した実行後に更新された前記読み込み/格納バッファとの間で行われ、
ステップ(a)において、前記エミュレートされたメモリの前記状態が前記メモリに影響を与えることなしに前記読み込み/格納バッファに用意され、ステップ(b)において、前記ネイティブのメモリの前記状態が前記メモリに用意され、前記ステップ(a)の中でのあらゆるメモリアクセスが、ステップ(b)の中でアクセスされるメモリと異なる前記読み込み/格納バッファに対して行われる、前記方法。 - 前記ステップ(b)が前記ステップ(a)よりも先に実行される、請求項1に記載の方法。
- 前記対象プロセッサ上で前記エミュレータを実行するためのエミュレーション・コンテキストと、前記対象プロセッサ上で前記エミュレータによって生成された目標コードを実行するための目標実行コンテキストと、前記対象コードが前記対象プロセッサ内でネイティブに実行するためのネイティブ・コンテキストとの間で選択的に切り替えを行うことを含む、請求項1又は2に記載の方法。
- 前記対象コードを複数のブロックに分割することが、下記第1〜第3の検証モードの間で選択を行い、前記選択された検証モードに従い前記複数のブロックに前記対象コードを分割することを含み、
第1の検証モードは、各ブロックが、対象コードの単一の命令を含み、
第2の検証モードは、各ブロックが、固有エントリ命令から固有エグジット命令までの命令シーケンスを含む基本ブロックを含み、
第3の検証モードは、各ブロックが、複数の前記基本ブロックを含むグループブロックを含む、請求項1〜3のいずれか一項に記載の方法。 - 前記複数のブロックのそれぞれについて、ステップ(a)〜(c)を繰り返すことを含む、請求項1〜4のいずれか一項に記載の方法。
- 前記コンピュータが、
前記対象コードの大きいセグメントを、複数のより小さいブロックに分割するステップであって、各ブロックは、対象コードの前記大きいセグメントからの1つまたは複数の命令を含む、前記分割するステップと、
前記複数のブロックのなかの連続した近隣ブロックの各ペア間のブロック境界において検証比較を実行するステップと
を実行することを含む、請求項1〜5のいずれか一項に記載の方法。 - 前記コンピュータが、
前記対象コードのブロックを選択するステップと、
前記エミュレータを介して前記対象プロセッサ上で対象コードの前記ブロックを実行するステップと、
対象コードの前記ブロックにリターンジャンプを付加し、そして対象コードの前記ブロックを前記対象プロセッサ上においてネイティブで実行して、前記リターンジャンプで終了させ、前記リターンジャンプが前記プロセッサの制御を前記エミュレータに戻すようにするステップと
を実行することをさらに含む、請求項1〜6のいずれか一項に記載の方法。 - コンピュータに、請求項1〜7のいずれか一項に記載の方法の各ステップを実行させるコンピュータ・プログラム。
- エミュレータによって実行されるプログラムコード変換を検証するためのシステムであって、
プロセッサと、
前記プロセッサに接続されたメモリと
を含み、
請求項1〜7のいずれか一項に記載の方法の各ステップを実行するためのエミュレータコードが前記メモリに記憶されており、且つ前記プロセッサで実行される、前記システム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB0225649.3 | 2002-11-04 | ||
GBGB0225649.3A GB0225649D0 (en) | 2002-11-04 | 2002-11-04 | Incremental validation |
PCT/GB2003/004727 WO2004042564A2 (en) | 2002-11-04 | 2003-11-04 | Method and apparatus for performing validation of program code conversion |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006505844A JP2006505844A (ja) | 2006-02-16 |
JP4766540B2 true JP4766540B2 (ja) | 2011-09-07 |
Family
ID=9947144
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004549323A Expired - Fee Related JP4766540B2 (ja) | 2002-11-04 | 2003-11-04 | プログラムコード変換の検証を実行するための方法および装置 |
Country Status (9)
Country | Link |
---|---|
US (1) | US7793270B2 (ja) |
EP (1) | EP1559012B1 (ja) |
JP (1) | JP4766540B2 (ja) |
AT (1) | ATE361497T1 (ja) |
AU (1) | AU2003301782A1 (ja) |
DE (1) | DE60313652T2 (ja) |
GB (2) | GB0225649D0 (ja) |
TW (1) | TW200417925A (ja) |
WO (1) | WO2004042564A2 (ja) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7149929B2 (en) * | 2003-08-25 | 2006-12-12 | Hewlett-Packard Development Company, L.P. | Method of and apparatus for cross-platform core dumping during dynamic binary translation |
US20050216829A1 (en) * | 2004-03-25 | 2005-09-29 | Boris Kalinichenko | Wireless content validation |
US8694802B2 (en) | 2004-04-30 | 2014-04-08 | Apple Inc. | System and method for creating tamper-resistant code |
US7278122B2 (en) * | 2004-06-24 | 2007-10-02 | Ftl Systems, Inc. | Hardware/software design tool and language specification mechanism enabling efficient technology retargeting and optimization |
US7877703B1 (en) * | 2005-03-14 | 2011-01-25 | Seven Networks, Inc. | Intelligent rendering of information in a limited display environment |
US7813909B2 (en) * | 2006-05-03 | 2010-10-12 | Sony Computer Entertainment Inc. | Register mapping in emulation of a target system on a host system |
US7792666B2 (en) * | 2006-05-03 | 2010-09-07 | Sony Computer Entertainment Inc. | Translation block invalidation prehints in emulation of a target system on a host system |
US7770050B2 (en) * | 2006-05-03 | 2010-08-03 | Sony Computer Entertainment Inc. | Method and apparatus for resolving clock management issues in emulation involving both interpreted and translated code |
US7802232B2 (en) * | 2006-03-31 | 2010-09-21 | Microsoft Corporation | Software robustness through search for robust runtime implementations |
US20070234296A1 (en) * | 2006-03-31 | 2007-10-04 | Microsoft Corporation | Software variation for robustness through randomized execution contexts |
JP4589263B2 (ja) * | 2006-04-10 | 2010-12-01 | 日本電信電話株式会社 | 音声モニタリング録音システム |
US7568189B2 (en) * | 2006-05-03 | 2009-07-28 | Sony Computer Entertainment Inc. | Code translation and pipeline optimization |
US20070294675A1 (en) * | 2006-06-20 | 2007-12-20 | Transitive Limited | Method and apparatus for handling exceptions during binding to native code |
US8352713B2 (en) * | 2006-08-09 | 2013-01-08 | Qualcomm Incorporated | Debug circuit comparing processor instruction set operating mode |
US7908596B2 (en) * | 2007-01-05 | 2011-03-15 | International Business Machines Corporation | Automatic inspection of compiled code |
GB2447968B (en) * | 2007-03-30 | 2010-07-07 | Transitive Ltd | Improvements in and relating to floating point operations |
US8060356B2 (en) | 2007-12-19 | 2011-11-15 | Sony Computer Entertainment Inc. | Processor emulation using fragment level translation |
CN100530164C (zh) * | 2007-12-29 | 2009-08-19 | 中国科学院计算技术研究所 | 一种risc处理器及其寄存器标志位处理方法 |
JP2010003008A (ja) * | 2008-06-18 | 2010-01-07 | Fujitsu Ltd | 検出プログラム、検出装置および検出方法 |
US20110145643A1 (en) * | 2009-12-10 | 2011-06-16 | Microsoft Corporation | Reproducible test framework for randomized stress test |
US8549468B2 (en) * | 2010-02-08 | 2013-10-01 | National Tsing Hua University | Method, system and computer readable storage device for generating software transaction-level modeling (TLM) model |
US20120011491A1 (en) * | 2010-07-06 | 2012-01-12 | Adi Eldar | Efficient recording and replaying of the execution path of a computer program |
CN103180834B (zh) | 2010-09-09 | 2015-12-02 | 国际商业机器公司 | 自动操作系统测试框架 |
US9104514B2 (en) * | 2011-01-11 | 2015-08-11 | International Business Machines Corporation | Automated deployment of applications with tenant-isolation requirements |
US20120331303A1 (en) * | 2011-06-23 | 2012-12-27 | Andersson Jonathan E | Method and system for preventing execution of malware |
US20130024178A1 (en) * | 2011-07-20 | 2013-01-24 | Narendran Kumaragurunathan | Playback methodology for verification components |
US20130132063A1 (en) * | 2011-11-18 | 2013-05-23 | Michael J. Rieschl | Systems and methods for debugging just-in-time static translation in an emulated system |
EP2980699B1 (en) * | 2013-03-29 | 2017-08-16 | Fujitsu Limited | Program, information processing system, and program migration method |
EP2849464A1 (en) * | 2013-09-17 | 2015-03-18 | Gemalto SA | Method of communicating between a server and a secure element |
EP2851815A1 (de) * | 2013-09-18 | 2015-03-25 | dSPACE digital signal processing and control engineering GmbH | Testeinrichtung zum Echtzeittest eines virtuellen Steuergeräts |
US10747880B2 (en) * | 2013-12-30 | 2020-08-18 | University Of Louisiana At Lafayette | System and method for identifying and comparing code by semantic abstractions |
WO2015133786A1 (ko) * | 2014-03-03 | 2015-09-11 | 엘지전자 주식회사 | 차량용 인포테인먼트 시스템과 이동 단말기의 공용 어플리케이션 개발을 위한 동작 검증 방법 |
RU2757409C1 (ru) * | 2020-06-19 | 2021-10-15 | Акционерное общество "Лаборатория Касперского" | Эмулятор и способ эмуляции |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04190457A (ja) * | 1990-11-26 | 1992-07-08 | Hitachi Ltd | 論理シミュレーション方法および装置 |
JP2001273165A (ja) * | 2000-02-18 | 2001-10-05 | Hewlett Packard Co <Hp> | 中央処理装置の挙動モデルの細粒度妥当性を検証するための方法および装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3377541D1 (en) | 1982-06-03 | 1988-09-01 | Lucas Ind Plc | Control system primarily responsive to signals from digital computers |
US5138708A (en) | 1989-08-03 | 1992-08-11 | Unisys Corporation | Digital processor using current state comparison for providing fault tolerance |
US5729554A (en) | 1996-10-01 | 1998-03-17 | Hewlett-Packard Co. | Speculative execution of test patterns in a random test generator |
US5905855A (en) | 1997-02-28 | 1999-05-18 | Transmeta Corporation | Method and apparatus for correcting errors in computer systems |
TW342483B (en) | 1997-11-14 | 1998-10-11 | Winbond Electronics Corp | Serial in-circuit emulator architecture |
US6415436B1 (en) | 1998-12-11 | 2002-07-02 | Hewlett-Packard Company | Mechanism for cross validating emulated states between different emulation technologies in a dynamic compiler |
US6145436A (en) * | 1999-04-27 | 2000-11-14 | Astro-Med, Inc. | Label transport shuttle for a printing device |
JP2001306359A (ja) | 2000-04-20 | 2001-11-02 | Seiko Epson Corp | 自動評価システム |
-
2002
- 2002-11-04 GB GBGB0225649.3A patent/GB0225649D0/en not_active Ceased
-
2003
- 2003-11-03 US US10/700,224 patent/US7793270B2/en active Active
- 2003-11-04 WO PCT/GB2003/004727 patent/WO2004042564A2/en active IP Right Grant
- 2003-11-04 GB GB0325759A patent/GB2395316B/en not_active Expired - Lifetime
- 2003-11-04 JP JP2004549323A patent/JP4766540B2/ja not_active Expired - Fee Related
- 2003-11-04 DE DE60313652T patent/DE60313652T2/de not_active Expired - Lifetime
- 2003-11-04 EP EP03810505A patent/EP1559012B1/en not_active Expired - Lifetime
- 2003-11-04 AU AU2003301782A patent/AU2003301782A1/en not_active Abandoned
- 2003-11-04 TW TW092130852A patent/TW200417925A/zh unknown
- 2003-11-04 AT AT03810505T patent/ATE361497T1/de not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04190457A (ja) * | 1990-11-26 | 1992-07-08 | Hitachi Ltd | 論理シミュレーション方法および装置 |
JP2001273165A (ja) * | 2000-02-18 | 2001-10-05 | Hewlett Packard Co <Hp> | 中央処理装置の挙動モデルの細粒度妥当性を検証するための方法および装置 |
Also Published As
Publication number | Publication date |
---|---|
GB0225649D0 (en) | 2002-12-11 |
TW200417925A (en) | 2004-09-16 |
US7793270B2 (en) | 2010-09-07 |
DE60313652D1 (de) | 2007-06-14 |
US20040221273A1 (en) | 2004-11-04 |
GB0325759D0 (en) | 2003-12-10 |
DE60313652T2 (de) | 2008-01-10 |
JP2006505844A (ja) | 2006-02-16 |
EP1559012A2 (en) | 2005-08-03 |
GB2395316A (en) | 2004-05-19 |
WO2004042564A2 (en) | 2004-05-21 |
GB2395316B (en) | 2005-05-11 |
EP1559012B1 (en) | 2007-05-02 |
AU2003301782A8 (en) | 2004-06-07 |
WO2004042564A3 (en) | 2004-07-22 |
ATE361497T1 (de) | 2007-05-15 |
AU2003301782A1 (en) | 2004-06-07 |
GB2395316A8 (en) | 2005-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4766540B2 (ja) | プログラムコード変換の検証を実行するための方法および装置 | |
CN100483341C (zh) | 用于执行本机绑定的方法和装置 | |
US6609248B1 (en) | Cross module representation of heterogeneous programs | |
JP4573189B2 (ja) | プログラムコード変換方法 | |
US6496922B1 (en) | Method and apparatus for multiplatform stateless instruction set architecture (ISA) using ISA tags on-the-fly instruction translation | |
US20030149963A1 (en) | Condition code flag emulation for program code conversion | |
US6467082B1 (en) | Methods and apparatus for simulating external linkage points and control transfers in source translation systems | |
JP3606561B2 (ja) | 第1ビット・アーキテクチャの命令を第2ビット・アーキテクチャの命令に変換する方法、システム、プログラムおよびデータ構造 | |
US6314557B1 (en) | Hybrid computer programming environment | |
US7219335B1 (en) | Method and apparatus for stack emulation during binary translation | |
JP2817786B2 (ja) | シミュレーション装置及びシミュレーション方法 | |
KR0125605B1 (ko) | 프로그램의 아키덱쳐 변환방법 및 장치와 그 방법 및 장치를 사용하여 프로그램의 동작을 검증하는 방법 및 장치 | |
CN111324948A (zh) | 模拟方法及模拟系统 | |
Barrett et al. | Predictable macros for Hindley-Milner | |
WO2000065440A2 (en) | Exception handling method and apparatus for use in program code conversion | |
US7353163B2 (en) | Exception handling method and apparatus for use in program code conversion | |
JPH10320212A (ja) | キャッシュ向け最適化方法 | |
US20040045018A1 (en) | Using address space bridge in postoptimizer to route indirect calls at runtime | |
EP1033651B1 (en) | Instruction translation method | |
JP2023055358A (ja) | マイクロコンピュータ制御プログラムのシミュレーション方法及びそのためのシミュレーションシステム | |
JPH09171467A (ja) | エミュレーション装置及びその方法 | |
Cifuentes et al. | A transformational approach to binary translation of delayed branches with applications to SPARC® and PA-RISC instructions sets | |
JP3604936B2 (ja) | 最適化方法,最適化装置及び記録媒体 | |
Casey | A PORTABLE, CROSS-PLATFORM EMULATION SYSTEM | |
JPH0695921A (ja) | シミュレーション方法、及びプログラムデバッグシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061031 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090824 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20090824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100319 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100728 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100802 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100802 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110412 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110412 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110418 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110601 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110601 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20110601 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110609 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4766540 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |