JP2006505844A - プログラムコード変換の検証を実行するための方法および装置 - Google Patents

Abstract

エミュレータ（３０ａ）によって実行されるプログラムコード変換を検証するための方法および装置。セイムツーセイム（ｓａｍｅ−ｔｏ−ｓａｍｅ）（Ｘ−Ｘ）モードで構成された第１のエミュレータ（３０ａ）が、対象プロセッサ（１２）による実行向けに対象コード（１０）を目標コード（２０）に変換する。対象プロセッサ（１２）によるネイティブでの対象コード（１０）の実行が、第１のエミュレータ（３０ａ）を介した実行と比較されて、そのプログラムコード変換が検証される。オプションとして、次に、第１のエミュレータ（３０ａ）を使用して、目標プロセッサ（２２）上で実行されるディスツーダット（ｔｈｉｓ−ｔｏ−ｔｈａｔ）（Ｘ−Ｙ）モードエミュレータ（３０ａ）などの、第２のエミュレータ（３０ｂ）によって実行されたプログラムコード変換（すなわち、最適化および／または翻訳）が増進的に検証される。

Description

本発明は、一般に、プログラムコード変換の分野に関する。詳細には、本発明は、プログラムコード変換が正しく実行されたことを検証するための方法および装置に関する。

コンピュータ処理の分野においては、対象プログラムが、対象コンピュータプロセッサ上で実行されるように書かれる。しばしば、対象プログラムを異なる形態に変換するために、プログラムコード変換を実行することが必要である。第１に、不要な命令を削除すること、または命令シーケンスを単純化することなどにより、対象プログラムの実行を最適化するために、ときとして、プログラムコード変換を実行することが所望される。第２に、対象プログラムと適合しない目標プロセッサ上で対象プログラムを実行することが、ときとして、所望される。いずれの場合でも、エミュレータを使用してプログラムコード変換を実行して、変換されたプログラムが所望された異なる形態でもたらされるようにする。

プログラムコード変換が正しく実行されたことを検証する強い要望が存在する。詳細には、変換済みのプログラムを実行することの結果が、元の対象プログラムを実行することの結果と等価であることを検証することが所望される。理想的には、対象プログラムと変換済みのプログラムの間でビット単位の適合性を実証することが所望される。

本発明によれば、添付の特許請求の範囲に記載する装置および方法が提供される。本発明の好ましい特徴は、従属請求項、および以下の説明から明白となろう。以下は、本発明の様々な実施形態により実現可能な様々な態様および利点の概要である。この概要は、当業者が、その後に続く詳細な設計の説明をより速やかに習得するのに役立つ概説として提供され、本明細書に添付される特許請求の範囲を制限することを意図するものでは全くない。
国際公開第９９／０３１６８号パンフレット

本発明は、迅速、効率的、正確、かつ費用対効果の大きい形でプログラムコード変換を検証するための方法および装置を提供する。

本発明の第１の態様によれば、対象プロセッサ上で対象コードをネイティブで実行することを、エミュレータを介して対象プロセッサ上で対象コードを実行することと比較することによりエミュレータによって実行される、プログラムコード変換を検証する方法が提供される。プログラムコード変換は、エミュレータを介して対象プロセッサ上で実行された対象コードのエミュレートされた状態を、対象プロセッサ上においてネイティブで実行された対象コードのネイティブの状態と比較して、エミュレートされた状態とネイティブの状態が、対象コードの中のすべての選択可能な比較ポイントで比較されるようにすることにより、検証される。プログラムコード変換は、好ましくは、様々な複雑度の検証モードで検証されて、次第により複雑な検証モードが使用されるようにする。

好ましくは、プログラムコード変換を検証する方法は、対象プロセッサからのメモリに対する読み込み要求および格納要求を読み込み／格納バッファの中に入れ、好ましくは、目標コードを実行する際にメモリへのアクセスを選択的に阻止して、エミュレートされたメモリイメージが読み込み／格納バッファの中で提供されるようにすることにより、対象プロセッサに関連するメモリへのアクセスを選択的に禁止する。次に、プログラムコード変換検証を実行するために、読み込み／格納バッファの中で提供されるエミュレートされたメモリイメージが、メモリの中で提供される対象プロセッサ状態と比較される。

本発明の特に好ましい発展形態では、プログラムコード変換検証方法は、対象プロセッサ上で実行される第１のエミュレータを介した対象コードの実行を、目標プロセッサ上で実行される第２のエミュレータを介した対象コードの実行と比較する増進的検証アルゴリズムをさらに含むことが可能である。増進的検証アルゴリズムを使用する際、第１のホストプロセッサが、対象プロセッサとして提供され、第２のホストプロセッサが、目標プロセッサとして提供され、対象コードは、対象プロセッサ上においてネイティブで実行可能である一方で、目標プロセッサ上ではネイティブで実行可能ではない。したがって、この場合、対象プロセッサと目標プロセッサは、本来的に不適合である。対象プロセッサ上で対象コードをネイティブで実行することを、第１のエミュレータを介して対象プロセッサ上で対象コードを実行することと比較して、第１のエミュレータによって実行されたプログラムコード変換を検証することにより、対象プロセッサ上の第１のエミュレータのプログラムコード変換が最初に検証された後、対象プロセッサ上で実行される第１のエミュレータを介した対象コードの実行が、目標プロセッサ上で実行される第２のエミュレータを介した対象コードの実行と比較され、第２のエミュレータによって実行されたプログラムコード変換が増進的に検証される。

本発明をよりよく理解するため、および本発明の諸実施形態をどのように実施することができるかを示すため、例として、添付の図面を次に参照する。

以下に説明する様々な新規の特徴を実施するための例示的な装置が図１に示されている。図１は、レジスタ群１４を、いくつかのソフトウェアコンポーネント１０、１６、２０、および３０を格納するメモリ１８とともに含むホストプロセッサ１２を示し、そのようなプロセッサ１８は、基本ブロックキャッシュ１５用、およびグローバルレジスタストア１７用の作業ストレージをさらに提供する。ソフトウェアコンポーネント群には、オペレーティングシステム１６、エミュレータコード３０、および翻訳された目標コード２０が含まれる。エミュレータコード３０は、例えば、あるＩＳＡの対象コードを別のＩＳＡの目標コードに翻訳するエミュレータとして、または対象コードを、それぞれ同一のＩＳＡの翻訳済みのコードに翻訳するためのアクセラレータとして、または他の任意の知られているタイプのエミュレータとして機能することもできる。

エミュレータ３０、すなわち、エミュレータ機能を実施するソースコードのコンパイル済みのバージョン、および目標コード２０、すなわち、エミュレータ３０によって生成された対象コード１０の翻訳は、通常はマイクロプロセッサ、または他の適切なコンピュータであるホストプロセッサ１２上で実行される、例えば、ＵＮＩＸ（登録商標）などの、オペレーティングシステム１６と連携して実行される。図１に示した構造は、単に典型的であり、例えば、本発明によるソフトウェア、方法、およびプロセスは、オペレーティングシステム内、またはオペレーティングシステムの下に存在するコードとして実施されてもよいことが理解されよう。対象コード１０、エミュレータコード３０、オペレーティングシステム１６、およびメモリ記憶機構群は、当業者に知られている多種多様なタイプのいずれであることも可能である。

図２は、プログラムコード変換を使用する典型的なコンピューティングシステムの概要を示す。システムは、対象コンピューティング環境１および目標コンピューティング環境２を含む。対象コンピューティング環境１および目標コンピューティング環境２は、通常、２つの物理的に別個のコンピューティングプラットフォームによって提供され、このため、図２は、クロスプラットフォームシステムを示す。対象コード１０の形態の対象プログラムが、対象環境１内の対象プロセッサ１２上で実行可能である。既存のプログラムの手間がかかり、時間がかかる書き換えを回避するためなどの、多くの実際的な理由で、目標コンピューティング環境２内の目標プロセッサ２２上で同一の対象コード１０を実行することも所望される。しかし、目標プロセッサ２２が、対象コード１０と適合しないことがしばしば生じる。このため、プログラムコード変換を実行するようにエミュレータ３０が、目標コンピューティング環境２内において提供される。このケースでは、エミュレータ３０は、クロスプラットフォーム翻訳を実行して、目標プロセッサ２２上においてネイティブで実行される翻訳済みの目標コード２０の形態で、変換済みのプログラムを生成する。

エミュレータ３０は、図２の典型的な構成を超えて、多くの異なる形態をとることができる。詳細には、エミュレータ３０は、対象プログラムの実行を最適化し、最適化された変換済みのプログラムを対象プロセッサ１２に戻すために、対象プロセッサ１２上で実行されるように適合されることも可能である。他のケースでは、エミュレータ３０は、最適化と翻訳の両方の結合を実行するように構成される。各状況において、エミュレータ３０がプログラムコード変換を正しく実行することを検証することが所望される。

正しいプログラムコード変換を検証するための好ましい方法および装置を以下に詳細に説明する。ただし、本発明の背景として、図２の典型的な対象コンピューティング環境１および目標コンピューティング環境２の全体的な動作をまず、より詳細に説明する。

図２は、対象コード１０の形態で対象プログラムを示す。対象プログラムは、普通、人間のプログラマが容易に理解する高水準言語（例えば、Ｃ、Ｃ＋＋などの言語）で書かれる。次に、プログラムは、高水準言語から、コンピュータのプロセッサ、ならびにメモリ、入出力ユニットなどの関連するコンポーネントの制御により適した低水準言語（例えば、バイトコード）に変換される。最後に、プロセッサが機能するように、プログラムコードは、読み込み動作、シフト動作、追加動作、および格納動作などの、プロセッサの基本動作を指示する、機械可読のネイティブで実行可能な形態（すなわち、機械コード）で提供される。

ほとんどのケースでは、特に１つのタイプのプロセッサ向けに生成されたネイティブで実行可能なプログラムコードは、他のいずれのタイプのプロセッサ上でも実行することができない。詳細には、各プロセッサは、独自の特定のネイティブ命令セットを有し、異なるタイプのプロセッサ向けの命令セットの間には、かなりの、しばしば、根本的な相違が存在する。プロセッサがある条件コードフラグセットを使用するか否か、ならびに各条件コードフラグの特定の性質および目的などの、不適合につながる他の相違も存在する。

一般的な例として、一部のプロセッサは、ＲＩＳＣ（縮小命令セットコンピュータ）として知られる、単純な命令シーケンスの迅速な実行向けに設計されている。他のプロセッサは、ＣＩＳＣ（コンプレックス命令セットコンピュータ）として知られる基本命令シーケンスをそれぞれが表す命令の拡張セットを使用する。この結果、ＲＩＳＣプロセッサ向けのネイティブで実行可能なプログラムコードをＣＩＳＣプロセッサが実行することはできず、その逆も同様である。典型的な具体例として、対象プロセッサ１２は、Ｉｎｔｅｌ（ｒｔｍ）ｘ８６系のプロセッサ群のメンバなどのＣＩＳＣプロセッサであり、他方、目標プロセッサ２２は、ＰｏｗｅｒＰＣ（ｒｔｍ）プロセッサ系のメンバなどのＲＩＳＣプロセッサである。これら２つのプロセッサは、本来的に互換性がない。第１に、これら２つのプロセッサは、実質的に異なる命令セットを使用する。第２に、ｘ８６プロセッサは、ｘ８６系に固有であり、ＰｏｗｅｒＰＣアーキテクチャでは提供されない２つの条件コードフラグ（補助フラグおよびパリティフラグ）を使用する。

ほとんどのケースでは、エミュレータ３０は、レジスタや条件コードフラグなどの、プロセッサの重要な諸態様を含め、対象プロセッサ１２の仮想モデルを提供する。この仮想環境により、あたかも対象コード１０が、対象プロセッサ１２の物理的な実施例の上においてネイティブで実行されているかのように、対象プログラムが、対象プロセッサの仮想モデル上においてネイティブで実行されることが可能になる。

図３を参照すると、本発明の好ましい諸実施形態において使用されるエミュレータ３０が、次のコンポーネント群を有するものとして概略で示されている。すなわち、フロントエンド３１、コア３２、およびバックエンド３３であり、これらのコンポーネントのそれぞれが、好ましくは、エミュレータ３０を表すコードのそれぞれの部分において実装される。

フロントエンド３１は、エミュレートされる対象プロセッサ１２に固有に構成される。フロントエンド３１は、対象コード１０の所定のセクションを復号化し、一般的な中間表現のブロック（「ＩＲブロック」）をもたらす。中間表現生成の例は、「プログラムコード変換（Ｐｒｏｇｒａｍ Ｃｏｄｅ Ｃｏｎｖｅｒｓｉｏｎ）」という名称の国際公開第９９／０３１６８号パンフレットに記載されている。

コア３２は、他にも多くの最適化技術が存在するなかで、とりわけ、「プログラムコード変換のためのブロック翻訳最適化（Ｂｌｏｃｋ Ｔｒａｎｓｌａｔｉｏｎ Ｏｐｔｉｍｉｚａｔｉｏｎ ｆｏｒ Ｐｒｏｇｒａｍ Ｃｏｄｅ Ｃｏｎｖｅｒｓｉｏｎ）」という名称の米国特許出願公開１０／４３９９６６号明細書で開示される最適化技術などの、局所最適化技術または大域最適化技術を使用することにより、フロントエンド３１によって生成された各ＩＲブロックを最適化する。

バックエンド３３は、コア３２からの最適化されたＩＲブロックを取り込み、目標プロセッサ２２によって実行可能な目標コード２０を生成する。適切には、フロントエンド３１は、対象コード１０を基本ブロックに分割し、各基本ブロックは、固有エントリポイントにおける第１の命令と固有エグジットポイント（ジャンプ命令、呼び出し命令、または分岐命令などの）における最後の命令の間の連続した命令セットである。コア３２は、一緒に単一の単位として扱われる２つ以上の基本ブロックを含むグループブロックを選択することができる。さらに、フロントエンド３１は、異なるエントリ条件の下で対象コードの同一の基本ブロックを表すアイソブロックを形成することができる。

好ましいエミュレータ３０は、適切には、コア３２において提供される複数の抽象レジスタ群３２０を含み、レジスタ群３２０は、対象プロセッサ１２内部で使用されて、対象コード１０を実行する物理レジスタ群１４を表す。抽象レジスタ群３２０は、対象プロセッサレジスタ群１４に対する対象コード命令の予期される効果を表現することにより、エミュレートされている対象プロセッサ１２の状態をシミュレートする。エミュレータ３０は、オプションとして、対象プロセッサのレジスタ群に関連する条件コードフラグ群３２１の状態などの、対象プロセッサ１２の他の諸態様もエミュレートする。動作の際、エミュレータ３０は、対象コード１０を実行する際のエミュレートされた対象プロセッサ１２の予期される状態を、抽象レジスタ群３２０およびエミュレートされた条件コードフラグ群３２１を使用することなどにより、暗黙に記録する。

クロスプラットフォーム翻訳モードにおいて、エミュレータ３０は、対象コード１０に対してプログラムコード変換を実行し、翻訳済みの目標コード２０を目標プロセッサ２２に提供する。本発明の好ましい諸実施形態では、エミュレータ３０は、対象プロセッサ１２に適切な実行可能なバイナリコード（すなわち、機械コード）の形態の対象コード１０が、目標プロセッサ２２に適切な実行可能なバイナリコードの形態の目標コード２０に翻訳される、バイナリ翻訳を実行する。

翻訳は、静的に実行されることも、動的に実行されることも可能である。静的翻訳では、プログラム全体が、目標プロセッサ２２上で翻訳済みのプログラムを実行するのに先立って翻訳される。これには、相当な遅延が伴う。したがって、好ましいエミュレータ３０は、目標プロセッサ２２上で即時に実行するために、対象コード１０の小さいセクションを動的に翻訳するように構成される。これは、はるかに効率的である。というのは、対象コード１０の大きいセクションは、実際には使用されないか、または稀にしか使用されないからである。したがって、本発明の好ましい諸実施形態は、動的バイナリ翻訳を実行するエミュレータ３０で使用されることが特に意図されている。ただし、本発明は、動的なバイナリ翻訳に限定されず、プログラムコード変換の分野において一般に適用可能である。例えば、本発明の諸実施形態は、コンパイラとしてではなく、インタプリタとして動作するエミュレータにも適用可能である。

図４は、プログラムコード変換を検証する好ましい方法の動作フローチャートであり、他方、図５は、図４の方法によるプログラムコード変換を検証するための好ましい装置の概略である。図４および図５に示した好ましい方法および装置では、第１のエミュレータ３０ａが、対象プロセッサ１２上で対象コード１０を実行するのに使用される。最初、ステップ２００で、エミュレータ３０ａが、前述したとおり、対象コード１０を目標コード２０ａに変換し、次にステップ２０２で、目標コード２０ａが対象プロセッサ１２によって実行されて、対象コード１０を実行する対象プロセッサ１２のエミュレートされた状態が提供される。次にステップ２０４で、対象コード１０が、対象プロセッサ１２上においてネイティブで実行されて、対象コード１０を実行する対象プロセッサ１２のネイティブの状態が提供される。このため、変換済みの出力目標コード２０ａと元の対象コード１０がともに、同一タイプのプロセッサ上で実行される。この特定のタイプのエミュレーションを「セイムツーセイム（ｓａｍｅ−ｔｏ−ｓａｍｅ）」エミュレータ、または「ＸツーＸ」エミュレータと呼ぶことができる。第１のエミュレータ３０ａによって実行されるプログラムコード変換は、ステップ２０６で、第１のエミュレータ３０ａを介して対象コード１０を実行したことの出力を、対象プロセッサ１２上においてネイティブで同一の対象コード１０を実行したことの結果と比較することにより、正しいと検証される。ステップ２０６で、対象プロセッサ１２のエミュレートされた状態とネイティブの状態は、可能な場合、好ましくは、対象コードの中の各命令後、対象コード１０の中の可能なすべての比較できるポイントにおいて互いに比較される。対象プロセッサ１２のエミュレートされた状態とネイティブの状態が合致した場合、次にステップ２０８で、エミュレートされた対象コードに関するプログラムコード変換が検証される。エミュレートされた状態とネイティブの状態の間に不一致が存在する場合、次にステップ２１０で、プログラムコード変換誤りが識別される。この検証プロセスは、以下により詳細に説明するとおり、非常に有用なツールである。

図６を参照して、対象環境１内における本発明の好ましい実施形態の動作を以下により詳細に説明する。図６で、対象プロセッサ１２上における対象コード１０のネイティブの実行が、エミュレータ３０ａを介して同一の対象コード１０の実行と比較される。この場合、任意の適切な構成を、対象コード１０のネイティブの実行のために使用することができる。理想的には、対象コード１０は、機械コードの形態であり、対象プロセッサ１２上で直接に実行される。ただし、コンパイラまたはインタプリタなどの１つまたは複数の中間ステップも、それらが正しく機能することが信頼されるという条件付きで、使用することができる。対象コード１０のこのネイティブの実行後、特に対象プロセッサ１２を含む対象環境１の状態が、ネイティブの機械状態を形成する。ネイティブの機械状態は、対象プロセッサ１２の状態（すなわち、レジスタ群１４および条件コードフラグ群に含まれる値）、およびメモリ１２２の状態を含む。

エミュレータ３０ａは、対象プロセッサ１２上における対象コード１０の実行をエミュレートするように構成される。例えば、エミュレータ３０は、レジスタ群１４や条件コードフラグ群などの対象プロセッサ１２の重要な要素に対する対象コード１０の効果をエミュレートする。エミュレートされた機械状態が、特にこのエミュレートされたプロセッサモデルから導出されて、提供される。このため、ネイティブの機械状態は、エミュレータによって実行されたプログラムコード変換を検証するように、エミュレートされた機械状態と比較できる。エミュレートされた機械状態は、好ましくは、対象コード１０の中の各命令の実行後、対象コード１０の中の可能なすべての比較できるポイントにおいて、ネイティブの機械状態と比較される。誤った変換は、エミュレートされた機械状態とネイティブの機械状態の間の相違で容易に識別される。

対象プロセッサ１２の状態に関する情報に加えて、ネイティブの機械状態は、好ましくは、対象コード１０のネイティブの実行後のメモリ１２２の状態を表す情報も含む。同様に、エミュレートされた機械状態は、好ましくは、エミュレータ３０ａを介した対象コードの実行後の、メモリ１２２のイメージも含む。図６に示した本発明の好ましい実施形態では、プロセッサメモリ１２２と連携して動作する読み込み／格納バッファ１２１が提供される。動作の際、読み込み／格納バッファ１２１は、メモリ１２２に全く影響を与えることなしに、エミュレータ３０ａによって生成された目標コード２０ａの実行によって生じさせられる、あらゆるメモリアクセスを扱う。このようにして、読み込み／格納バッファ１２１は、エミュレータ３０ａのメモリ１２２へのアクセス可能性を制限する。対照的に、対象コード１０が対象プロセッサ１２においてネイティブで実行される場合、メモリ１２２への完全なアクセスが提供される。この結果、メモリ１２２の現実の状態を、読み込み／格納バッファ１２１の状態から導出された、エミュレートされたメモリイメージと比較することが可能である。代替として、対象コード１０のエミュレートされた実行に、メモリ１２２へのアクセスが許される一方で、読み込み／格納バッファ１２１を使用して、ネイティブの実行中のメモリの状態が保存されてもよい。
プロセッサ状態およびメモリ状態の以上の比較は、別々に実行されても、組み合わせで実行されてもよい。好ましくは、第１の比較が、ネイティブのプロセッサ状態とエミュレートされたプロセッサ状態の間で、すなわち、プロセッサ１２の現実の状態（レジスタ群１４および条件コードフラグ群に含まれる値）とエミュレータ３０ａによって保持されるプロセッサの仮想モデル（抽象レジスタ群３２０および条件コードフラグ群３２１に含まれる値）の間で行われる。第２の比較が、ネイティブのメモリ状態とエミュレートされたメモリ状態の間で、すなわち、ネイティブの実行後に更新されたメモリ１２２と、エミュレータ３０ａを介した実行後に更新された読み込み／格納バッファ１２１の間で行われる。理想的には、ビット単位のＸＯＲ比較が実行されて、対象コード１０のネイティブの実行と、エミュレータ３０ａによって実行されたプログラムコード変換の間でビット単位の適合性が実証される。ビット単位の適合性は、好ましくは、対象コード１０の中のそれぞれの個別の命令のレベルにおいて実証される。この場合、コード実行によって影響を受けた機械状態の部分（例えば、選択されたレジスタ群、または選択されたメモリロケーション）だけを比較することなどの、効率的な比較スキームを特定することができる。

本発明の特定の好ましい実施形態では、対象コード１０の実行と目標コード２０ａの実行は、対象プロセッサ１２内部で単一のプロセスイメージを共有し、したがって、全く同一の対象コードを扱う。有利には、単一のプロセスイメージを共有することは、直接の比較が迅速に、効率的に行われることを可能にすることにより、検証を実行することの影響を最小限に抑える。さらに、ネイティブのプロセッサ状態とエミュレートされたプロセッサ状態の同時の実行のため、対象コード１０の単一の共有されたイメージストリームだけを要し、決定論的な信号ストリームを記録し、再生することの面倒な問題が回避される。さらに、ネイティブのプロセッサ状態とエミュレートされたプロセッサ状態の同時の比較により、大きいトレースファイルの必要性が回避される。ただし、そのように緊密に結合された動作は、対象コード実行と目標コード実行の間で所望の分離を実現する際に問題をもたらすことが明らかである。前述したとおり、読み込み／格納バッファ１２１は、メモリ１２２を選択的に分離する。さらに、対象プロセッサにおいてコンテキスト切り替えが実行されて、ネイティブの実行とエミュレータの実行の間で切り替えが行われる。

図７は、対象プロセッサ１２が異なるコンテキストの間で切り替えを行う際の主要な状態遷移を示して、好ましい検証方法を例示する状態図である。図７では、各コンテキストが１つの列で表され、対象プロセッサ１２の制御の変化が、列の間の水平方向の移動で強調されている。この例では、対象プロセッサ１２は、３つの異なるコンテキスト、すなわち、エミュレータ３０ａが対象プロセッサ１２内部で実行されるエミュレータコンテキスト４１、エミュレータ３０ａによって生成された目標コード２０ａが対象プロセッサ１２内部で実行される目標実行コンテキスト４２、および対象コード１０が対象プロセッサ１２内部においてネイティブで実行される対象ネイティブコンテキスト４３を有する。ただし、その他の特定のコンテキスト構成も可能である。例えば、インタプリタとして動作するエミュレータ３０ａが、変換コンテキスト４１と目標実行コンテキスト４２を結合して単一のコンテキストにする。

プログラムコード変換検証の好ましい実施形態は、対象コード１０の大きいセグメントを多数のより小さいブロックに分割し、各ブロック境界において検証比較を実行する。この例では、現行のブロックＢＢｎと直前の先行するブロックＢＢｎ−１が考慮され、各ブロックは、対象コード１０からの１つまたは複数の命令を含む。各ブロックは、好ましくは、初期検証段階において単一の命令を含み、以下により詳細に説明するとおり、より複雑なモードのプログラムコード変換検証を実現するため、複数の命令を含むブロックの分析がその後に実行される。

ステップ４０１で、対象プロセッサ１２の制御は、エミュレータコンテキスト４１におけるエミュレータ３０ａにある。エミュレータ３０ａは、対象コード１０を検査し、現行のブロックＢＢｎを定義する。エミュレータ３０ａは、次に、現行のブロックＢＢｎに対してプログラムコード変換を実行して、目標コード２０ａの対応するブロックを生成する。ステップ４０２で、対象コードの直前の先行するブロックＢＢｎ−１にリターンジャンプがパッチされる。コンテキスト切り替えルーチンを実行することにより、コンテキスト切り替えが実行されて、対象ネイティブコンテキスト４３になる。ステップ４０３で、対象コードの先行するブロックＢＢｎ−１が、対象プロセッサ１２によってネイティブで実行され、ネイティブ実行ハーネスとしてエミュレータ３０ａによってパッチされたリターンジャンプで終了する。リターンジャンプは、コンテキスト切り替えルーチンを呼び出し、このルーチンにより、変換コンテキスト４１に戻るように切り替えられる。ステップ４０４で、前述したとおり、ネイティブの機械状態とエミュレートされた機械状態が比較される。この時点で、エミュレータ３０ａによって保持される対象プロセッサの仮想モデルは、現実のプロセッサ１２と同一でなければならず、両方とも、先行するブロックＢＢｎ−１の終りにある。比較が誤りを示さないものと想定すると、別のコンテキスト切り替えが実行され、今回は、目標実行コンテキスト４２に切り替わる。ステップ４０５で、対象コードの現行のブロックＢＢｎに対応する目標コード２０ａが、エミュレータによって保持される対象プロセッサの仮想モデルにおいて実行され、仮想モデルと読み込み／格納バッファは、現行のブロックＢＢｎの終りを表す機械状態に置かれる。次に、目標コード２０ａ実行が、エミュレータコンテキスト４１に戻る別のコンテキスト切り替えで終了する。ステップ４０６で、対象コードのパッチされた前のブロックＢＢｎ−１が、最初の状態に復元されて、検証プロセスの侵入的な効果が最小限に抑えられる。次に、方法は、次のブロックＢＢｎ＋１を扱うことを始めるために、ステップ４０１に戻る。

各ブロックＢＢｎは、そのブロックＢＢｎのネイティブの実行（ステップ４０３における）に先立って、エミュレータ３０ａを介して（ステップ４０５で目標コードとして）まず実行されることが理解されよう。本発明の図示した好ましいインプリメンテーションでは、対象プロセッサ上における直前の先行するブロックＢＢｎ−１のネイティブの実行の前に、エミュレータ３０ａにおける現行のブロックＢＢｎを定義することが好都合である。この場合、対象プロセッサの仮想モデルは、最初、ホストプロセッサの物理レジスタ群（このケースでは、対象プロセッサ１２の現実のレジスタ群１４）、および物理メモリロケーション（キャッシュメモリロケーションおよびバッファメモリロケーションを含む）などの、分散されたソースを参照して獲得される。このため、検証比較を実行するのに先立って、メモリの所定の領域に順序正しい形でレジスタ内容を書き込むことなどにより、仮想モデルを強化することが好ましい。好ましいインプリメンテーションでは、そのような強化された仮想モデルは、各ブロックの終りにおいてではなく、先頭において、より容易に利用可能である。

本発明の別の好ましい実施形態では、図５に示すとおり、目標コンピューティング環境２内において第２のエミュレータ３０ｂが提供される。対象コード１０は、第２のエミュレータ３０ｂによって、目標プロセッサ２２上で実行される目標コード２０ｂに変換される。つまり、第１のタイプのプロセッサ向けの対象プログラムが変換されて（例えば、最適化を伴って、または伴わずに翻訳または解釈されて）、異なるタイプのプロセッサ向けの変換済みのプログラムが生成される。この場合、エミュレータは、「ディスツーダット（ｔｈｉｓ−ｔｏ−ｔｈａｔ）」エミュレータ、または「ＸツーＹ」エミュレータと呼ばれる。第２のエミュレータ３０ｂによって実行されたプログラムコード変換は、第１のエミュレータ３０ａとの比較によって検証される。このため、信頼の連鎖が、増進的に確立される。信頼は、最初、第１のエミュレータ３０ａにおいて得られ、第２に、第２のエミュレータ３０ｂにおいて得られる。この形態の増進的検証により、検証が、費用およびオーバーヘッドを最小限に抑えながら、単純に正確な形で実行されることが可能になる。異なるタイプのプロセッサ向けに設計された第１のエミュレータ３０ｂの既に検証されたプログラムコード変換を使用して、第２のエミュレータ３０ｂのプログラムコード変換を検証するこのタイプの構成を、以降、クロスプラットフォーム構成と呼ぶ。

次に図８を参照して、クロスプラットフォーム構成における本発明の好ましい実施形態の動作フローチャートを以下により詳細に説明し、他方、図９は、図８の方法に従ってプログラムコード変換を検証するための好ましい装置の概略である。図８および図９に示す好ましい方法および装置において示すとおり、第１のエミュレータ３０ａは、対象環境１内で提供され、対象コード１０に対してプログラムコード変換を実行する。図４および図５を参照して前述したとおり、対象環境１内においてネイティブで対象コード１０を実行したことの結果が、第１のエミュレータ３０ａを使用したことの結果と比較されて、第１のエミュレータ３０ａが正しく動作していることが確認される。次に、第１のエミュレータ３０ａを使用して、目標環境２内で実行されている第２のエミュレータ３０ｂによって実行されたプログラムコード変換が検証される。第１のエミュレータ３０ａは、正しく動作していることが既に検証されており、このため、第１のエミュレータ３０ａを本明細書では、以降、「基準システム」と呼ぶ。それに対して、第２のエミュレータ３０ｂが正しく動作しているかどうかは未判定であり、したがって、第２のエミュレータ３０ｂを本明細書では、以降、「試験システム」と呼ぶことができる。

動作の際、第２のエミュレータ３０ｂは、ステップ５０２で目標プロセッサ２２上においてネイティブで実行される第２の目標コード２０ｂを、ステップ５００で生成する。これを行う際、第２のエミュレータ３０ｂは、エミュレートされた対象プロセッサ１２に対する対象コード１０の効果をエミュレートする。同時に、第１のエミュレータ３０ａが、図４のステップ２０２で既に生成済みのエミュレートされた対象プロセッサ１２に対する対象コード１０の効果を再びエミュレートする。このため、第１のエミュレータ３０ａによって保持される第１のエミュレートされた状態で表される結果が、ステップ５０４で獲得される（「基準システム状態」）。基準システム状態は、ステップ５０６で、第２のエミュレータ３０ｂによって保持される第２のエミュレートされた機械状態で表される結果（「試験システム状態」）と比較できる。ステップ５０６で、対象プロセッサ１２の基準システムエミュレート状態と試験システムエミュレート状態が、可能な場合、対象コード１０の中の各命令後の、対象コード１０の中の可能なすべての比較できるポイントにおいて互いに比較される。基準システムエミュレート状態と試験システムエミュレート状態が合致した場合、第２のエミュレータ３０ｂに関するプログラムコード変換が、ステップ５０８で検証される。基準システムエミュレート状態と試験システムエミュレート状態の間に不一致が存在する場合は、ステップ５１０で、第２のエミュレータ３０ｂに関するプログラムコード変換誤りが識別される。第１のエミュレータ３０ａは、正しく機能することが既に信頼されているので、この時点で、第２のエミュレータ３０ｂが、正しく機能することが検証され、信頼される。

本発明の様々な実施形態では、次第に複雑になる動作モードを使用して検証が実行される。第１の最も単純な動作モードでは、対象コード１０の大きいセグメントがブロックに分割され、各ブロックは、単一の命令を含む。対象コードのそれぞれの単一の命令が、対象プロセッサ１２でネイティブで実行され、第１のエミュレータ３０ａと比較される。第１のエミュレータ３０ａの正しい動作が、命令ごとに検証される。対象コード１２の中の命令のすべてが実行されて、信頼できるプログラムコード変換が確立されると、各ブロックのサイズが、いくつかの命令の基本ブロックを含むように大きくされた第２のより複雑なモードが行われる。命令の基本ブロックが前述したとおり検証された後、プログラムコード変換の信頼性がさらなるレベルで検証される。次に、各ブロックが、単一の単位として一緒に扱われる、または異なる条件下の同一の基本ブロックを表す、グループの基本ブロック（すなわち、グループブロックまたはアイソブロック）を含む第３のモードが行われる。プログラムコード変換検証方法は、グループの基本ブロックに対して繰り返される。最後に、対象コードの累進的に大きくなるセグメントが提供され、それぞれの累進的に複雑になる検証モードが、完全に信頼できるプログラムコード変換が確立されるまで、さらなるレベルの信頼性を追加する。

同一の累進的にますます複雑になる動作モードが、目標環境２内のエミュレータ３０ｂを検証する際に適用され、単一の命令からグループのブロックまでの累進的に複雑になる動作モードが可能になる。

一実施形態では、第１のエミュレータ３０ａおよび第２のエミュレータ３０ｂの検証は、異なる時点において順次に実行されるが、これにより、一方の環境内で記録され、他方の環境内で再生される大量のデータが生成される。このため、最も好ましくは、第１のエミュレータ３０ａおよび第２のエミュレータ３０ｂの検証は、実質的に同時に実行され、これにより、負担になる再生機構の必要性が回避される。対象コード１０のブロックが、対象プロセッサ１２、第１のエミュレータ３０ａ、および第２のエミュレータ３０ｂのそれぞれに供給されて、それぞれの機械状態、基準システム状態、および試験システム状態が生成され、検証比較が実行されるようにする。それらの比較が成功であったものと想定すると、第１のエミュレータ３０ａと第２のエミュレータ３０ｂの両方において信頼できるプログラムコード変換が検証されるまで、次のブロックが順に供給される。

図１０は、対象環境１内の動作を目標環境２内の動作と同期させるための好ましい機構を示す。図１１は、対象環境１内の動作を目標環境２内の動作と同期させる際に実行される方法の動作フローチャートをさらに示す。図１０に示すとおり、対象環境１から目標環境２までの、詳細には、第１のエミュレータ３０ａから第２のエミュレータ３０ｂまでの通信パスが提供される。この通信パスは、好ましくは、ネットワーク待ち時間を最小限に抑え、検証の速度を向上させるために、単一方向通信である。ただし、第２のエミュレータ３０ｂは、代替の諸実施形態において、第１のエミュレータ３０ａと直接、または間接に、双方向で通信するように構成することもできるものと理解される。

第１に、２つのエミュレータ３０ａ、３０ｂが、第１のエミュレータ３０ａから第２のエミュレータ３０ｂに初期状態情報を送ることにより、エミュレートされたレジスタ群およびメモリの値を含め、エミュレートされた対象機械状態を同期させる。

第２に、対象環境からの非決定論的な値を目標環境に送ることにより、同期が保持される。例えば、システムコール「ｇｅｔ＿ｔｉｍｅ＿ｏｆ＿ｄａｙ」から獲得された戻り値が、対象環境１内で記録され、目標環境２に送られる。このため、目標環境２は、対象環境１をミラーリングするようにさせられる。対象コード１０は、複数のブロックに分割される。対象コードの各ブロックＢＢ_Ｎ（例えば、１つの命令、命令のブロック、グループブロックなど）に関して、対象環境１は、ステップ６００で、第１のエミュレータ３０ａ（基準システムとも呼ばれる）を介してそのコードブロックＢＢ_Ｎを実行し、これにより、ステップ６０２で目標環境２（試験システムとも呼ばれる）に送られる、対象機械状態データ［ｓ］ｒ_ｎおよび非決定論的な値［ｄ］ｒ_ｎがもたらされる。対象機械状態データ［ｓ］ｒ_ｎおよび非決定論的な値［ｄ］ｒ_ｎを試験システムに直接に送ることが可能であり、あるいは、そのような情報をネットワークバッファの中に格納して、試験システムが、必要に応じてその情報を取り出すことができるようにすることができる。試験システムが、ステップ６０４で、基準システムから対象機械状態データ［ｓ］ｒ_ｎおよび非決定論的な値［ｄ］ｒ_ｎを受け取ると、第２のエミュレータ３０ｂは、ステップ６０６で、非決定論的な値［ｄ］ｒ_ｎを適宜、代入して、試験システム上で対象コード１０の同一のブロックＢＢ_Ｎを実行する。対象コードのそのブロックの実行に続き、ステップ６０８で、第１のエミュレータ３０ａからの受け取られた対象機械状態データ［ｓ］ｒ_ｎが、第２のエミュレータ３０ｂにおける対応する対象機械状態データ［ｓ］ｔ_ｎと比較される。基準システムに関する状態データと試験システムに関する状態データが一致した場合、ステップ６１０で、対象コード１０のブロックＢＢ_Ｎに関するプログラムコード変換が正しいことが検証される。相違が検出された場合、そのことが、ステップ６１２で誤りとして報告される。検出されなかった場合、プロセスは、対象コードの次のブロックに関して繰り返される。

基準システムと試験システムは、好ましくは、制御の下で同期に実行される。この緊密に制御された実行により、非決定論的な状態の相違が回避され、命令レベルから基本ブロック境界を経てグループブロック境界まで、任意のポイントで基準システム状態と試験システム状態の比較が可能になる。

本明細書で説明する方法は、コンピュータ可読記憶媒体上にコンピュータプログラムとして記録されるのに適している。本発明は、本明細書で説明した方法を実行するのに適したエミュレータ装置、および本明細書で説明する方法を実行するようにプログラミングされている場合のコンピュータプラットフォームにも及ぶ。本発明のプログラムコード変換検証の方法および装置は、本明細書で定義した方法のいずれかを実行するように構成されたエミュレーションシステム、コンピューティングシステム、またはコンピューティングプラットフォームにも及ぶ。本発明は、例えば、ネットワーク化されたコンピューティングシステム、サーバコンピュータ、デスクトップコンピュータ、またはポータブルコンピューティングデバイスを含め、任意の適切な形態で実施することができる。本発明は、本明細書で定義した方法のいずれかを実行するためのプログラムコード命令を含むコンピュータ可読記録媒体にも及ぶ。

本発明は、以上の説明から明白となり、本発明の実施を介して当業者に明白となる多くの利点を有する。詳細には、プログラムコード変換が、迅速、効率的、正確、かつ費用対効果の大きい形で検証される。本発明の好ましい実施形態は、互換性のない対象環境と目標環境にわたる検証が、安価に、最小限のオーバーヘッドで実行されることを可能にする。まず対象コンピューティング環境内で、次に目標コンピューティング環境における増進的検証により、各環境内における影響が最小限に抑えられる。増進的検証を介し、次第に複雑になる検証モードの使用により、エミュレータを迅速に、信頼できる形で検証することができる。好ましいエミュレータは、エミュレータのフロントエンドまたはバックエンドを相応する形に適合させることにより、異なるタイプのプロセッサで使用されるように容易に適合される。検証は、単純で、信頼できる形で実行され、したがって、開発の早い段階で適用して、誤りが、迅速で、安価に検出され、解決されることを可能にすることができる。好ましい検証は、対象コードのそれぞれの個別の命令のレベルにおけるビット単位の適合性の実証を可能にする。

いくつかの好ましい実施形態を図示し、説明してきたが、添付の特許請求の範囲において定義する本発明の範囲を逸脱することなく、様々な変更および改変を行うことが可能であることが、当業者には理解されよう。
本出願に関連して本明細書と同時に、または本明細書に先立って提出され、本明細書とともに公共の閲覧が自由であるすべての書類および文書に注意を向けられたい。すべてのそのような書類および文書の内容は、参照により本明細書に組み込まれている。

本明細書（添付の特許請求の範囲、要約書、および図面を含む）で開示した特徴のすべて、および／またはそのように開示した方法またはプロセスのステップのすべては、そのような特徴および／またはステップの少なくとも一部が相互排他的である場合の組み合わせを除き、あらゆる組み合わせで組み合わせることができる。本明細書（添付の特許請求の範囲、要約書、および図面を含む）で開示した各特徴は、別段、明記しない限り、同一の目的、均等の目的、または類似の目的を果たす代替の特徴で置き換えることができる。このため、別段、明記しない限り、開示した各特徴は、一般的な一連の均等の特徴、または類似の特徴の一例に過ぎない。本発明は、以上の実施形態の詳細に限定されない。本発明は、本明細書（添付の特許請求の範囲、要約書、および図面を含む）で開示した特徴の任意の新規な１つ、または任意の新規な組み合わせ、あるいはそのように開示した任意の方法またはプロセスのステップの任意の新規な１つ、または任意の新規な組み合わせにも及ぶ。

本発明によるエミュレーションを実行するための例示的なコンピューティング環境の概略図である。 プログラムコード変換に関わる典型的なコンピューティングシステムの概略図である。 好ましいエミュレータの概略図である。 好ましい実施形態による、対象プロセッサ上で実行されたプログラムコード変換の検証の動作フローチャートである。 本発明の好ましい実施形態に従って使用される第１のエミュレータおよび第２のエミュレータの概略図である。 本発明の好ましい実施形態に従って使用される第１のエミュレータを示すより詳細な概略図である。 本発明の好ましい実施形態による検証方法を示す概略の状態図である。 好ましい実施形態に従って実行されるプログラムコード変換の増進的検証の動作フローチャートである。 本発明の好ましい実施形態に従って使用される第１のエミュレータおよび第２のエミュレータを示す概略図である。 本発明の好ましい実施形態によるプログラムコード変換の検証中における第１のエミュレータと第２のエミュレータの同期を示す概略図である。 本発明の好ましい実施形態によるプログラムコード変換の検証中における第１のエミュレータと第２のエミュレータの同期を示す動作フローチャートである。

符号の説明

１０ 対象コード
１２ プロセッサ
１５ 基本ブロックキャッシュ
１６ オペレーティングシステム
１７ グローバルレジスタストア
２０ 目標コード
２２ 目標プロセッサ
３０ エミュレータ（コード）
３１ フロントエンド
３２ コア
３３ バックエンド
１２１ 読み込み／格納バッファ
１２２ メモリ

Claims (35)

1. エミュレータ（３０ａ）によって実行されたプログラムコード変換を検証する方法であって、
   ａ）対象プロセッサ（１２）上のエミュレータ（３０ａ）を介して対象コード（１０）を実行することを、前記対象コード（１０）の中の比較できるポイントまで行うステップと、
   ｂ）前記対象プロセッサ（１２）上においてネイティブで前記対象コード（１０）を実行することを、前記対象コード（１０）の中の同一の比較できるポイントまで行うステップと、
   ｃ）前記対象プロセッサ（１２）上におけるネイティブでの対象コード（１０）の実行を、前記エミュレータ（３０ａ）を介した前記対象プロセッサ（１２）上における前記対象コード（１０）の実行と、前記対象コード（１０）の中の前記比較できるポイントにおいて比較するステップとを特徴とする方法。
2. 前記ステップ（ａ）は、前記対象プロセッサ（１２）上において前記対象コード（１０）を実行することを、前記エミュレータ（３０ａ）を介した前記対象コード（１０）の中の前記比較できるポイントまで行い、エミュレートされた機械状態を提供することを含み、前記ステップ（ｂ）は、前記対象プロセッサ（１２）上においてネイティブで前記対象コード（１０）を実行することを、前記対象コード（１０）の中の同一の比較できるポイントまで行い、ネイティブの機械状態を提供することを含み、前記ステップ（ｃ）は、前記対象コード（１０）の中のすべての比較できるポイントにおいて、前記エミュレートされた機械状態を前記ネイティブの機械状態と比較することを含む請求項１に記載の方法。
3. 前記ステップ（ｂ）を実行するのに先立って前記ステップ（ａ）を実行することを含む請求項２に記載の方法。
4. 前記ステップ（ａ）は、前記対象プロセッサ（１２）のエミュレートされたイメージ、および／または前記対象プロセッサ（１２）に関連するメモリ（１８）のエミュレートされたイメージを提供することを含み、前記ステップ（ｂ）は、前記プログラムコードの前記ネイティブの実行後における前記対象プロセッサ（１２）のネイティブのイメージ、および／または前記プログラムコードの前記ネイティブの実行後における、前記対象プロセッサ（１２）に関連する前記メモリ（１８）のネイティブのイメージを提供することを含み、前記ステップ（ｃ）は、前記対象プロセッサ（１２）の前記エミュレートされたイメージを前記対象プロセッサ（１２）の前記ネイティブのイメージと比較すること、および／または前記メモリ（１８）の前記エミュレートされたイメージを前記メモリ（１８）の前記ネイティブのイメージと比較することを含む請求項２または３に記載の方法。
5. 前記ステップ（ａ）は、前記メモリ（１８）に関する読み込み／格納バッファ（１２１）内で前記メモリ（１８）の前記エミュレートされたイメージを提供して、前記メモリ（１８）が、前記エミュレータ（３０ａ）を介して前記対象コード（１０）を実行することによって影響を受けないようにすることを含む請求項４に記載の方法。
6. 前記対象プロセッサ（１２）の前記エミュレートされたイメージは、１つまたは複数のレジスタ（１４）のイメージを含む請求項４または５に記載の方法。
7. 前記対象プロセッサ（１２）の前記エミュレートされたイメージは、１つまたは複数の条件コードフラグのイメージを含む請求項４、５、または６に記載の方法。
8. 前記対象コード（１０）をネイティブで実行すること、および前記エミュレータ（３０ａ）を介して実行することの両方を前記対象プロセッサ（１２）の単一のプロセスイメージ内で行うことを含む請求項１から７のいずれかに記載の方法。
9. 前記単一のプロセスイメージ内のコンテキストである、少なくとも、前記エミュレータ（３０ａ）を介した前記対象コード（１０）の実行のためのエミュレーションコンテキストと、前記対象プロセッサ（１２）上におけるネイティブでの前記対象コード（１０）の実行のためのネイティブコンテキストの間でコンテキスト切り替えを実行するステップを含む請求項８に記載の方法。
10. 前記対象プロセッサ（１２）上で前記エミュレータ（３０ａ）を実行するためのエミュレーションコンテキストと、前記対象プロセッサ（１２）上で前記エミュレータ（３０ａ）によって生成された目標コード（２０）を実行するための目標実行コンテキストと、前記対象コード（１０）が前記対象プロセッサ（１２）内部においてネイティブで実行される対象ネイティブコンテキストとの間で選択的に切り替えを行うことを含む請求項８または９に記載の方法。
11. 前記ネイティブコンテキストと前記エミュレーションコンテキストはともに、前記対象コード（１０）の単一のイメージを使用する請求項９または１０に記載の方法。
12. 前記対象コード（１０）の中の前記比較できるポイントの１つをそれぞれが含む複数のブロックに前記対象コード（１０）を分割すること、
    前記ブロックの１つを実行すること、および
    前記１つのブロックの実行からもたらされた機械状態を比較することを含む請求項１から１１のいずれかに記載の方法。
13. ２つ以上の検証モードの間で選択を行い、前記選択された検証モードに応じた前記複数のブロックに前記対象コード（１０）を分割することを含む請求項１２に記載の方法。
14. 前記対象コード（１０）を複数のブロックに分割し、前記複数のブロックのそれぞれに関して前記実行するステップおよび前記比較するステップを繰り返すことを含む請求項１２または１３に記載の方法。
15. 各ブロックは、
    （ａ）対象コード（１０）の単一の命令と、
    （ｂ）固有エントリ命令から固有エグジット命令までの命令シーケンスを含む基本ブロックと、
    （ｃ）複数の前記基本ブロックを含むグループブロックのいずれか１つを含む請求項１２、１３、または１４に記載の方法。
16. 前記対象コード（１０）の大きいセグメントを、対象コード（１０）の前記大きいセグメントからの１つまたは複数の命令をそれぞれが含む複数のより小さいブロックに分割するステップと、
    前記複数のブロックのなかの連続した近隣ブロックの各ペア間のブロック境界において検証比較を実行するステップとを含むいずれかの前記請求項に記載の方法。
17. 前記プロセッサの制御が前記エミュレータ（３０ａ）にあるエミュレーションコンテキストにおいて前記対象プロセッサ（１２）を提供し、現行のブロックＢＢｎに対してプログラムコード変換を実行して、変換済みの目標コード（２０）の対応するブロックを生成し、対象コード（１０）の直前の先行するブロックＢＢｎ−１にリターンジャンプをパッチするステップと、
    コンテキスト切り替えルーチンを実行して対象ネイティブコンテキストに入り、対象コード（１０）の前記直前の先行するブロックＢＢｎ−１を前記対象プロセッサ（１２）によって実行して、前記実行するステップが前記リターンジャンプで終了するようにするステップと、
    コンテキスト切り替えルーチンを実行して前記エミュレーションコンテキストに戻り、前記直前の先行するブロックＢＢｎ−１の実行後における前記対象プロセッサ（１２）を表すネイティブの機械状態を、前記直前の先行するブロックＢＢｎ−１の実行後における、前記エミュレータ（３０ａ）によって保持される前記対象プロセッサ（１２）の仮想モデルを表すエミュレートされた機械状態と比較することにより、前記検証比較を実行するステップと、
    目標実行コンテキストへのコンテキスト切り替えを実行し、前記エミュレータ（３０ａ）によって保持される前記対象プロセッサ（１２）の前記仮想モデル内で、対象コード（１０）の前記現行のブロックＢＢｎに対応する前記目標コード（２０）の実行をモデル化して、前記現行のブロックＢＢｎの終りを表す機械状態に前記仮想モデルを置くステップと、
    前記検証比較が前記プログラムコード変換における誤りを明らかにしない限り、前記複数のブロックのなかのそれぞれの後続ブロックに関して以上のステップを繰り返すステップとを含む請求項１６に記載の方法。
18. 前記直前の先行するブロックＢＢｎ−１を復元して前記リターンジャンプを削除することをさらに含む請求項１７に記載の方法。
19. 前記対象コード（１０）のブロックを選択するステップと、
    前記エミュレータ（３０ａ）を介して前記対象プロセッサ（１２）上で対象コード（１０）の前記ブロックを実行するステップと、
    対象コード（１０）の前記ブロックにリターンジャンプを付加し、対象コード（１０）の前記ブロックを前記対象プロセッサ（１２）上においてネイティブで実行して、前記リターンジャンプで終了させ、前記リターンジャンプが前記プロセッサの制御を前記エミュレータ（３０ａ）に戻すようにするステップとをさらに含むいずれかの前記請求項に記載の方法。
20. プログラムコード変換を検証する方法であって、
    対象プロセッサ（１２）上で実行されるエミュレータ（３０ａ）を介して対象コード（１０）の目標コード（２０）へのプログラムコード変換を実行し、前記目標コード（２０）を実行して、前記対象プロセッサ（１２）に関連する読み込み／格納バッファ（１２１）の中に格納されるエミュレートされた機械状態を提供するステップと、
    前記対象プロセッサ（１２）上で直接に前記対象コード（１０）を実行して、前記対象プロセッサ（１２）に関連するメモリ（１８）の中に格納されるネイティブの機械状態を提供するステップと、
    前記読み込み／格納バッファ（１２１）の中に含まれる前記エミュレートされた機械状態を前記メモリ（１８）の中に含まれる前記ネイティブの機械状態と比較して、前記プログラムコード変換を検証するステップとを含む方法。
21. 前記メモリ（１８）に対する前記対象プロセッサ（１２）からの読み込み要求および格納要求を読み込み／格納バッファ（１２１）の中に入れることにより、前記対象プロセッサ（１２）に関連する前記メモリ（１８）に対する前記エミュレータ（３０ａ）によるアクセスを選択的に阻止することをさらに含む請求項２０に記載の方法。
22. 前記目標コード（２０）を実行する場合に、前記メモリ（１８）へのアクセスを選択的に阻止して、前記読み込み／格納バッファ（１２１）内でエミュレートされたメモリ（１８）イメージが提供されるようにすることを含む請求項２１に記載の方法。
23. 前記対象プロセッサ（１２）上で実行される前記エミュレータ（３０ａ）によって実行された前記プログラムコード変換が検証された後、前記対象プロセッサ（１２）上で実行される前記エミュレータ（３０ａ）を介した前記対象コード（１０）の実行を、目標プロセッサ（２２）上で実行される第２のエミュレータ（３０ｂ）を介した前記対象コード（１０）の実行と比較するステップをさらに含むいずれかの前記請求項に記載の方法。
24. 前記対象プロセッサ（１２）として第１のホストプロセッサを提供すること、および前記目標プロセッサ（２２）として第２のホストプロセッサを提供することを含む請求項２３に記載の方法。
25. 前記対象コード（１０）は、前記対象プロセッサ（１２）上においてネイティブで実行可能であるが、前記目標プロセッサ（２２）上においてはネイティブで実行可能でない請求項２３または２４に記載の方法。
26. プログラムコード変換を検証する方法であって、
    対象プロセッサ（１２）上におけるネイティブでの対象コード（１０）の実行を、第１のエミュレータ（３０ａ）を介した前記対象プロセッサ（１２）上における前記対象コード（１０）の実行に対してまず比較し、前記第１のエミュレータ（３０ａ）によって実行されたプログラムコード変換を検証するステップと、
    前記第１のエミュレータ（３０ａ）によって実行されたプログラムコード変換が検証された後、前記対象プロセッサ（１２）上で実行される前記第１のエミュレータ（３０ａ）を介した対象コード（１０）の実行を、目標プロセッサ（２２）上で実行される第２のエミュレータ（３０ｂ）を介した前記対象コード（１０）の実行と次に比較して、前記第１のエミュレータ（３０ａ）によって実行された前記検証済みのプログラムコード変換を使用して、前記第２のエミュレータ（３０ｂ）によって実行されたプログラムコード変換を検証するステップとを含む方法。
27. 前記第１のエミュレータ（３０ａ）において前記対象プロセッサ（１２）の第１の仮想モデルを提供すること、および前記第１の仮想モデルを前記対象プロセッサ（１２）と比較することを含む、前記対象コード（１０）の第１のプログラムコード変換を実行するステップと、
    前記第２のエミュレータ（３０ｂ）において前記対象プロセッサ（１２）の第２の仮想モデルを提供すること、および前記第１のエミュレータ（３０ａ）における前記第１の仮想モデルを、前記第２のエミュレータ（３０ｂ）における前記第２の仮想モデルと比較することを含む、前記対象コード（１０）の第２のプログラムコード変換を実行するステップとを含む請求項２６に記載の方法。
28. 前記第１のエミュレータ（３０ａ）から前記第２のエミュレータ（３０ｂ）への単一方向通信を提供することを含む請求項２７に記載の方法。
29. 前記第１のエミュレータ（３０ａ）から前記第２のエミュレータ（３０ｂ）に初期状態情報を送ることにより、前記第１の仮想モデルと前記第２の仮想モデルを同期させるステップと、
    前記対象コード（１０）を複数のブロックに分割するステップと、
    対象コード（１０）の各ブロックに関して、前記第１のエミュレータ（３０ａ）を介して対象コード（１０）の前記ブロックを実行し、対象機械状態データのセット、および非決定論的な値を前記第２のエミュレータ（３０ｂ）に提供するステップと、
    前記非決定論的な値を代入し、目標機械状態データのセットを与えて前記第２のエミュレータ（３０ｂ）において対象コード（１０）の前記ブロックを実行するステップと、
    前記対象機械状態データを前記目標機械状態データと比較して、相違が検出された場合、誤りを報告し、相違が検出されなかった場合、対象コード（１０）の次のブロックに関して前記プロセスを繰り返すステップとを含む請求項２７または２８に記載の方法。
30. プログラムコード変換を検証する方法であって、
    （ａ）少なくとも１つの命令をそれぞれが含む複数のブロックに対象コード（１０）を分割するステップと、
    （ｂ）第１のエミュレータ（３０ａ）を介して対象プロセッサ（１２）上で対象コード（１０）の前記１つのブロックを実行するステップと、
    （ｃ）対象プロセッサ（１２）上におけるネイティブでの対象コード（１０）の前記１つのブロックの実行を、前記第１のエミュレータ（３０ａ）を介した前記対象プロセッサ（１２）上における前記対象コード（１０）の前記１つのブロックの前記実行と比較して、前記第１のエミュレータ（３０ａ）によって実行された対象コード（１０）の前記ブロックのプログラムコード変換を検証するステップと、
    （ｄ）目標プロセッサ（２２）上で実行される第２のエミュレータ（３０ｂ）を介した対象コード（１０）の同一の１つのブロックの実行を、前記対象プロセッサ（１２）上で実行される前記第１のエミュレータ（３０ａ）を介した対象コード（１０）の前記１つのブロックの前記既に検証済みの実行と比較して、前記第２のエミュレータ（３０ｂ）によって実行された対象コード（１０）の前記１つのブロックのプログラムコード変換を検証するステップと、
    （ｅ）前記第２のエミュレータ（３０ｂ）によって実行されたプログラムコード変換が、前記対象コード（１０）のすべてのブロックに関して検証されるまで、前記対象コード（１０）のすべてのブロックに関してステップ（ｂ）〜（ｄ）を繰り返すステップとを含む方法。
31. 前記対象コード（１０）は、対象コード（１０）の各ブロックが単一の命令を含むように最初に分割される請求項３０に記載の方法。
32. 前記第２のエミュレータ（３０ｂ）によって実行されたプログラムコード変換が、単一の命令を含む対象コード（１０）のすべてのブロックに関して検証された後、それぞれが固有エントリ命令から固有エグジット命令までの命令シーケンスを含む基本ブロックである複数の新たなブロックに前記対象コード（１０）を再分割することにより、ステップ（ａ）を繰り返すこと、および
    各基本ブロックに関してステップ（ｂ）〜（ｅ）を繰り返して、対象コード（１０）のすべての基本ブロックに関して、前記第２のエミュレータ（３０ｂ）によって実行されたプログラムコード変換を検証することをさらに含む請求項３１に記載の方法。
33. 前記第２のエミュレータ（３０ｂ）によって実行されたプログラムコード変換が、対象コード（１０）のすべての基本ブロックに関して検証された後、複数の基本ブロックをそれぞれが含む複数のグループブロックに前記対象コード（１０）を再分割することにより、ステップ（ａ）を繰り返すこと、および
    各グループブロックに関してステップ（ｂ）から（ｅ）までを繰り返して、対象コード（１０）のすべてのグループブロックに関して、前記第２のエミュレータ（３０ｂ）によって実行されたプログラムコード変換を検証することをさらに含む請求項３２に記載の方法。
34. 請求項１から３３のいずれかに記載の方法を実行するためにコンピュータによって実行可能なコンピュータ可読コードの形態で存在するエミュレータソフトウェアを有するコンピュータ可読記憶媒体。
35. プロセッサ（１２、２２）と、
    請求項１から３３のいずれかに記載の方法を実行するためのエミュレータコード（３０）とを組み合わせで含むエミュレータ装置。