JPH0426782B2 - - Google Patents
Info
- Publication number
- JPH0426782B2 JPH0426782B2 JP63155739A JP15573988A JPH0426782B2 JP H0426782 B2 JPH0426782 B2 JP H0426782B2 JP 63155739 A JP63155739 A JP 63155739A JP 15573988 A JP15573988 A JP 15573988A JP H0426782 B2 JPH0426782 B2 JP H0426782B2
- Authority
- JP
- Japan
- Prior art keywords
- gold paste
- insulating substrate
- bonding pad
- pad portion
- thermal print
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 36
- 239000010931 gold Substances 0.000 claims description 35
- 229910052737 gold Inorganic materials 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 9
- 239000002344 surface layer Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 5
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/85444—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
この発明は、サーマルプリントヘツド等に適用
される、金ペーストにより導体パターンを形成す
る印刷回路基板に関する。
される、金ペーストにより導体パターンを形成す
る印刷回路基板に関する。
(ロ) 従来の技術
金ペーストにより導体パターンを形成する印刷
回路基板技術は、例えば厚膜形サーマルプリント
ヘツドに適用される。厚膜形サーマルプリントヘ
ツドは、絶縁基板上に金ペーストを印刷焼成し
て、共通電極、個別電極、その他配線用の導体パ
ターンが形成される。また、前記絶縁基板上に
は、前記共通電極、個別電極を跨ぐように厚膜抵
抗体が形成される。さらに、前記絶縁基板上に
は、駆動用のICチツプがボンデイングされ、前
記個別電極のボンデイングパツド部とこのICチ
ツプのボンデイングパツド（及び配線用の導体パ
ターンのボンデイングパツド部及びICチツプの
ボンデイングパツド）が、金ワイヤにより接続
（ワイヤボンデイング）される。
回路基板技術は、例えば厚膜形サーマルプリント
ヘツドに適用される。厚膜形サーマルプリントヘ
ツドは、絶縁基板上に金ペーストを印刷焼成し
て、共通電極、個別電極、その他配線用の導体パ
ターンが形成される。また、前記絶縁基板上に
は、前記共通電極、個別電極を跨ぐように厚膜抵
抗体が形成される。さらに、前記絶縁基板上に
は、駆動用のICチツプがボンデイングされ、前
記個別電極のボンデイングパツド部とこのICチ
ツプのボンデイングパツド（及び配線用の導体パ
ターンのボンデイングパツド部及びICチツプの
ボンデイングパツド）が、金ワイヤにより接続
（ワイヤボンデイング）される。
(ハ) 発明が解決しようとする課題
上記金ペーストには、有機金ペースト（例えば
メタルオーガニツクペースト等）と無機金ペース
ト（例えばガラスフリツトペースト等）とが知ら
れているが、厚膜形サーマルプリントヘツドの場
合には有機金ペーストが使用されていることが多
い。
メタルオーガニツクペースト等）と無機金ペース
ト（例えばガラスフリツトペースト等）とが知ら
れているが、厚膜形サーマルプリントヘツドの場
合には有機金ペーストが使用されていることが多
い。
第４図は、サーマルプリントヘツドに有機金ペ
ーストMo、無機金ペーストGfを用いた場合を比
較して、投入電力と印字濃度との関係を示す図で
ある。この図からも明らかなように、有機金ペー
ストMoの場合には、抵抗体からリードパターン
への熱拡散が少ないため低い投入電力でより高い
印字濃度が得られる。以上の点より、有機金ペー
ストが多用されているのである。
ーストMo、無機金ペーストGfを用いた場合を比
較して、投入電力と印字濃度との関係を示す図で
ある。この図からも明らかなように、有機金ペー
ストMoの場合には、抵抗体からリードパターン
への熱拡散が少ないため低い投入電力でより高い
印字濃度が得られる。以上の点より、有機金ペー
ストが多用されているのである。
しかしながら、さらに省エネルギ性を高めるた
め、導体パターンを薄くすると、ワイヤボンデイ
ングが低温度では行いにくくなる。第５図は、有
機金ペーストMo1，Mo2と無機金ペーストGf1，
Gf2とを比較して、絶縁基板温度に対するワイヤ
ボンデイング強度を示しているが、２種類の有機
金ペーストMo1，Mo2はいずれの場合でも無機金
ペーストGf1，Gf2の場合よりも、低温でのワイ
ヤボンデイング強度が低い。従つて、安定にワイ
ヤボンデイングを行うためには、有機金ペースト
の場合には、絶縁基板全体を高温加熱してワイヤ
を圧着しなければならない。
め、導体パターンを薄くすると、ワイヤボンデイ
ングが低温度では行いにくくなる。第５図は、有
機金ペーストMo1，Mo2と無機金ペーストGf1，
Gf2とを比較して、絶縁基板温度に対するワイヤ
ボンデイング強度を示しているが、２種類の有機
金ペーストMo1，Mo2はいずれの場合でも無機金
ペーストGf1，Gf2の場合よりも、低温でのワイ
ヤボンデイング強度が低い。従つて、安定にワイ
ヤボンデイングを行うためには、有機金ペースト
の場合には、絶縁基板全体を高温加熱してワイヤ
を圧着しなければならない。
上記不都合を解決するためには、局部多層印刷
を行うことにより、ワイヤボンデイングパツド部
の有機金膜厚を増加させる事も考えられるが、コ
ストが上昇するという新たな問題が生じる。
を行うことにより、ワイヤボンデイングパツド部
の有機金膜厚を増加させる事も考えられるが、コ
ストが上昇するという新たな問題が生じる。
この発明は上記に鑑みなされたもので、省エネ
ルギ性を損なうことなく、ワイヤボンデイングを
行い易くする印刷回路基板の提供を目的としてい
る。
ルギ性を損なうことなく、ワイヤボンデイングを
行い易くする印刷回路基板の提供を目的としてい
る。
(ニ) 課題を解決するための手段及び作用
上記課題を解決するため、この発明の印刷回路
基板は、絶縁基板上に、有機金ペーストよりなる
導体パターンを形成してなるものにおいて、前記
導体パターンのボンデイングパツド部の少なくと
も表層は無機金ペーストよりなることを特徴とし
ている。無機金ペーストは、第５図にも示すよう
に低温でのワイヤボンデイング性が向上できる
し、導体パターンのボンデイングパツド部以外の
部分は、従来と同様有機金ペーストで形成されて
いるから、省エネルギ性を損なうこともない。
基板は、絶縁基板上に、有機金ペーストよりなる
導体パターンを形成してなるものにおいて、前記
導体パターンのボンデイングパツド部の少なくと
も表層は無機金ペーストよりなることを特徴とし
ている。無機金ペーストは、第５図にも示すよう
に低温でのワイヤボンデイング性が向上できる
し、導体パターンのボンデイングパツド部以外の
部分は、従来と同様有機金ペーストで形成されて
いるから、省エネルギ性を損なうこともない。
(ホ) 実施例
この発明の一実施例を第１図乃至第３図に基づ
いて以下に説明する。
いて以下に説明する。
この実施例は、この発明を厚膜形サーマルプリ
ントヘツド１に適用したものであり、第１図及び
第２図は、それぞれ同じサーマルプリントヘツド
１の要部平面図及び要部断面図である。
ントヘツド１に適用したものであり、第１図及び
第２図は、それぞれ同じサーマルプリントヘツド
１の要部平面図及び要部断面図である。
２は、アルミナセラミツク等よりなる絶縁基板
である。この絶縁基板２表面２ａには、有機金ペ
ーストを印刷焼成してなる共通電極３、及び個別
電極４，…，４が形成される。共通電極３は、絶
縁基板２の縁部２ｂに沿つて形成され、一定間隔
で突出部３ａ，…，３ａが櫛歯状に突出してい
る。
である。この絶縁基板２表面２ａには、有機金ペ
ーストを印刷焼成してなる共通電極３、及び個別
電極４，…，４が形成される。共通電極３は、絶
縁基板２の縁部２ｂに沿つて形成され、一定間隔
で突出部３ａ，…，３ａが櫛歯状に突出してい
る。
一方、個別電極４の先端部４ａは、突出部３
ａ，３ａ間に位置し、また、末端部はボンデイン
グパツド部４ｂとされる。ボンデイングパツド部
４ｂ上には、無機金ペースト層５が形成される。
ａ，３ａ間に位置し、また、末端部はボンデイン
グパツド部４ｂとされる。ボンデイングパツド部
４ｂ上には、無機金ペースト層５が形成される。
共通電極突出部３ａ、個別電極先端部４ａ上に
は、両者に跨がるように、酸化ルテニウム等より
なる厚膜発熱抵抗体６が形成される。この発熱抵
抗体６の、共通電極突出部３ａ，３ａ間に挟まれ
る部分６ａが、１ドツトに対応する。
は、両者に跨がるように、酸化ルテニウム等より
なる厚膜発熱抵抗体６が形成される。この発熱抵
抗体６の、共通電極突出部３ａ，３ａ間に挟まれ
る部分６ａが、１ドツトに対応する。
絶縁基板２上には、発熱抵抗体６に電圧が印加
して駆動するためのICチツプ７が設けられてい
る。ICチツプ７のボンデイングパツド７ａ，…，
７ａと対応する個別電極ボンデイングパツド部４
ｂ，…，４ｂとは、それぞれ金線８でワイヤボン
デイングされる。個別電極ボンデイングパツド部
４ｂは、無機金ペーストよりなる導体層５で覆わ
れているから、低温でも確実にワイヤボンデイン
グを行うことができる。
して駆動するためのICチツプ７が設けられてい
る。ICチツプ７のボンデイングパツド７ａ，…，
７ａと対応する個別電極ボンデイングパツド部４
ｂ，…，４ｂとは、それぞれ金線８でワイヤボン
デイングされる。個別電極ボンデイングパツド部
４ｂは、無機金ペーストよりなる導体層５で覆わ
れているから、低温でも確実にワイヤボンデイン
グを行うことができる。
なお、絶縁基板２上には、グレーズ層が形成さ
れているが、第１図及び第２図ではこれを省略し
ている。
れているが、第１図及び第２図ではこれを省略し
ている。
第３図は、この実施例サーマルプリントヘツド
１′の変形例を示す断面図である。この変形例で
は、個別電極４のボンデイングパツド部４ｂ全体
が、無機金ペースト層９により形成されている点
が第１図の場合と相違する。
１′の変形例を示す断面図である。この変形例で
は、個別電極４のボンデイングパツド部４ｂ全体
が、無機金ペースト層９により形成されている点
が第１図の場合と相違する。
上記実施例は、厚膜形サーマルプリントヘツド
について説明しているが、この発明の適用範囲は
これに限定されるものではない。
について説明しているが、この発明の適用範囲は
これに限定されるものではない。
(ヘ) 発明の効果
以上説明したように、この発明の印刷回路基板
は、有機金ペーストよりなる導体パターンのボン
デイングパツド部の、少なくとも表層は無機金ペ
ーストよりなることを特徴としているから、省エ
ネルギ性を損なうことなく、ワイヤボンデイング
性を向上できる利点を有する。特に、低温でのワ
イヤボンデイングが可能となり、異種材料（例え
ばガラスエポキシ材）との間での組合せワイヤボ
ンデイングが可能となる。
は、有機金ペーストよりなる導体パターンのボン
デイングパツド部の、少なくとも表層は無機金ペ
ーストよりなることを特徴としているから、省エ
ネルギ性を損なうことなく、ワイヤボンデイング
性を向上できる利点を有する。特に、低温でのワ
イヤボンデイングが可能となり、異種材料（例え
ばガラスエポキシ材）との間での組合せワイヤボ
ンデイングが可能となる。
第１図は、この発明の一実施例に係る厚膜形サ
ーマルプリントヘツドの要部断面図、第２図は、
同厚膜形サーマルプリントヘツドの要部平面図、
第３図は、同厚膜形サーマルプリントヘツドの変
形例を示す要部断面図、第４図は、有機金ペース
トと無機金ペーストとをサーマルプリントヘツド
に適用した場合の投入電力と印字濃度との関係を
比較して示す図、第５図は、有機金ペーストと無
機金ペーストのワイヤボンデイング温度と基板温
度との関係を比較して示す図である。 ２：絶縁基板、３：共通電極、４：個別電極、
５：無機金ペースト層、４ｂ：ボンデイングパツ
ド部。
ーマルプリントヘツドの要部断面図、第２図は、
同厚膜形サーマルプリントヘツドの要部平面図、
第３図は、同厚膜形サーマルプリントヘツドの変
形例を示す要部断面図、第４図は、有機金ペース
トと無機金ペーストとをサーマルプリントヘツド
に適用した場合の投入電力と印字濃度との関係を
比較して示す図、第５図は、有機金ペーストと無
機金ペーストのワイヤボンデイング温度と基板温
度との関係を比較して示す図である。 ２：絶縁基板、３：共通電極、４：個別電極、
５：無機金ペースト層、４ｂ：ボンデイングパツ
ド部。
Claims (1)
- 【特許請求の範囲】 １ 絶縁基板上に、有機金ペーストよりなる導体
パターンを形成してなる印刷回路基板において、 前記導体パターンのボンデイングパツド部の少
なくとも表層が無機金ペーストよりなることを特
徴とする印刷回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63155739A JPH01321644A (ja) | 1988-06-23 | 1988-06-23 | 印刷回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63155739A JPH01321644A (ja) | 1988-06-23 | 1988-06-23 | 印刷回路基板 |
Related Child Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5331897A Division JPH06293149A (ja) | 1993-12-27 | 1993-12-27 | 熱印字用印刷回路基板 |
| JP5331896A Division JPH06293151A (ja) | 1993-12-27 | 1993-12-27 | 熱印字用印刷回路基板 |
| JP5331895A Division JP2667787B2 (ja) | 1993-12-27 | 1993-12-27 | サーマルプリントヘッド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01321644A JPH01321644A (ja) | 1989-12-27 |
| JPH0426782B2 true JPH0426782B2 (ja) | 1992-05-08 |
Family
ID=15612382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63155739A Granted JPH01321644A (ja) | 1988-06-23 | 1988-06-23 | 印刷回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01321644A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5876286A (ja) * | 1981-10-31 | 1983-05-09 | Mitsubishi Electric Corp | サ−マルヘツド |
-
1988
- 1988-06-23 JP JP63155739A patent/JPH01321644A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5876286A (ja) * | 1981-10-31 | 1983-05-09 | Mitsubishi Electric Corp | サ−マルヘツド |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01321644A (ja) | 1989-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7616223B2 (en) | Thermal printhead | |
| US6469724B1 (en) | Thick-film thermal print head and its manufacturing method | |
| JPH0426782B2 (ja) | ||
| JP2667787B2 (ja) | サーマルプリントヘッド | |
| JP2001232838A (ja) | サーマルプリントヘッドおよびその製造方法 | |
| JPH06293149A (ja) | 熱印字用印刷回路基板 | |
| JPH06293151A (ja) | 熱印字用印刷回路基板 | |
| JP3819640B2 (ja) | サーマルプリントヘッド | |
| JP2530931Y2 (ja) | サーマルヘッド | |
| JP2633701B2 (ja) | サーマルヘッド | |
| JPH07329329A (ja) | 熱印字用基板 | |
| JPH08310028A (ja) | サーマルヘッド | |
| JP2602608Y2 (ja) | サーマルヘッド | |
| JP3114790B2 (ja) | サーマルヘッド | |
| JP3320151B2 (ja) | サーマルプリントヘッド | |
| JP2832977B2 (ja) | サーマルヘッドおよびその製造方法 | |
| JP3476961B2 (ja) | サーマルヘッド | |
| JP3476921B2 (ja) | サーマルヘッド | |
| JP2023084582A (ja) | サーマルプリントヘッドの製造方法、サーマルプリントヘッドおよびサーマルプリンタ | |
| JPS61139453A (ja) | サ−マルヘツド | |
| JPH02305654A (ja) | サーマルヘッド | |
| JP2023121941A (ja) | サーマルプリントヘッド | |
| JPH04241962A (ja) | サーマルヘッドの製造方法 | |
| JPS6319358B2 (ja) | ||
| JPH06218969A (ja) | サーマルヘッド基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090508 Year of fee payment: 17 |