JPH04262548A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04262548A JPH04262548A JP2251791A JP2251791A JPH04262548A JP H04262548 A JPH04262548 A JP H04262548A JP 2251791 A JP2251791 A JP 2251791A JP 2251791 A JP2251791 A JP 2251791A JP H04262548 A JPH04262548 A JP H04262548A
- Authority
- JP
- Japan
- Prior art keywords
- holes
- diameter
- hole
- pads
- abnormality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000005259 measurement Methods 0.000 claims description 6
- 230000005856 abnormality Effects 0.000 abstract description 7
- 239000011229 interlayer Substances 0.000 abstract description 5
- 239000010410 layer Substances 0.000 abstract description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052782 aluminium Inorganic materials 0.000 abstract description 4
- 230000035945 sensitivity Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000000700 radioactive tracer Substances 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
スルーホールのコンタクト抵抗をチェックする回路を有
する半導体装置に関する。
スルーホールのコンタクト抵抗をチェックする回路を有
する半導体装置に関する。
【０００２】
【従来の技術】従来の半導体装置には、半導体チップ内
で使われているのと同じ大きさのスルーホールを数十個
程度直列に接続して抵抗値をチェックできる回路パター
ンが形成されている。このチェック回路は通常チップの
活性領域からはずれた部分に、独立したパターンとして
設けられており、抜取り検査で、測定探針をパターンに
接触させてコンタクト抵抗が測定される。
で使われているのと同じ大きさのスルーホールを数十個
程度直列に接続して抵抗値をチェックできる回路パター
ンが形成されている。このチェック回路は通常チップの
活性領域からはずれた部分に、独立したパターンとして
設けられており、抜取り検査で、測定探針をパターンに
接触させてコンタクト抵抗が測定される。
【０００３】この回路パターンを製造工程内でチェック
することで、製造条件の管理や不良ウェハーの早期発見
や、除去を行なっている。
することで、製造条件の管理や不良ウェハーの早期発見
や、除去を行なっている。
【０００４】
【発明が解決しようとする課題】上述した従来の半導体
装置は、スルーホールチェック回路にチップ内で使われ
ているのと同じ大きさのスルーホールが形成されている
ため、チェックできるスルーホールの数が不足で検出感
度が低い点を除けば、エッチング不足による層間絶縁膜
残りのような初期的不具合は発見できる。
装置は、スルーホールチェック回路にチップ内で使われ
ているのと同じ大きさのスルーホールが形成されている
ため、チェックできるスルーホールの数が不足で検出感
度が低い点を除けば、エッチング不足による層間絶縁膜
残りのような初期的不具合は発見できる。
【０００５】しかしながら、エッチング条件のばらつき
でスルーホールが局部的にしか導通していない場合や、
エッチング中の再付着や汚染等によりバリアが出来、電
流を流すことでバリアが破れ導通するような場合には従
来のチェック回路では異常が検出されにくい。特にこれ
らの場合は、初期的には導通がとれても市場で使用され
ているうちに劣化し、スルーホールのコンタクトがオー
プンになることがあり、製造条件へのフィードバックが
できないという問題点があった。
でスルーホールが局部的にしか導通していない場合や、
エッチング中の再付着や汚染等によりバリアが出来、電
流を流すことでバリアが破れ導通するような場合には従
来のチェック回路では異常が検出されにくい。特にこれ
らの場合は、初期的には導通がとれても市場で使用され
ているうちに劣化し、スルーホールのコンタクトがオー
プンになることがあり、製造条件へのフィードバックが
できないという問題点があった。
【０００６】
【課題を解決するための手段】本発明の半導体装置は、
半導体チップの活性領域内に設けたスルーホールの口径
より小さな口径のスルーホールを含む異なる口径のスル
ーホールを前記半導体チップの活性領域外に複数直列に
接続して設けた抵抗値測定用チェック回路を備えて構成
される。
半導体チップの活性領域内に設けたスルーホールの口径
より小さな口径のスルーホールを含む異なる口径のスル
ーホールを前記半導体チップの活性領域外に複数直列に
接続して設けた抵抗値測定用チェック回路を備えて構成
される。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００８】図１（ａ），（ｂ）は本発明の第１の実施
例を示すレイアウト図及びＡ−Ａ′線断面図である。
例を示すレイアウト図及びＡ−Ａ′線断面図である。
【０００９】図１（ａ），（ｂ）に示すように、半導体
基板１０の上に設けた絶縁膜１１の上にアルミニウム層
を堆積してパターニングし、測定用パッド４，５及び補
助パッド６，７並びに下層の配線９を形成する。次に、
全面に層間絶縁膜１２を設けてパターニングし、層間絶
縁膜１２を選択的にエッチングして測定用パッド４，５
及び補助パッド６，７上の開口部並びに配線９上の口径
２μｍのスルーホール１，口径１．６μｍのスルーホー
ル２，口径１．２μｍのスルーホール３の夫々を形成す
る。次に、スルーホール１，２，３を含む表面にアルミ
ニウム層を堆積してパターニングしスルーホール１，２
，３の配線９と接続する上層の配線８を設ける。尚、チ
ップ内で使われている最小スルーホールの口径は２μｍ
である。抵抗値チェックには測定用パッド４，５が用い
られるが、異常が発見された場合には、途中同じ大きさ
のスルーホール列毎に設けてある補助パッド６，７を使
って、どの大きさのスルーホールで異常になったかがわ
かる様になっている。
基板１０の上に設けた絶縁膜１１の上にアルミニウム層
を堆積してパターニングし、測定用パッド４，５及び補
助パッド６，７並びに下層の配線９を形成する。次に、
全面に層間絶縁膜１２を設けてパターニングし、層間絶
縁膜１２を選択的にエッチングして測定用パッド４，５
及び補助パッド６，７上の開口部並びに配線９上の口径
２μｍのスルーホール１，口径１．６μｍのスルーホー
ル２，口径１．２μｍのスルーホール３の夫々を形成す
る。次に、スルーホール１，２，３を含む表面にアルミ
ニウム層を堆積してパターニングしスルーホール１，２
，３の配線９と接続する上層の配線８を設ける。尚、チ
ップ内で使われている最小スルーホールの口径は２μｍ
である。抵抗値チェックには測定用パッド４，５が用い
られるが、異常が発見された場合には、途中同じ大きさ
のスルーホール列毎に設けてある補助パッド６，７を使
って、どの大きさのスルーホールで異常になったかがわ
かる様になっている。
【００１０】図２は本発明の第２の実施例を示すレイア
ウト図である。
ウト図である。
【００１１】図２に示すように、空きボンディングパッ
ド１３と隣接するボンディングパッド１４との間にチェ
ック回路を設けた以外は第１の実施例と同様の構成を有
しており、チップの電気測定時でのスルーホールチェッ
クが可能となるという利点を有する。通常、探針でのチ
ェックでは、カーブ・トレーサーを用いることが多いが
、印加電圧を下げて測定したいときには不便である。 本実施例ではテスターでの測定が可能なため、印加電圧
を下げてバリア性のあるスルーホールを見つけ易くなり
、さらに、データ数も探針での手動作業に比べれば、ず
っと多くとることができる。
ド１３と隣接するボンディングパッド１４との間にチェ
ック回路を設けた以外は第１の実施例と同様の構成を有
しており、チップの電気測定時でのスルーホールチェッ
クが可能となるという利点を有する。通常、探針でのチ
ェックでは、カーブ・トレーサーを用いることが多いが
、印加電圧を下げて測定したいときには不便である。 本実施例ではテスターでの測定が可能なため、印加電圧
を下げてバリア性のあるスルーホールを見つけ易くなり
、さらに、データ数も探針での手動作業に比べれば、ず
っと多くとることができる。
【００１２】
【発明の効果】以上説明したように、本発明は半導体チ
ップ内で使用されているスルーホールよりも小さな大き
さのスルーホールのチェック回路を設けることにより、
後々、市場不良となる恐れのある不具合を発見し易く、
又、工程異常も初期段階で感度よくみつけることができ
るという効果を有する。
ップ内で使用されているスルーホールよりも小さな大き
さのスルーホールのチェック回路を設けることにより、
後々、市場不良となる恐れのある不具合を発見し易く、
又、工程異常も初期段階で感度よくみつけることができ
るという効果を有する。
【図１】本発明の第１の実施例を示すレイアウト図及び
Ａ−Ａ′線断面図である。
Ａ−Ａ′線断面図である。
【図２】本発明の第２の実施例を示すレイアウト図であ
る。
る。
１，２，３ スルーホール
４，５ 測定用パッド
６，７ 補助パッド
８，９ アルミニウム配線
１０ 半導体基板
１１ 絶縁膜
１２ 層間絶縁膜
１３ 空きボンディングパッド
１４ ボンディングパッド
Claims (1)
- 【請求項１】 半導体チップの活性領域内に設けたス
ルーホールの口径より小さな口径のスルーホールを含む
異なる口径のスルーホールを前記半導体チップの活性領
域外に複数直列に接続して設けた抵抗値測定用チェック
回路を備えたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2251791A JPH04262548A (ja) | 1991-02-18 | 1991-02-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2251791A JPH04262548A (ja) | 1991-02-18 | 1991-02-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04262548A true JPH04262548A (ja) | 1992-09-17 |
Family
ID=12084967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2251791A Pending JPH04262548A (ja) | 1991-02-18 | 1991-02-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04262548A (ja) |
-
1991
- 1991-02-18 JP JP2251791A patent/JPH04262548A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI601222B (zh) | 具有監控鏈與測試導線之積體電路測試結構 | |
| JP4774071B2 (ja) | プローブ抵抗値測定方法、プローブ抵抗値測定用パッドを有する半導体装置 | |
| KR100356637B1 (ko) | 시스템 ｌｓｉ 칩 및 그 제조 방법 | |
| US5596207A (en) | Apparatus and method for detecting defects in insulative layers of MOS active devices | |
| US7595557B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20130078803A1 (en) | Semiconductor device including a circuit area and a monitor area having a plurality of monitor layers and method for manufacturing the same | |
| US20030186473A1 (en) | Electrical print resolution test die | |
| KR100295916B1 (ko) | 최소 영역 디자인 룰 측정을 위한 테스트 구조 및 그 방법 | |
| JP3521564B2 (ja) | 半導体装置 | |
| JPH04262548A (ja) | 半導体装置 | |
| KR100676612B1 (ko) | 반도체 소자의 패드 | |
| JPH065674A (ja) | 半導体集積回路装置 | |
| JP2005223227A (ja) | 半導体装置及び半導体装置評価方法 | |
| KR100774623B1 (ko) | 금속배선의 연속성 검사를 위한 ｐｃｍ 테스트 패턴 | |
| JP2003051521A (ja) | 接続孔モニタ及び半導体装置 | |
| JPS58161336A (ja) | 半導体集積回路装置 | |
| JPH01319956A (ja) | 半導体集積回路 | |
| JP4306983B2 (ja) | コンタクト抵抗検査用素子 | |
| JP2008159641A (ja) | 半導体基板および半導体装置の検査方法 | |
| JPH02284439A (ja) | 半導体装置およびその検査方法 | |
| JPH03268441A (ja) | 半導体集積回路基板 | |
| JPS6167238A (ja) | 半導体装置 | |
| KR20060028232A (ko) | 반도체 장치의 공급전류 이상을 측정하기 위한 테스트패턴구조 | |
| JPH0661474A (ja) | 特性測定用素子 | |
| JPH07130815A (ja) | 半導体装置およびその評価方法 |