JPH04255064A - 並列処理装置 - Google Patents
並列処理装置Info
- Publication number
- JPH04255064A JPH04255064A JP1550291A JP1550291A JPH04255064A JP H04255064 A JPH04255064 A JP H04255064A JP 1550291 A JP1550291 A JP 1550291A JP 1550291 A JP1550291 A JP 1550291A JP H04255064 A JPH04255064 A JP H04255064A
- Authority
- JP
- Japan
- Prior art keywords
- data
- port
- memory
- bus
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 83
- 239000000872 buffer Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Image Processing (AREA)
- Advance Control (AREA)
- Multi Processors (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は例えばベクタ演算を高
速に実行するための専用プロセッサや画像及び音声を実
時間処理するデジタルシグナルプロセッサ（ＤＳＰ）に
適用され、演算回路と、その演算回路に演算の対象とな
るデータを供給し、演算結果を格納するために用いられ
る多バンクに分割された２ポートメモリとを有し、外部
入力データバス及び外部出力データバスに接続され、並
列に動作する複数のデータプロセッシングユニットを用
いてデータを処理する並列処理装置に関する。 【０００２】 【従来の技術】図２に従来の並列処理装置を示す。デー
タプロセッシングユニット１１１ 〜１１ｎ は外部入
力データバス１２及び外部出力データバス１３に並列に
接続されている。各データプロセッシングユニット１１
１ 〜１１ｎ はそれぞれ２入力１４，１５、１出力１
６をもつ演算回路１７と、２組のランダムアクセスポー
トを有し、その一方は読み／書きポートＲ／Ｗである２
ポートメモリ（ＲＡＭ）１８，１９とを備えている。演
算回路１７の出力データと外部入力データバス１２のデ
ータとの一方がセレクタ２１で選択されて２ポートメモ
リ１８の一方のポートＲ／Ｗに供給され、また演算回路
１７の出力データと外部入力データバス１２のデータと
の一方がセレクタ２２で選択されて２ポートメモリ１９
の一方のポートＲ／Ｗに供給される。２ポートメモリ１
８，１９の各他方のポート１２から読み出されたデータ
はそれぞれ演算回路１７の入力１４，１５へ供給される
と共にその一方がセレクタ２３で選択されて外部出力デ
ータバス１３へ供給される。 【０００３】各データプロセッシングユニット内で、２
ポートメモリ１８，１９からそれぞれ読み出したデータ
Ａｉ ，Ｂｉ をポートＲから演算回路１７の入力１４
，１５へ供給して演算回路１７内でＺｉ ＝Ａｉ 【０
００４】Ｂｉ （ 【０００５】：任意の演算）を行い、その演算結果Ｚｉ
を２ポートメモリ１８，１９の一方に、そのポートＲ
／Ｗを通じて書き込むことを１タイムスロット内で行う
。 つまりデータＡｉ ，Ｂｉ ，Ｚｉ に対する各アドレ
スを同時に指定するアドレス演算を連続的に行うことが
できる。また例えば２ポートメモリ１８，１９から同時
に読み出したデータについて演算回路１７で演算し、演
算回路１７の出力データをメモリ１８に書き込むと同時
に、２ポートメモリ１９に外部入力データバス１２から
のデータを書き込むことが可能であり、そのメモリ１９
への書き込みが終了すると、同時に、メモリ１９に書き
込まれた新しいデータとメモリ１８内のデータとによる
ベクタ演算を可能としている（例１）。 【０００６】あるいは最初のステップでメモリ１８，１
９の各データをそのポートＲから読み出して演算回路１
７へ送出し、その演算結果をメモリ１８のポートＲ／Ｗ
を通じて書き込む動作と並行して、メモリ１９のポート
Ｒ／Ｗから読み出したデータを外部出力データバス１３
へ出力する。次のステップで逆にメモリ１８，１９から
読み出したデータを演算回路１７で演算し、その結果を
メモリ１９へ書き込むのと並行してメモリ１８のポート
Ｒ／Ｗから読み出したデータを外部出力データバス１３
へ出力する。これを繰り返すことによりメモリ１８，１
９の役割をパイプライン状に切り替えたオーバヘッドの
ない処理を可能としている（例２）。 【０００７】 【発明が解決しようとする課題】このように従来の並列
処理装置においては、３アドレス演算を可能とするため
に各データプロセッシングユニットに２個の２ポートメ
モリ１８，１９を設けている。それだけ各データプロセ
ッシングユニットの回路規模が大きくなり、このデータ
プロセッシングユニットを多数集積して並列処理装置を
作る場合、占有面積や消費電力の点で望ましくない。 【０００８】 【課題を解決するための手段】この発明によれば第３の
データバスが設けられ、また各データプロセッシングユ
ニットには１個の２ポートメモリのみ設けられ、その２
ポートメモリの一方の読み／書きポートＲ／Ｗから読み
出されたデータと外部出力データバスのデータとの一方
が第１セレクタで選択されて演算回路の一方の入力へ供
給され、演算回路の出力データと外部入力データバスの
データとの一方が第２セレクタで選択されて２ポートメ
モリのポートＲ／Ｗへ供給され、２ポートメモリの他方
のポートから読み出されたデータがマルチプレクサによ
り、演算回路の他方の入力と、外部出力データバスと、
第３のデータバスとの何れかに選択的に供給され、演算
回路の出力は外部出力データバス及び第３のデータバス
に接続される。更にこのようなデータプロセッシングユ
ニットの複数個に対し、２ポートメモリが共通に設けら
れる。この共通メモリの一方の読み／書きポートＲ／Ｗ
に、外部入力データバスのデータと第３のデータバスの
データとの一方が第３セレクタで選択されて供給され、
その共通メモリの一方のポートＲ／Ｗから読み出された
データと、外部出力データバスのデータとの一方が第４
セレクタで選択されて外部出力ポートへ出力され、共通
メモリの他方のポートは外部出力データバスに接続され
る。 【０００９】 【実施例】図１にこの発明の実施例を示し、図２と対応
する部分に同一符号を付けてある。この発明では外部入
力データバス１２及び外部出力データバス１３の他に第
３のデータバス２５が設けられる。また各データプロセ
ッセッシングユニット１１１ 〜１１ｎ には１つの２
ポートメモリ１８のみが用いられる。２ポートメモリ１
８は少くとも二つのバンクを備え、各バンクには一つの
ベクタ長のデータを格納することができ、２組のランダ
ムアクセスポートを有するＲＡＭであり、その少くとも
一方のポートは読み／書きポートＲ／Ｗである。このポ
ートＲ／Ｗに対し、従来と同様に演算回路１７の出力デ
ータと外部入力データバス１２のデータとの一方を第２
セレクタ２１で選択して書き込みデータとして供給する
ことができる。更にこのポートＲ／Ｗから読み出された
データと外部出力データバス１３のデータとの一方が第
１セレクタ２６で選択されて演算回路１７の入力１４へ
供給される。この場合、第１セレクタ２６へのデータ出
力経路と、第２セレクタ２１からのデータ入力経路とが
相互に影響しないように、第１セレクタ２６とポートＲ
／Ｗとの間にスリーステイトバッファ２７が挿入され、
第２セレクタ２１とポートＲ／Ｗとの間にスリーステイ
トバッファ２８が挿入される。 【００１０】また２ポートメモリ１８の他方のポートＲ
（この例では読み出し専用とされた場合である）から読
み出されたデータはマルチプレクサ２９により演算回路
１７の入力１５と、外部出力データバス１３と、第３の
データバス２５との何れかに選択的に供給される。更に
この発明では２ポートＲＡＭが共通メモリ３１として設
けられる。共通メモリ３１の少くとも一方のポートは読
み／書きポートＲ／Ｗとされている。外部入力データバ
ス１２のデータと、第３のデータバス２５のデータとの
一方が第３セレクタ３２で選択されて書き込みデータと
して共通メモリ３１のポートＲ／Ｗへ供給される。共通
メモリ３１のポートＲ／Ｗから読み出されたデータと外
部出力データバス１３のデータとの何れかが第４セレク
タ３３で選択されて外部出力ポート３４へ出力される。 この場合も第３セレクタ３２及び第４セレクタ３３と共
通メモリ３１のポートＲ／Ｗとの間にそれぞれトライス
テートバッファ３５，３６が挿入されている。共通メモ
リ３１の他方のポートＲ（この例では読み出し専用とさ
れた場合である）が外部出力データバス１３に接続され
る。 【００１１】このように構成されているから、各プロセ
ッシングユニット１１１ 〜１１ｎ において、２ポー
トメモリ１８の２つのポートＲ／Ｗ、Ｒからそれぞれ読
み出したデータＸｉ ，Ｙｉ を演算回路１７へ供給し
て下記の任意の演算を行い、その演算結果をｉ＝１から
ｍまで累積加算して、 Ｘｉ 【００１２】Ｙｉ Ｘｉ ，Ｙｉ を要素とするベクタ長ｍの２アドレスベ
クタ演算を行うことができる。つまり各タイムスロット
ごとに２ポートメモリ１８の二つのポートよりのデータ
のためにそれぞれアドレス指定を行い、その演算結果は
演算回路１７内に保持した１つ前の演算結果に累加算し
て演算回路１７内に保持しておけばよく、各タイムスロ
ットでの演算結果を格納するアドレスの指定は行わない
。 【００１３】共通メモリ３１は例えば次の３通りに使用
される。 ａ．３アドレス演算を行うとき。 共通メモリ３１のポートＲから読み出したデータを外部
出力データバス１３を通じて各プロセッシングユニット
１１１ 〜１１ｎ の演算回路１７へ共通の係数データ
Ａｉ として供給し、各データプロセッシングユニット
１１１ 〜１１ｎ ではそれぞれその２ポートメモリ１
８のポートＲから読み出したデータＸｉ と下記の演算
を並列に実行し、その演算結果Ｙｉ を各２ポートメモ
リ１８にポートＲ／Ｗを通じて書き込む。 【００１４】Ｙｉ ＝Ａｉ 【００１５】Ｘｉ ｂ．各データプロセッシングユニットの演算結果を順次
取り込むとき。 各データプロセッシングユニット１１１ 〜１１ｎ で
それぞれ累算のような演算を並列に実行し、その最後の
演算結果を演算回路１７内のレジスタから第３のデータ
バス２５を通じて共通メモリ３１に順次取り込む。ある
いは各演算回路１７の最後の演算結果を１度それぞれ自
己の２ポートメモリ１８に格納し、その後、第３のデー
タバス２５を通じて共通メモリ３１に順次取り込む。 ｃ．外部に対するデータの入出力バッファとして使用す
るとき。 【００１６】外部入力ポートからのデータをポートＲ／
Ｗを通じて共通メモリ３１に書き込むことや、共通メモ
リ３１のポートＲから読み出したデータを外部出力ポー
ト３４へ出力することを、各データプロセッシングユニ
ット１１１ 〜１１ｎ の演算と並列に実行させ、転送
に伴うオーバヘッドを生じさせない。従来の技術の項で
説明した例１を実行させるには２ポートメモリ１８のポ
ートＲ、共通メモリ３１のポートＲからそれぞれ読み出
したデータを演算回路１７で演算し、その演算結果を、
２ポートメモリ１８にポートＲ／Ｗを通じて書き込むこ
とと同時に、外部からのデータを共通メモリ３１にポー
トＲ／Ｗを通じて書き込み、共通メモリ３１への書き込
みが終了した時に、この共通メモリ３１に書き込まれた
新しいデータを用いてベクタ演算を行うことができる。 【００１７】また前記例２を実行させるには、最初のス
テップで２ポートメモリ１８、共通メモリ３１の各ポー
トＲから読み出したデータを演算回路１７で演算し、そ
の演算結果を２ポートメモリ１８にポートＲ／Ｗを通じ
て書き込む動作と並行して共通メモリ３１のデータをポ
ートＲ／Ｗから読み出して外部へ出力する。次のステッ
プでは逆に演算回路１７での演算結果を共通メモリ３１
にポートＲ／Ｗを通じて書き込むことと並行して２ポー
トメモリ１８からポートＲ／Ｗを通じて読み出したデー
タを外部へ出力する。これを繰り返すことにより、２ポ
ートメモリ１８と共通メモリ３１との役割をパイプライ
ン状に切り替えたオーバヘッドのない処理が可能である
。 【００１８】 【発明の効果】以上述べたようにこの発明によれば各デ
ータプロセッシングユニットには１個の２ポートメモリ
しか用いておらず、データプロセッシングユニットの回
路規模を従来よりも小さくすることができ、データプロ
セッシングユニットを多数集積する並列処理装置におい
て占有面積や消費電力を小さくすることができる。 【００１９】なお、データプロセッシングユニットがそ
れぞれ独立な３アドレス演算を同時に行うことが比較的
少ない点に着目してこの発明では、前述したように３ア
ドレス演算の際は共通メモリ３１を、各データプロセッ
シングユニットが共通に利用するようにして、データプ
ロセッシングユニット間のメモリ数を１に減少したもの
である。
速に実行するための専用プロセッサや画像及び音声を実
時間処理するデジタルシグナルプロセッサ（ＤＳＰ）に
適用され、演算回路と、その演算回路に演算の対象とな
るデータを供給し、演算結果を格納するために用いられ
る多バンクに分割された２ポートメモリとを有し、外部
入力データバス及び外部出力データバスに接続され、並
列に動作する複数のデータプロセッシングユニットを用
いてデータを処理する並列処理装置に関する。 【０００２】 【従来の技術】図２に従来の並列処理装置を示す。デー
タプロセッシングユニット１１１ 〜１１ｎ は外部入
力データバス１２及び外部出力データバス１３に並列に
接続されている。各データプロセッシングユニット１１
１ 〜１１ｎ はそれぞれ２入力１４，１５、１出力１
６をもつ演算回路１７と、２組のランダムアクセスポー
トを有し、その一方は読み／書きポートＲ／Ｗである２
ポートメモリ（ＲＡＭ）１８，１９とを備えている。演
算回路１７の出力データと外部入力データバス１２のデ
ータとの一方がセレクタ２１で選択されて２ポートメモ
リ１８の一方のポートＲ／Ｗに供給され、また演算回路
１７の出力データと外部入力データバス１２のデータと
の一方がセレクタ２２で選択されて２ポートメモリ１９
の一方のポートＲ／Ｗに供給される。２ポートメモリ１
８，１９の各他方のポート１２から読み出されたデータ
はそれぞれ演算回路１７の入力１４，１５へ供給される
と共にその一方がセレクタ２３で選択されて外部出力デ
ータバス１３へ供給される。 【０００３】各データプロセッシングユニット内で、２
ポートメモリ１８，１９からそれぞれ読み出したデータ
Ａｉ ，Ｂｉ をポートＲから演算回路１７の入力１４
，１５へ供給して演算回路１７内でＺｉ ＝Ａｉ 【０
００４】Ｂｉ （ 【０００５】：任意の演算）を行い、その演算結果Ｚｉ
を２ポートメモリ１８，１９の一方に、そのポートＲ
／Ｗを通じて書き込むことを１タイムスロット内で行う
。 つまりデータＡｉ ，Ｂｉ ，Ｚｉ に対する各アドレ
スを同時に指定するアドレス演算を連続的に行うことが
できる。また例えば２ポートメモリ１８，１９から同時
に読み出したデータについて演算回路１７で演算し、演
算回路１７の出力データをメモリ１８に書き込むと同時
に、２ポートメモリ１９に外部入力データバス１２から
のデータを書き込むことが可能であり、そのメモリ１９
への書き込みが終了すると、同時に、メモリ１９に書き
込まれた新しいデータとメモリ１８内のデータとによる
ベクタ演算を可能としている（例１）。 【０００６】あるいは最初のステップでメモリ１８，１
９の各データをそのポートＲから読み出して演算回路１
７へ送出し、その演算結果をメモリ１８のポートＲ／Ｗ
を通じて書き込む動作と並行して、メモリ１９のポート
Ｒ／Ｗから読み出したデータを外部出力データバス１３
へ出力する。次のステップで逆にメモリ１８，１９から
読み出したデータを演算回路１７で演算し、その結果を
メモリ１９へ書き込むのと並行してメモリ１８のポート
Ｒ／Ｗから読み出したデータを外部出力データバス１３
へ出力する。これを繰り返すことによりメモリ１８，１
９の役割をパイプライン状に切り替えたオーバヘッドの
ない処理を可能としている（例２）。 【０００７】 【発明が解決しようとする課題】このように従来の並列
処理装置においては、３アドレス演算を可能とするため
に各データプロセッシングユニットに２個の２ポートメ
モリ１８，１９を設けている。それだけ各データプロセ
ッシングユニットの回路規模が大きくなり、このデータ
プロセッシングユニットを多数集積して並列処理装置を
作る場合、占有面積や消費電力の点で望ましくない。 【０００８】 【課題を解決するための手段】この発明によれば第３の
データバスが設けられ、また各データプロセッシングユ
ニットには１個の２ポートメモリのみ設けられ、その２
ポートメモリの一方の読み／書きポートＲ／Ｗから読み
出されたデータと外部出力データバスのデータとの一方
が第１セレクタで選択されて演算回路の一方の入力へ供
給され、演算回路の出力データと外部入力データバスの
データとの一方が第２セレクタで選択されて２ポートメ
モリのポートＲ／Ｗへ供給され、２ポートメモリの他方
のポートから読み出されたデータがマルチプレクサによ
り、演算回路の他方の入力と、外部出力データバスと、
第３のデータバスとの何れかに選択的に供給され、演算
回路の出力は外部出力データバス及び第３のデータバス
に接続される。更にこのようなデータプロセッシングユ
ニットの複数個に対し、２ポートメモリが共通に設けら
れる。この共通メモリの一方の読み／書きポートＲ／Ｗ
に、外部入力データバスのデータと第３のデータバスの
データとの一方が第３セレクタで選択されて供給され、
その共通メモリの一方のポートＲ／Ｗから読み出された
データと、外部出力データバスのデータとの一方が第４
セレクタで選択されて外部出力ポートへ出力され、共通
メモリの他方のポートは外部出力データバスに接続され
る。 【０００９】 【実施例】図１にこの発明の実施例を示し、図２と対応
する部分に同一符号を付けてある。この発明では外部入
力データバス１２及び外部出力データバス１３の他に第
３のデータバス２５が設けられる。また各データプロセ
ッセッシングユニット１１１ 〜１１ｎ には１つの２
ポートメモリ１８のみが用いられる。２ポートメモリ１
８は少くとも二つのバンクを備え、各バンクには一つの
ベクタ長のデータを格納することができ、２組のランダ
ムアクセスポートを有するＲＡＭであり、その少くとも
一方のポートは読み／書きポートＲ／Ｗである。このポ
ートＲ／Ｗに対し、従来と同様に演算回路１７の出力デ
ータと外部入力データバス１２のデータとの一方を第２
セレクタ２１で選択して書き込みデータとして供給する
ことができる。更にこのポートＲ／Ｗから読み出された
データと外部出力データバス１３のデータとの一方が第
１セレクタ２６で選択されて演算回路１７の入力１４へ
供給される。この場合、第１セレクタ２６へのデータ出
力経路と、第２セレクタ２１からのデータ入力経路とが
相互に影響しないように、第１セレクタ２６とポートＲ
／Ｗとの間にスリーステイトバッファ２７が挿入され、
第２セレクタ２１とポートＲ／Ｗとの間にスリーステイ
トバッファ２８が挿入される。 【００１０】また２ポートメモリ１８の他方のポートＲ
（この例では読み出し専用とされた場合である）から読
み出されたデータはマルチプレクサ２９により演算回路
１７の入力１５と、外部出力データバス１３と、第３の
データバス２５との何れかに選択的に供給される。更に
この発明では２ポートＲＡＭが共通メモリ３１として設
けられる。共通メモリ３１の少くとも一方のポートは読
み／書きポートＲ／Ｗとされている。外部入力データバ
ス１２のデータと、第３のデータバス２５のデータとの
一方が第３セレクタ３２で選択されて書き込みデータと
して共通メモリ３１のポートＲ／Ｗへ供給される。共通
メモリ３１のポートＲ／Ｗから読み出されたデータと外
部出力データバス１３のデータとの何れかが第４セレク
タ３３で選択されて外部出力ポート３４へ出力される。 この場合も第３セレクタ３２及び第４セレクタ３３と共
通メモリ３１のポートＲ／Ｗとの間にそれぞれトライス
テートバッファ３５，３６が挿入されている。共通メモ
リ３１の他方のポートＲ（この例では読み出し専用とさ
れた場合である）が外部出力データバス１３に接続され
る。 【００１１】このように構成されているから、各プロセ
ッシングユニット１１１ 〜１１ｎ において、２ポー
トメモリ１８の２つのポートＲ／Ｗ、Ｒからそれぞれ読
み出したデータＸｉ ，Ｙｉ を演算回路１７へ供給し
て下記の任意の演算を行い、その演算結果をｉ＝１から
ｍまで累積加算して、 Ｘｉ 【００１２】Ｙｉ Ｘｉ ，Ｙｉ を要素とするベクタ長ｍの２アドレスベ
クタ演算を行うことができる。つまり各タイムスロット
ごとに２ポートメモリ１８の二つのポートよりのデータ
のためにそれぞれアドレス指定を行い、その演算結果は
演算回路１７内に保持した１つ前の演算結果に累加算し
て演算回路１７内に保持しておけばよく、各タイムスロ
ットでの演算結果を格納するアドレスの指定は行わない
。 【００１３】共通メモリ３１は例えば次の３通りに使用
される。 ａ．３アドレス演算を行うとき。 共通メモリ３１のポートＲから読み出したデータを外部
出力データバス１３を通じて各プロセッシングユニット
１１１ 〜１１ｎ の演算回路１７へ共通の係数データ
Ａｉ として供給し、各データプロセッシングユニット
１１１ 〜１１ｎ ではそれぞれその２ポートメモリ１
８のポートＲから読み出したデータＸｉ と下記の演算
を並列に実行し、その演算結果Ｙｉ を各２ポートメモ
リ１８にポートＲ／Ｗを通じて書き込む。 【００１４】Ｙｉ ＝Ａｉ 【００１５】Ｘｉ ｂ．各データプロセッシングユニットの演算結果を順次
取り込むとき。 各データプロセッシングユニット１１１ 〜１１ｎ で
それぞれ累算のような演算を並列に実行し、その最後の
演算結果を演算回路１７内のレジスタから第３のデータ
バス２５を通じて共通メモリ３１に順次取り込む。ある
いは各演算回路１７の最後の演算結果を１度それぞれ自
己の２ポートメモリ１８に格納し、その後、第３のデー
タバス２５を通じて共通メモリ３１に順次取り込む。 ｃ．外部に対するデータの入出力バッファとして使用す
るとき。 【００１６】外部入力ポートからのデータをポートＲ／
Ｗを通じて共通メモリ３１に書き込むことや、共通メモ
リ３１のポートＲから読み出したデータを外部出力ポー
ト３４へ出力することを、各データプロセッシングユニ
ット１１１ 〜１１ｎ の演算と並列に実行させ、転送
に伴うオーバヘッドを生じさせない。従来の技術の項で
説明した例１を実行させるには２ポートメモリ１８のポ
ートＲ、共通メモリ３１のポートＲからそれぞれ読み出
したデータを演算回路１７で演算し、その演算結果を、
２ポートメモリ１８にポートＲ／Ｗを通じて書き込むこ
とと同時に、外部からのデータを共通メモリ３１にポー
トＲ／Ｗを通じて書き込み、共通メモリ３１への書き込
みが終了した時に、この共通メモリ３１に書き込まれた
新しいデータを用いてベクタ演算を行うことができる。 【００１７】また前記例２を実行させるには、最初のス
テップで２ポートメモリ１８、共通メモリ３１の各ポー
トＲから読み出したデータを演算回路１７で演算し、そ
の演算結果を２ポートメモリ１８にポートＲ／Ｗを通じ
て書き込む動作と並行して共通メモリ３１のデータをポ
ートＲ／Ｗから読み出して外部へ出力する。次のステッ
プでは逆に演算回路１７での演算結果を共通メモリ３１
にポートＲ／Ｗを通じて書き込むことと並行して２ポー
トメモリ１８からポートＲ／Ｗを通じて読み出したデー
タを外部へ出力する。これを繰り返すことにより、２ポ
ートメモリ１８と共通メモリ３１との役割をパイプライ
ン状に切り替えたオーバヘッドのない処理が可能である
。 【００１８】 【発明の効果】以上述べたようにこの発明によれば各デ
ータプロセッシングユニットには１個の２ポートメモリ
しか用いておらず、データプロセッシングユニットの回
路規模を従来よりも小さくすることができ、データプロ
セッシングユニットを多数集積する並列処理装置におい
て占有面積や消費電力を小さくすることができる。 【００１９】なお、データプロセッシングユニットがそ
れぞれ独立な３アドレス演算を同時に行うことが比較的
少ない点に着目してこの発明では、前述したように３ア
ドレス演算の際は共通メモリ３１を、各データプロセッ
シングユニットが共通に利用するようにして、データプ
ロセッシングユニット間のメモリ数を１に減少したもの
である。
【図１】この発明の実施例を示すブロック図。
【図２】従来の並列処理装置を示すブロック図。
Claims (1)
- 【請求項１】 ２入力１出力の演算回路とその演算回
路へ演算対象となるデータを供給し、その演算結果を格
納するために用いられるメモリとを有するデータプロセ
ッシングユニットの複数個が、外部入力データバス及び
外部出力データバスに並列に接続された並列処理装置に
おいて、上記各データプロセッシングユニットに接続さ
れた第３のデータバスが設けられ、上記各データプロセ
ッシングユニットの上記メモリは２組のランダムアクセ
スポートを有し、少くともその一方は読み／書きポート
である２ポートメモリであり、上記各データプロセッシ
ングユニットは上記２ポートメモリの一方の読み／書き
ポートから読み出されたデータと上記外部出力データバ
スのデータとの一方を選択して上記演算回路の一方の入
力へ供給する第１セレクタと、上記演算回路の出力デー
タと上記外部入力データバスのデータとの一方を選択し
て上記一方の読み／書きポートへ供給する第２セレクタ
と、上記２ポートメモリの他方のポートから読み出され
たデータを、上記演算回路の他方の入力と、上記外部出
力データバスと、上記第３のデータバスとの何れかに選
択的に供給するマルチプレクサとを備え、上記演算回路
の出力は上記外部出力データバス及び上記第３のバスに
接続され、２組のランダムアクセスポートを有し、少く
ともその一方は読み／書きポートである共通メモリと、
その共通メモリのその一方の読み／書きポートに、外部
入力データバスのデータと、上記第３のデータバスのデ
ータとの一方を選択して供給する第３セレクタと、上記
共通メモリの上記一方の読み／書きポートから読み出さ
れたデータと、上記外部出力データバスのデータとの一
方を選択して外部出力ポートへ出力する第４セレクタと
を備え、上記共通メモリの他方のポートは上記外部出力
データバスに接続されていることを特徴とする並列処理
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1550291A JP2514473B2 (ja) | 1991-02-06 | 1991-02-06 | 並列処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1550291A JP2514473B2 (ja) | 1991-02-06 | 1991-02-06 | 並列処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04255064A true JPH04255064A (ja) | 1992-09-10 |
| JP2514473B2 JP2514473B2 (ja) | 1996-07-10 |
Family
ID=11890583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1550291A Expired - Fee Related JP2514473B2 (ja) | 1991-02-06 | 1991-02-06 | 並列処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2514473B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002073330A (ja) * | 2000-08-28 | 2002-03-12 | Mitsubishi Electric Corp | データ処理装置 |
| WO2004109519A1 (ja) * | 2003-05-22 | 2004-12-16 | Sony Corporation | メモリアクセス制御装置およびそれを有する演算システム |
-
1991
- 1991-02-06 JP JP1550291A patent/JP2514473B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002073330A (ja) * | 2000-08-28 | 2002-03-12 | Mitsubishi Electric Corp | データ処理装置 |
| WO2004109519A1 (ja) * | 2003-05-22 | 2004-12-16 | Sony Corporation | メモリアクセス制御装置およびそれを有する演算システム |
| US7536499B2 (en) | 2003-05-22 | 2009-05-19 | Sony Corporation | Memory access control device and processing system having same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2514473B2 (ja) | 1996-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4852083A (en) | Digital crossbar switch | |
| JPH04217051A (ja) | マイクロプロセッサ | |
| US4761754A (en) | Vector processor wherein outputs of vector registers are fixedly coupled to inputs of vector calculators | |
| US5201058A (en) | Control system for transferring vector data without waiting for transfer end of the previous vector data | |
| JPH0282330A (ja) | ムーブアウト・システム | |
| JPH09198862A (ja) | 半導体メモリ | |
| JP2514473B2 (ja) | 並列処理装置 | |
| US5751999A (en) | Processor and data memory for outputting and receiving data on different buses for storage in the same location | |
| JPS59114677A (ja) | ベクトル処理装置 | |
| JPH0444136A (ja) | メモリアクセス制御装置 | |
| JP3323526B2 (ja) | ディジタル信号プロセッサ | |
| JPH01273132A (ja) | マイクロプロセッサ | |
| JP3441847B2 (ja) | データメモリを有するプロセッサ | |
| JP2945726B2 (ja) | 並列処理システム | |
| JPH0721760B2 (ja) | ディジタル演算回路 | |
| JP2001022731A (ja) | 高速フーリエ変換装置 | |
| JPH05165875A (ja) | ベクトル演算処理装置 | |
| JP3259732B2 (ja) | レジスタファイル回路 | |
| JPH03189868A (ja) | データ処理プロセツサ | |
| JPH0368045A (ja) | 主記憶制御方式 | |
| JPH04245333A (ja) | 情報処理装置 | |
| JPH037971B2 (ja) | ||
| JPH03270487A (ja) | 映像処理装置 | |
| JPH03263264A (ja) | 情報処理装置 | |
| JPS6180331A (ja) | 可変長デ−タ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |