JPH04253421A - Ｅｃｌ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＥＣＬ（Ｅｍｉｔｔｅｒ
　　Ｃｏｕｐｌｅｄ　　Ｌｏｇｉｃ）回路に関する。

【０００２】

【従来の技術】従来のＥＣＬ回路は図２に示す構成であ
る。第５のトランジスタＱ６と第３の抵抗Ｒ３は定電流
源を構成している。第３の抵抗Ｒ３に流れる電流による
電圧降下分と第５のトランジスタＱ６のベース・エミッ
タ間の順方向電圧降下分Ｖｂｅの和が、定電圧源ＶＣＳ
と駆動電源４の第２電源との電位差となるように、第５
のトランジスタＱ６のコレクタ・エミッタ間に一定電流
が流れる。

【０００３】入力１または２が第１のトランジスタＱ１
，Ｑ２のベースに印加され、第２のトランジスタＱ３の
ベースに接続された基準電源ＶＲと比較し、入力１，２
が基準電源ＶＲより電位が高い時は、第１のトランジス
タＱ１，Ｑ２と第２のトランジスタＱ３の各々のエミッ
タが第５のトランジスタＱ６のコレクタに接続されてい
るため、第５のトランジスタＱ６に流れる定電流の大部
分が第１のトランジスタＱ１またはＱ２に流れる。その
電流は第１の抵抗Ｒ１を通って流れるため、第１の抵抗
Ｒ１の一端５は電源４の第１電源より電位降下してロウ
レベルを示す。入力１，２が基準電源ＶＲより電位が低
い時は、第２のトランジスタＱ３に第５のトランジスタ
Ｑ６に流れる定電流の大部分が流れ、第１の抵抗Ｒ１に
は電流が流れなくなるため、第１の抵抗Ｒ１の一端５は
第１電源と同じ電位のハイレベルを示す。第４のトラン
ジスタＱ５と第２の抵抗Ｒ２とは第５のトランジスタＱ
６及び第３の抵抗Ｒ３と同じ定電流源となっており、常
に一定の電流を第４のトランジスタＱ５のコレクタ・エ
ミッタ間に流す。ここで、第３のトランジスタＱ４のコ
レクタは第１電源、ベースは第１の抵抗Ｒ１の一端５、
かつエミッタは定電源である第４のトランジスタＱ５の
コレクタと出力３に接続されている。従って、第１の抵
抗Ｒ１の一端５がロウレベルからハイレベルになる時は
、出力３には第３のトランジスタＱ４のベース・エミッ
タ間の順方向電圧降下分Ｖｂｅだけ電位シフトしたロウ
レベルからハイレベルに変わる。出力３には第４のトラ
ンジスタＱ５に流れる定電流分と出力３に接続される負
荷容量Ｃ１を充電するための充電電流の和を第３のトラ
ンジスタＱ４のインピーダンスにより制限された電流に
より充電するためその分時間がかかる。また、第１の抵
抗Ｒ１の一端５がハイレベルからロウレベルになる時は
、出力３には第３のトランジスタＱ４のベース・エミッ
タ間の順方向電圧降下分Ｖｂｅだけ電位シフトしたハイ
レベルからロウレベルに変わる。出力３の電圧は負荷容
量Ｃ１に充電された電荷が第４のトランジスタＱ５の定
電流源により制限された一定電流で放電するため放電時
間がかかる。

【０００４】

【発明が解決しようとする課題】上述の従来のＥＣＬ回
路において、ロウレベルからハイレベルになる時、定電
流分だけ差し引いたオン電流で充電し、ハイレベルから
ロウレベルになる時は、定電流分のみで放電する。一般
的にハイレベルからロウレベルになる時の遅れが大きい
ため、速くするためには定電流源の電流を増加すること
が行なわれるが、消費電力の増加を招くだけではなく、
ロウレベルからハイレベルになる時間が遅れる問題があ
る。

【０００５】

【課題を解決するための手段】本発明のＥＣＬ回路は、
一端を駆動電源の第１電源に接続した第１の抵抗と、ベ
ースに入力を接続しコレクタを前記第１の抵抗の他端に
接続しかつエミッタを定電流源に接続した少なくとも１
つの第１のトランジスタと、エミッタを前記第１のトラ
ンジスタのエミッタに接続しベースを基準電源に接続し
かつコレクタを前記第１電源に接続した第２のトランジ
スタと、ベースを前記第１のトランジスタのコレクタに
接続しコレクタを前記第１電源に接続した第３のトラン
ジスタと、ベースを前記第１及び第２のトランジスタの
エミッタに接続しかつコレクタを前記第３のトランジス
タのエミッタに接続した第４のトランジスタと、一端を
前記第４のトランジスタのエミッタに接続しかつ他端を
前記駆動電源の第２電源に接続した第２の抵抗とを備え
、前記第３のトランジスタのコレクタ及びエミッタ間に
負荷容量が接続される構成である。

【０００６】

【実施例】次に、本発明について図面を参照して説明す
る。

【０００７】一実施例を示す図１を参照すると、第１の
トランジスタＱ１，Ｑ２の各ベースは入力１，２に接続
され、各エミッタ間は接続され、各コレクタは第１の抵
抗Ｒ１の一端５に接続されている。第１の抵抗Ｒ１の他
端は駆動電源４の第１電源に接続されている。第２のト
ランジスタＱ３のベースは基準電源ＶＲに接続されてお
り、エミッタは第１のトランジスタＱ１，Ｑ２のエミッ
タに接続され、コレクタは第１電源に接続されている。 第３のトランジスタＱ４のベースは第１の抵抗Ｒ１の一
端５に接続され、コレクタは第１電源に接続されており
、エミッタは出力３に接続されている。第４のトランジ
スタＱ５のベースは第１のトランジスタＱ１，Ｑ２のエ
ミッタに接続され、コレクタは出力３に接続され、エミ
ッタは第２の抵抗Ｒ２に接続されている。第２の抵抗Ｒ
２の他端は電源４の第２電源に接続されている。第５の
トランジスタＱ６のベースは定電圧源ＶＣＳに接続され
、コレクタは第１のトランジスタＱ１，Ｑ２のエミッタ
に接続され、エミッタは第３の抵抗Ｒ３に接続されてい
る。第３の抵抗Ｒ３の他端は第２電源に接続されている
。

【０００８】第５のトランジスタＱ６及び第３の抵抗Ｒ
３は定電流源を構成しており、第３の抵抗Ｒ３に流れる
電流による電圧降下分と第５のトランジスタＱ６のベー
ス・エミッタ間の順方向電圧降下分の和が常に定電圧源
ＶＣＳと第２電源との電位差となるように、第５のトラ
ンジスタＱ６のコレクタ・エミッタ間に一定電流が流れ
る。基準電源ＶＲより電位の高いハイレベル（ＶＩＨ）
が入力１または２に入力されると、第１のトランジスタ
Ｑ１またはＱ２のコレクタ・エミッタ間に第５のトラン
ジスタＱ６に流れる定電流の大部分が流れ、第１の抵抗
Ｒ１の一端５に電圧降下分だけ下がったロウレベルにし
、かつ第１のトランジスタＱ１，Ｑ２のエミッタの電位
をベース・エミッタ順方向電圧降下分Ｖｂｅだけ下がっ
たＶＩＨ−Ｖｂｅにする。第２のトランジスタＱ３には
ベース・エミッタ間の電位差がＶｂｅ分だけ無いため、
コレクタ・エミッタ間に電流が流れない。また、基準電
源ＶＲより電位の低いロウレベル（ＶＩＬ）が入力１，
２に入力された時は、第２のトランジスタＱ３のコレク
タ・エミッタ間に第５のトランジスタＱ６に流れる定電
流の大部分が流れ、エミッタの電位をＶＲ−Ｖｂｅの値
にする。第１のトランジスタＱ１，Ｑ２のベース・エミ
ッタ間の電位差はＶｂｅより小さくなるために、コレク
タ・エミッタ間に電流は流れず、第１の抵抗Ｒ１の一端
５は第１電源と同じ電位のハイレベルとなる。第３のト
ランジスタＱ４のエミッタにはベース入力である第１の
抵抗Ｒ１の一端５の電位からベース・エミッタ間の順方
向電圧分Ｖｂｅだけ電圧降下した電位を示し、出力３に
出力する。第４のトランジスタＱ５のベースに接続され
た第１のトランジスタＱ１，Ｑ２のエミッタと第２電源
との電位差と、第４のトランジスタＱ５のベース・エミ
ッタ間の順方向電圧降下分Ｖｂｅと第２の抵抗Ｒ２によ
る電圧降下分との和が等しくなるように電流が流れる。 従って、ＶＲ−Ｖｂｅより大きいＶＩＨ−Ｖｂｅがベー
スに印加されると第４のトランジスタＱ５のコレクタ・
エミッタ間に電流が大きく流れ、ＶＲ−Ｖｂｅがベース
に印加されると小さな電流が流れる。

【０００９】入力１，２がＶＩＬからＶＩＨになると、
第１の抵抗Ｒ１の一端５はハイレベルからロウレベルに
なり、第３のトランジスタＱ４のエミッタをハイレベル
からロウレベルにする。同時に、第１のトランジスタＱ
１，Ｑ２のエミッタはＶＲ−ＶｂｅからＶＩＨ−Ｖｂｅ
となり、第４のトランジスタＱ５のコレクタ・エミッタ
間に大きな電流を流し、第３のトランジスタＱ４のエミ
ッタに接続されている出力３の負荷容量Ｃ１に溜まって
いる電荷を急速に放電する。入力１，２がＶＩＨからＶ
ＩＬになる時は、第１の抵抗Ｒ１の一端５はロウレベル
からハイレベルになり、第３のトランジスタＱ４のエミ
ッタをロウレベルからハイレベルにする。同時に、第１
のトランジスタＱ１，Ｑ２のエミッタはＶＩＨ−Ｖｂｅ
からＶＲ−Ｖｂｅとなり、第４のトランジスタＱ５のコ
レクタ・エミッタ間に小さな電流を流し、第３のトラン
ジスタＱ４のコレクタ・エミッタ間に流れる電流を出力
３の負荷容量を充電する充電電流に多く割り当てること
ができる。このようにして第３のトランジスタＱ４が充
電電流を流す時は第４のトランジスタＱ５に流れる電流
を小さくし、第３のトランジスタＱ４に電流が少ししか
流れない放電時に第４のトランジスタのコレクタ・エミ
ッタ間に多く電流を流すことにより、消費電力を大きく
することなく、負荷容量を高速に充放電できる。

【００１０】

【発明の効果】以上説明したように本発明によれば、第
４のトランジスタのベースを第１のトランジスタのエミ
ッタに接続することにより、消費電力を大きくすること
なく、高速に負荷容量を充放電できる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す構成図である。

【図２】従来例を示す構成図である。

【符号の説明】

１，２　　　　入力 ３　　　　出力 ４　　　　駆動電源 Ｑ１，Ｑ２　　　　第１のトランジスタＱ３　　　　第
２のトランジスタ Ｑ４　　　　第３のトランジスタ Ｑ５　　　　第４のトランジスタ Ｑ６　　　　第５のトランジスタ Ｒ１　　　　第１の抵抗 Ｒ２　　　　第２の抵抗 Ｒ３　　　　第３の抵抗 ＶＲ　　　　基準電源 ＶＣＳ　　　　定電圧源

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　一端を駆動電源の第１電源に接続した
   第１の抵抗と、ベースに入力を接続しコレクタを前記第
   １の抵抗の他端に接続しかつエミッタを定電流源に接続
   した少なくとも１つの第１のトランジスタと、エミッタ
   を前記第１のトランジスタのエミッタに接続しベースを
   基準電源に接続しかつコレクタを前記第１電源に接続し
   た第２のトランジスタと、ベースを前記第１のトランジ
   スタのコレクタに接続しコレクタを前記第１電源に接続
   した第３のトランジスタと、ベースを前記第１及び第２
   のトランジスタのエミッタに接続しかつコレクタを前記
   第３のトランジスタのエミッタに接続した第４のトラン
   ジスタと、一端を前記第４のトランジスタのエミッタに
   接続しかつ他端を前記駆動電源の第２電源に接続した第
   ２の抵抗とを備え、前記第３のトランジスタのコレクタ
   及びエミッタ間に負荷容量が接続されることを特徴とす
   るＥＣＬ回路。