JPH04251811A - 画像出力装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、物体認識装置や、観測
装置、及びカメラ等の光学機器等に使用できる画像出力
装置に関する。

【０００２】

【従来の技術】従来、一眼レフカメラの合焦装置として
ＴＴＬ位相差検知方式に基づいて構成された装置が知ら
れている。この装置は、撮影レンズを通過した光束を二
次結像系を通して一対のラインセンサに入射させ、各ラ
インセンサから生ずる画像信号をＡ／Ｄ変換器によって
デジタル信号に変換し、該デジタル信号を用いてマイク
ロコンピュータで相関演算を行なうことにより位相差を
求め、その位相差から像の合焦状態を検出する構成とな
っている。

【０００３】

【発明が解決しようとする課題】前述した従来装置にお
いてはラインセンサの出力信号がリニアに出力されるた
め低コントラストの被写体に対する合焦検出精度は低か
った。その理由は次のようなものである。すなわち、前
述の相関演算を行なう場合、画像信号のうち交流成分の
みが意味を有し、直流成分は相関演算には必要がない。 しかるに、低コントラストの被写体に対するラインセン
サの出力信号は大きな直流成分に小さな交流成分が重畳
されている信号であるため、Ａ／Ｄ変換を行なうと交流
成分に対するＡ／Ｄ変換器の量子化ノイズが相対的に増
大するため、相関演算値が小さくなり、その結果、合焦
精度が出にくくなっていた。

【０００４】従って、本発明の目的は、カメラ等の光学
機器において、低コントラストの対象物体に対しても合
焦精度が低下しない合焦装置を実現することができる画
像出力装置を提供することである。

【０００５】

【課題を解決するための手段】本発明の装置では、光電
変換部から発生する画像信号のピーク値を検出し、その
ピーク値と各画像信号との差をそれぞれ適切な増幅率で
増幅し、その増幅された信号に前記ピーク値を加算した
信号をＡ／Ｄ変換するように構成した。この構成によれ
ば、画像信号中の交流成分に対する量子化誤差を少なく
することができ、従って、従来装置に内在する前述の問
題点を解決することができる。

【０００６】

【作用】図１において、マイコン１はＰ１端子の出力を
“Ｈｉ”から“Ｌｏｗ”に転換させることによりリセッ
ト用トランジスタ８〜１０がｏｆｆし、フォトダイオー
ド２，４，６による感光電流の積分が行われる。

【０００７】＃３にて蓄積終了か否かの判断をＰ３端子
の入力のレベルによって判定する。蓄積開始後、画像に
対応する電荷が各フォトダイオードに蓄積されると、そ
の内の最大値のピーク出力がトランジスタ１１〜１３と
定電流源１４とによって検知され、該ピーク出力はサン
プリングモードで動作しているサンプルホールド回路２
９に入力される。従って、サンプルホールド回路２９か
らは該ピーク出力が出力として生じ、これが蓄積時間制
御回路２８に入力される。蓄積時間制御回路２８はその
入力が所定値を越えるとシフトゲート１５をｏｎさせる
とともにマイコン１のＰ３端子に蓄積終了信号を入力さ
せ、且つ、サンプルホールド回路２９をホールドモード
にさせてピーク値をホールドさせる。

【０００８】蓄積終了と判断されると一画素転送を行な
う。これは次のように行われる。すなわち、マイコン１
のＰ２端子からパルス発生器１９に１パルスが送られ、
このパルス入力に応じてパルス発生器１９はＣＣＤ駆動
用のクロックパルスＰＮを発生し、このクロックパルス
がＣＣＤの転送レジスタ１６に入力されると一画素分の
電荷が転送される。この画素転送により、先ず、フォト
ダイオード６に相当する像信号情報がトランジスタ１７
から出力されて減算器２０へ入力される。

【０００９】減算器２０はトランジスタ１７の出力ｓ（
すなわち前記の像信号情報ｓ）とサンプルホールド回路
２９の出力ｐ（すなわち、フォトダイオードのピーク出
力ｐ）との差（ｓ−ｐ）を出力として発生し、この出力
は増幅器２２及び２３と加算器２４とに入力される。

【００１０】増幅器２２において（ｓ−ｐ）は二倍され
、２（ｓ−ｐ）が出力として発生され、増幅器２３では
（ｓ−ｐ）が四倍されて４（ｓ−ｐ）が出力として発生
する。そして、増幅器２２の出力は加算器２５に、増幅
器２３の出力は加算器２６に、それぞれ入力される。 加算器２４〜２６においては、それぞれの入力とサンプ
ルホールド回路２９の出力ｐとの加算が行なわれ、その
結果、加算器２４はｓを、加算器２５は２（ｓ−ｐ）＋
ｐを、加算器２６は４（ｓ−ｐ）＋ｐを、それぞれの出
力として発生する。

【００１１】

【実施例】図１は本発明の装置の第一実施例の概略構成
を示したものである。図１において、１はカメラに内蔵
されたマイクロコンピュータ（以下にはマイコンと略記
する）であり、マイコン１はアナログ入力ポートＡＮ−
−ＡＮ３を有するＡ／Ｄ変換器を内蔵し、ＡＦ用演算処
理等を行なう。２，４，６はＡＦ用センサの二次結像系
の感光部であるフォトダイオードであり、このフォトダ
イオードはそれぞれ等価的容量成分３，５，７を有し、
この容量により、フォトダイオードに生じた感光電流の
積分作用が行なわれる。８，９，１０は積分リセット用
スイッチとしての機能を有するＭＯＳトランジスタであ
り、そのゲート端子への入力が“Ｈｉ”になるとＯＮに
なる。１１〜１３はピーク検出用ＭＯＳトランジスタで
あり、各トランジスタのゲートは各フォトダイオードの
アノードに接続されている。また、トランジスタ１〜１
３のソースは共通接続されるとともに定電流源１４に接
続されている。１５はフォトダイオード２，４，６の電
荷を輸送するためのＣＣＤ（電荷結合素子）のシフトゲ
ート、１６はＣＣＤの蓄積電荷を転送する転送レジスタ
、である。１９は該レジスタを駆動するためのレジスタ
駆動パルスＰＮを発生するパルス発生器である。１７は
ＣＣＤの出力トランジスタであり、負荷として定電流源
１８が接続されている。２０は減算器、２２は二倍型の
増幅器、２３は四倍型の増幅器、２４〜２６は加算器、
である。

【００１２】２８は蓄積時間制御回路であり、該回路は
ピーク入力Ｐが所定レベルを越えた時点においてシフト
ゲートをｏｎさせ、フォトダイオードの蓄積電荷をＣＣ
Ｄの転送レジスタ１６に転送させる。また、終了時には
、電荷転送終了をマイコン１に知らせる信号を発生する
。

【００１３】２９はサンプルホールド回路であり、この
回路は蓄積時間制御回路２８の出力が“Ｌｏｗ”の時（
つまり、蓄積終了前の時点）にはサンプリングモードで
動作し、蓄積終了後は該回路２８の出力が“Ｈｉ”に変
化することに応じてホールドモードに転換し、それ自身
の出力を蓄積終了時点のピーク値に保持する。

【００１４】次に図２を参照しつつマイコン１の動作と
ともに本実施例の装置の動作を説明する。

【００１５】＃１にて初期設定としてフラグＦＬＧを０
とする。

【００１６】＃２にて蓄積開始を行なう。この時、マイ
コン１はＰ１端子の出力を“Ｈｉ”から“Ｌｏｗ”に転
換させることによりセット用トランジスタ８〜１０がｏ
ｆｆし、フォトダイオード２，４，６による感光電流の
積分が行なわれる。

【００１７】＃３にて蓄積終了か否かの判断をＰ３端子
の入力のレベルによって判定する。蓄積開始後、画像に
対応する電荷が各フォトダイオードに蓄積されると、そ
の内の最大値のピーク出力がトランジスタ１１〜１３と
定電流源１４とによって検知され、該ピーク出力はサン
プリングモードで動作しているサンプルホールド回路２
９に入力される。従って、サンプルホールド回路２９か
らは該ピーク出力が出力として生じ、これが蓄積時間制
御回路２８に入力される。蓄積時間制御回路２８はその
入力が所定値を越えるとシフトゲート１５をｏｎさせる
とともにマイコン１のＰ３端子に蓄積終了信号を入力さ
せ、かつ、サンプルホールド回路２９をホールドモード
にさせてピーク値をホールドさせる。

【００１８】＃３において蓄積終了と判断されると＃４
に進み、一画素転送を行なう。これは次のように行なわ
れる。すなわち、マイコン１のＰ２端子からパルス発生
器１９に１パルスが送られ、このパルス入力に応じてパ
ルス発生器１９はＣＣＤ駆動用のクロックパルスＰＮを
発生し、このクロックパルスがＣＣＤの転送レジスタ１
６に入力されると一画素分の電荷が転送される。この画
素転送により、先ず、フォトダイオード６に相当する像
信号情報がトランジスタ１７から出力されて減算器２０
へ入力される。

【００１９】減算器２０はトランジスタ１７の出力ｓ（
すなわち前記の像信号情報ｓ）とサンプルホールド回路
２９の出力ｐ（すなわち、フォトダイオードのピーク出
力ｐ）との差（ｓ−ｐ）を出力として発生し、この出力
は増幅器２２及び２３と加算器２４とに入力される。

【００２０】増幅器２２において（ｓ−ｐ）は二倍され
、２（ｓ−ｐ）が出力として発生され、増幅器２３では
（ｓ−ｐ）が四倍されて４（ｓ−ｐ）が出力として発生
する。そして、増幅器２２の出力は加算器２５に、増幅
器２３の出力は加算器２６に、それぞれ入力される。 加算器２４〜２６においては、それぞれの入力とサンプ
ルホールド回路２９の出力ｐとの加算が行なわれ、その
結果、加算器２４はｓを、加算器２５は２（ｓ−ｐ）＋
ｐを、加算器２６は４（ｓ−ｐ）＋ｐを、それぞれの出
力として発生する。

【００２１】この出力を像信号波形と対応させて図３を
参照しつつ説明する。

【００２２】なお、図３においては、像信号波形が三角
波形であると仮定して説明を行なう。

【００２３】図３の（ａ）は加算器２４の出力に対応す
る像波形であり、これは減算器２０への入力の像波形と
同じである。

【００２４】図３の（ｂ）は加算器２５の出力に対応す
る像信号波形である。加算器２５の出力は前述したよう
に２（ｓ−ｐ）＋ｐであり、このうち２（ｓ−ｐ）は負
の量であり（ｓ＜ｐであるから）、したがって２（ｓ−
ｐ）はピーク位置（図に点線で示されている）から２（
ｓ−ｐ）だけ下の位置を意味する。そして加算器２５の
出力を０レベルから見ると、２（ｓ−ｐ）＋ｐ＝２ｓ＋
ｐにて表されることになる。

【００２５】図３の（ｃ）は加算器２６の出力を表し、
加算器２６の出力は、０レベルから見ると４（ｓ−ｐ）
＋ｐ＝４ｓ−３ｐとなる。この場合、同図に示されるよ
うに、Ｓ（ｉ）の両端は下側で飽和しており、このこと
は次のようなことを意味している。すなわち、回路の応
答範囲には限界があるとともにＡ／Ｄ変換器の変換範囲
にも限界があるため、加算器２６の出力は図示したよう
に、Ａ／Ｄ変換器の下限値レベルと回路応答の下限レベ
ルをある程度あわせ込んだ形になっているということで
ある。

【００２６】以上のように＃４における一画素転送の回
路動作を説明したので、図２に戻り、その後のマイコン
１の動作を説明する。

【００２７】＃５においては、ポートＡＮ１に入力され
た倍率１の画素信号をＡ／Ｄ変換する。

【００２８】＃６では＃５で得られた結果をＰ１のメモ
リブロックに転送する（このメモリブロックは全画素数
分に相当するメモリ領域を有したブロックである）。

【００２９】＃７ではフラグＦＬＧの判断を行なう。＃
１にてＦＬＧ＝０と初期設定されたのでＮとなり、＃８
に進む。

【００３０】＃８では、ポートＡＮ２への入力をＡ／Ｄ
変換する。

【００３１】＃９では、＃８におけるＡ／Ｄ変換結果と
ＡＯ（正規に扱える信号の下限レベル）との比較、ＡＮ
２＜ＡＯの判断を行なう。ＡＮ２＜ＡＯでない時には＃
１０に進み、ＡＮ＜ＡＯならば＃１５に進む。

【００３２】＃１０では、ポートＡＮ２のＡ／Ｄ変換値
をＰ２のメモリブロックに転送する。

【００３３】＃１１ではフラグの判別を行なう。この時
は０であるから＃１２に進む。

【００３４】＃１２ではポートＡＮ３への入力をＡ／Ｄ
変換する。

【００３５】＃１３では、ポートＡＮ３への入力とＡＯ
との比較を行ない、ＮＯならば＃１４に進む。

【００３６】＃１４；ポートＡＮ３の入力のＡ／Ｄ変換
値をＰ３のメモリブロックに転送する。

【００３７】＃１５；＃９にてｙｅｓ（つまり、ＡＮ２
＜ＡＯ）ならば、ＦＬＧを１にする。

【００３８】＃１６；＃１３においてＡＮ３＜ＡＯの場
合はＦＬＧを２にする。（増幅倍率との兼合いで、下限
レベルのわり方は通常倍率が高いＦＬＧ＝２の状態が発
生し、次にＦＬＧ＝１の状態が発生することになる。

【００３９】＃１７；全画素の読み出しが完了したか否
かを調べ、完了すれば＃１８へ、完了していなければ＃
４へ、それぞれ進む。

【００４０】上述のシーケンスにおいては、＃１６にお
いてＦＬＧ←２のシーケンスを一度通ると、次からは＃
１１にてＦＬＧ＝２となることにより、＃１２，＃１３
，＃１４のＡ／Ｄ変換、判別、メモリ転送、のルーチン
をスキップすることになる。また、その後、より増幅倍
率の小さいＡＮ２の入力を読み出し中に該入力が下限値
を割ると、＃１５にてＦＬＧ←１とセットされるので、
次回からは＃７にてＦＬＧ＝１となり、＃８〜＃１４の
シーケンスをスキップすることになる。

【００４１】＃１８；フラグの判別を行なう。ＦＬＧ＝
１つまり、２倍入力や４倍入力が下限レベルを割ってそ
のＡ／Ｄ変換値に信頼性がない時には＃１９に進む。

【００４２】＃１９；１倍のデータ、つまり、Ｐ１のメ
モリ値、を用いてＡＦ（オートフォーカス）用の相関演
算を行なう。

【００４３】＃２０；＃１８においてＦＬＧ＝２の場合
は、４倍のデータ値は下限レベルを割って信頼性がない
ので２倍の倍率のデータを用いて相関演算を行なう。

【００４４】＃２１；＃１８にてＦＬＧ＝０、つまり、
どの増幅倍率にても下限レベルを割らなかった時はもっ
とも増幅倍率の高い４倍のデータ（つまり、Ｐ３のメモ
リ値）を用いて相関演算を行なう。

【００４５】＃１９〜＃２１の相関演算後、＃２２に進
む。

【００４６】＃２２；合焦判断を行なう。合焦ならば終
了に進み、非合焦ならば＃２３に進む。

【００４７】＃２３；デフォーカス量（これは＃１９〜
＃２１の相関演算の結果にて求まる）に基づいてレンズ
のフォーカス制御を行なう。

【００４８】図４に本発明の別の実施例を示す。本実施
例では、Ａ／Ｄ変換器を一個のみ内蔵している（つまり
、一入力のみを受け入れる）マイコン３０が用いられて
いる。図１の実施例と相違する点は減算器２０の出力端
に増幅器３１が接続され、増幅器３１とマイコン３０と
の間に入出力線Ｐ３及びＰ４が接続されていることであ
る。なお、その他の構成は図１の実施例と同じであるか
ら説明を省略する。

【００４９】本実施例では、マイコン３０から出される
Ｐ３とＰ４の信号により増幅器３１のゲインを選択的に
変更できるようになっている。該信号と増幅器３１のゲ
インとの一例が表１に示されている。たとえば、Ｐ４＝
０，Ｐ３＝１の時は２倍のゲインが選択される。

【００５０】

【表１】

【００５１】図４の構成におけるマイコン３０の制御動
作のフローチャートを図５に示す。このフローチャート
は図２のフローチャートの点線で囲んだ部分を変更した
ものであり、それ以外のフローは図２と同じである。従
って、図１と同じ機能のステップには図２と同じ番号が
つけられている。

【００５２】以下に図４及び図５を参照して本実施例に
おけるマイコン３０の動作を説明する。

【００５３】本実施例では＃４において一画素転送が行
なわれた後に、＃２５にてマイコン３０はＰ３＝Ｐ４＝
０として増幅器３１のゲインを１に選択する（表１参照
）。そして、減算器２０の出力（ｓ−ｐ）が増幅器３１
に入力されると、この時の増幅器３１のゲインが１であ
ることから増幅器３１は（ｓ−ｐ）なる出力を発生する
。なお、増幅器３１の出力はｐ＋ｋ（ｓ−ｐ）であり、
ｋはゲインである。

【００５４】増幅器３１の出力（ｓ−ｐ）が加算器２４
に入力されることにより加算器２４は出力としてｓを発
生し、ｓがマイコン３０のポートＡＮ１に入力される。

【００５５】＃５にてマイコン３０はＡＮ１入力をＡ／
Ｄ変換し、＃６にてＰ１メモリに転送する。

【００５６】＃７にてフラグＦＬＧをチェックし、ＦＬ
Ｇ＝１がＮＯならば＃２６に進んで増幅器３１のゲイン
を２にする。この時、マイコン３０は表１に示されるよ
うに、Ｐ３＝１，Ｐ４＝０を出力する。

【００５７】従って、加算器２４の出力はｐ＋２（ｓ−
ｐ）＝２ｓ−ｐとなり、これがＡＮ１に入力される。

【００５８】＃２７にてＡＮ１の入力はＡ／Ｄ変換され
、＃２８にて該Ａ／Ｄ変換値が前述のＡＯと比較され、
ＡＮ１＞ＡＯならば＃１０にて２メモリへ転送を行なう
。

【００５９】＃１１にてＦＬＧ＝２か否かの判断をし、
ＮＯならば＃２９にて増幅器３１のゲインとして４を選
択する。従って、加算器２４の出力はｐ＋４（ｓ−ｐ）
＝４ｓ−３ｐとなる。

【００６０】以上のシーケンスにおいて＃２８や＃３０
でｙｅｓなら（つまり、そのゲインにては下限飽和レベ
ルに達していると判断されたならば、＃１５においてＦ
ＬＧ＝１，＃１６においてＦＬＧ＝２，と増幅器３１の
ゲインを設定し、次回の画素読み出し時には図１の実施
例と同様に、Ａ／Ｄ変換及びメモリ転送はスキップされ
る。

【００６１】なお、以上に説明した実施例では、Ａ／Ｄ
変換器内蔵のワンチップマイコンを用いて構成する場合
を示したが、Ａ／Ｄ変換器が外付けになっているマイコ
ンを用いても前記実施例と同じ構成にできることは明ら
かである。

【００６２】また、前記実施例では測距センサとしてフ
ォトダイオードとＣＣＤとで構成されたものを示したが
、これに替えて他の感光素子アレイを用いてもよいこと
は当然である。

【００６３】また、前記実施例では、ピーク値出力手段
としてＭＯＳトランジスタ１１〜１３を用いているが、
他のピーク値検知手段（たとえば、ＯＰアンプ構成によ
るもの）を用いてもよい。

【００６４】また、図４の構成において、増幅器３１の
ゲインの可変段数を更に細かく設定するようにしてもよ
い。

【００６５】また、前記実施例では、増幅時の下限飽和
読み取りをＡ／Ｄ変換後にソフトにより判断しているが
、コンパレータ等により下限飽和を検知するとともに、
その出力をマイコンに入力して下限飽和時の処理を行な
うようにしてもよい。

【００６６】また、以上に示した実施例は本発明を一眼
レフカメラのＡＦ用センサに適用する場合であるが、本
発明が他のラインセンサやエリアセンサにも適用できる
ことは当然である。

【００６７】

【発明の効果】以上に説明したように、本発明の装置で
は、画像信号のピーク値を検出し、該画像信号とピーク
値との差をそれぞれの画像信号に適した増幅度で増幅し
た後にＡ／Ｄ変換するように構成したので、Ａ／Ｄ変換
のダイナミックレンジを有効に生かすことができ、その
結果、量子化ノイズの少ない画像出力装置が提供される
。また、本発明をカメラの測距装置に適用することによ
り、低コントラストの被写体を撮影する場合においても
精度の高い測距及びオートフォーカスを行なうことがで
きる。また、本発明の装置では、ピーク基準出力を増幅
した時に問題となるＡ／Ｄ変換下限飽和に関しても、下
限飽和時においては、その増幅度におけるＡ／Ｄ変換等
をスキップさせるようにしているので、無駄なＡ／Ｄ変
換時間をとることなく迅速なＡ／Ｄ変換を行なうことが
できる。

【図面の簡単な説明】

【図１】本発明装置の第一実施例の概略回路図。

【図２】図１に示した構成においてマイコン１が実行す
る制御動作のフローチャート。

【図３】図１の構成において処理される画像信号の波形
の説明図。

【図４】本発明装置の第二実施例の概略回路図。

【図５】図４の構成においてマイコン３０が実行する制
御動作のフローチャート。

【符号の説明】

１，３０：マイクロコンピュータ　　　　　　２，４，
６：フォトダイオード ３，５，７：等価容量 ８，９，１０：リセット用ＭＯＳトランジスタ１１〜１
３：ピーク検出用ＭＯＳトランジスタ１４：定電流源 １５：シフトゲート　　　　　　　　　　　　　　　　
　　１６：転送レジスタ １７：出力トランジスタ　　　　　　　　　　　　　　
１８：定電流源１９：パルス発生器　　　　　　　　　
　　　　　　　　　２０：減算器２２，２３，３１：増
幅器　　　　　　　　　　　　２４〜２６：加算器 ２８：蓄積時間制御回路　　　　　　　　　　　　　　
２９：サンプルホールド回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　複数の画像信号を発生する光電変換部
   と、該光電変換部から発生される該画像信号のピーク値
   を検出するピーク値検出手段と、各画像信号と該ピーク
   値検出手段の出力との差を発生する減算手段と、該減算
   手段の出力を少なくとも１つ以上の増幅度で増幅する増
   幅手段と、各増幅手段の出力を該ピーク値を基準として
   発生する手段と、この手段の出力をＡ／Ｄ変換するＡ／
   Ｄ変換手段と、を有する画像出力装置。