JP3076054B2

JP3076054B2 - 光電変換装置

Info

Publication number: JP3076054B2
Application number: JP02164562A
Authority: JP
Inventors: 晋一児玉
Original assignee: Olympus Optic Co Ltd
Current assignee: Olympus Corp
Priority date: 1990-06-22
Filing date: 1990-06-22
Publication date: 2000-08-14
Anticipated expiration: 2015-08-14
Also published as: JPH0454775A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、カメラ等において使用される、合焦点検出
装置に使用可能な光電変換装置に関する。

［従来の技術］従来、合焦点検出装置としては、例えば、瞳分割した
２つの被写体像をラインセンサを有する光電変換装置を
用いて検出し、検出した２つの被写体像の位相差から合
焦点を得る装置が知られている。また、最近、上記ライ
ンセンサを組み合わせて、広い範囲に亘って測距するこ
とが行われている。このような上記ラインセンサの組み
合わせを用いずにエリアセンサを用い、このエリアセン
サを構成する各光電変換素子の出力（映像信号）の内、
任意の領域の映像信号のみを抜き出して、合焦点の検出
に使用することが考えられる。

エリアセンサから任意の領域の映像信号を抜き出して
メモリに記憶させる技術としては、従来、以下のような
ものが知られている。

第１の技術は、光電変換装置内にアドレスデコーダ回
路を設け、このアドレスデコーダ回路によりエリアセン
サの各光電変換素子（画素）のアドレス（ｘ座標および
ｙ座標）を直接指定して映像信号を読出してメモリに記
憶させるものである。

第２の技術は、エリアセンサとしてIT−CCD（Interli
ne Transfer−CCD）やFIT−CCD（Frame Interline Tran
sfer−CCD）等を用いるものである。すなわち、各画素
に対応するレジスタを設け、このレジスタに１ライン分
の映像信号を同時に取り込ませるものである。

［発明が解決しようとする課題］しかし、上述のごとき技術には、以下のような課題が
あった。

アドレスデコーダ回路を用いて映像信号を抜き出す場
合、各画素のアドレスをｘ座標およびｙ座標について指
定しなければならないため、回路規模が大きくなり、こ
のためコストが高くなるという課題があった。また、１
画素づつ読出して、A/D変換した後にメモリに記憶させ
なければならないので、「読出し」、「記憶」に要する
時間が長いという課題もあった。

また、１ライン分の映像信号について順次読出しを行
なった後に合焦点検出に用いる領域以外の映像信号を掃
き捨てる場合、全ての画素に対応させてメモリを設ける
こととなるので、メモリ容量が膨大なものとなってしま
うという課題があった。特に、このようなエリアセンサ
を合焦点検出装置に使用する場合は、実際に必要となる
のは数ライン分の情報のみであるので、無駄が多い。

本発明は、以上説明したような従来の合焦点検出装置
の課題に鑑みて試されたものであり、電気回路やメモリ
の規模が小さく、且つ、高速処理が可能な合焦点検出装
置に使用可能な光電変換装置を提供することを目的とす
る。

［課題を解決するための手段］本発明のカメラの光電変換装置は、複数のラインから
なる二次元領域の光電変換を行うMOS型光電変換手段
と、上記MOS型光電変換手段の複数のラインからなる所
定領域を選択して、当該領域に含まれる複数ラインを順
次指定する第１シフトレジスタと、上記第１シフトレジ
スタの出力に応答して、上記所定領域の光電変換信号の
一部、または全部を複数のメモリセルに一時的に保持す
るとともに、垂直方向のデータを共通の読み出し線から
平均化して出力することが可能なアナログメモリ手段
と、上記アナログメモリ手段に保持された上記データを
順次読み出す第２シフトレジスタと、上記第２シフトレ
ジスタで読み出されたデータを外部出力する出力手段と
を具備している。

［作用］本発明の合焦点検出装置に使用可能な光電変換装置に
よれば、光電変換装置（光電変換手段）の一定の領域
（合焦点検出に用いる領域）から映像信号を抜き出す際
に、各画素のアドレスを直接指定して映像信号を読出す
のではなく、単一のシフトレジスタによって、１ライン
分の光電変換信号を同時に読出し、そのままアナログメ
モリに読み込ませるので、電気回路やメモリの規模が小
さくてすみ、且つ、高速処理が可能となる。

［実施例］以下、本発明の実施例について、本発明の合焦点検出
装置に使用可能な光電変換装置を一眼レフレックスカメ
ラに搭載した場合を例にとって説明する。

第１図（ａ）は、本発明の合焦点検出装置に使用可能
な光電変換装置を搭載した一眼レフレックスカメラの電
気回路系の構成を概略的に示すブロック図である。図に
おいて、101は本発明の合焦点検出装置としての合焦点
検出回路、102は被写体からの光束を撮影フィルム（図
示せず）や合焦点検出回路101等に導く撮影レンズ、103
は撮影レンズ102の位置を検出する位置検出回路、104は
撮影レンズ102を合焦点まで移動させる駆動制御回路で
ある。駆動制御回路104は、合焦点検出回路101から入力
した合焦点に関する情報と、位置検出回路103から入力
した撮影レンズ102の位置に関する情報とにより、撮影
レンズ102を合焦点まで移動させる。

第１図（ｂ）は、第１図（ａ）に示した合焦点検出回
路101の光電変換部の構成を概略的に示すブロック図で
ある。図において、101aは複数の光電変換素子からなる
受光部、101bは受光部101aを構成する各光電変換素子の
出力を一時的に記憶する複数のアナログメモリからなる
アナログメモリ部、101cは受光部101aを構成する各光電
変換素子の各ラインの出力を読出し且つ読出した光電変
換信号を上記アナログメモリ部101bの各アナログメモリ
にラッチさせるセレクトレジスタである。セレクトレジ
スタ101cは各ラインに対応させたシフトレジスタを一体
化させて構成されている。このような構成において、セ
レクトレジスタ101cをクロック制御することにより、受
光部101aを構成する各光電変換素子の出力を、高速で上
記アナログメモリ部101bの各アナログメモリにラッチさ
せることが可能となる。

第２図は、第１図に示した一眼レフレックスカメラの
構成の１実施例を示すブロック図である。図に示したよ
うに、本実施例においては、合焦点検出回路101は、撮
影レンズ102を介して導かれた被写体からの光束を瞳分
割して結像させる結像光学系としてのAF光学系201、AF
光学系201によって結像された光束を映像信号に変換す
る光電変換手段としての光電変換装置202、合焦点位置
の検出や撮影レンズ102の駆動量の算出等を行なう合焦
点検出手段としてのAF制御回路203、光電変換装置202が
出力した映像信号をモニターしてAF制御回路203に供給
するモニター回路204、および、光電変換装置202の出力
した映像信号に周波数帯域制限を加えてAF制御回路203
に供給するフィルタ回路205によって構成されている。
また、位置検出回路103は、撮影レンズ102に設けられた
ミラーに光を照射するための発光素子206および撮影レ
ンズ201に設けられたミラーで反射した光を受光して電
気信号に変換する光電変換装置207によって構成されて
いる。

また、第３図に、本実施例に係わる一眼レフレックス
カメラの光学系の構成を概略的に示す。第３図におい
て、第１図或いは第２図の構成部と同じ符号を付した部
分は、それぞれ第１図或いは第２図の場合と同じものを
示す。また、301は撮影レンズ201を介して導かれた被写
体からの光束を反射させるためのミラー、302はコンデ
ンサレンズ、303はコンデンサレンズ302を透過した光束
を２方向に分割するハーフミラー、304は被写体からの
光束を撮影者が目視するためのファインダー、305は各
種表示を被写体からの光束と重ねてファインダーから撮
影者に目視させるための表示用LEDである。

このような一眼レフレックスカメラにおいて、撮影レ
ンズ102を介して導かれた被写体からの光束は、ミラー3
01で反射した後コンデンサレンズを通過し、ハーフミラ
ー303でAF光学系201へ達する光束とファインダー304に
達する光束とに分割される。AF光学系201へ達した光束
は、光電変換装置202で映像信号に変換され、合焦点検
出等に使用される。また、ファインダー304に達した光
束は、撮影者に目視される。

次に、合焦点検出回路101の主要な構成部について、
詳細に説明する。

まず、AF光学系201について説明する。

AF光学系201は、撮影レンズ102およびコンデンサレン
ズ302を通過した被写体からの光束を、瞳分割して光電
変換装置202の受光部（後述）の表面に結像させるため
のものである。第４図に、撮影レンズ102、コンデンサ
レンズ302およびAF光学系201の光学的な関係を概念的に
示す。図において、201aおよび201bはAF光学系201を構
成するAFレンズ、401は光電変換装置202の受光部の表
面、402aはAFレンズ201aによって結像された被写体像、
402bはAFレンズ201bによって結像された被写体像を、そ
れぞれ示している。本実施例の合焦点検出回路101は、
この２つの被写体像402aおよび402bの像間隔を算出し、
算出された像間隔に基づいて一眼レフレックスカメラと
被写体との距離を算出し、この距離に基づいて合焦点を
検出する。

次に、光電変換装置202について説明する。

光電変換装置202は、第４図に示した被写体像402aお
よび402bを映像信号に変換するためのものである。

第５図に、光電変換装置202の内部の構成を概略的に
示す。図において、501は２次元に配列された複数の光
電変換素子を有する受光部、502は受光部501を構成する
各光電変換素子の出力（映像信号）を記憶するためのア
ナログメモリ部、503は受光部501から映像信号を読出し
てアナログメモリ部502に記憶させるためのＶシフトレ
ジスタ（セレクトレジスタ101c）、504はアナログメモ
リ部502に記憶された映像信号を読出すためのΗシフト
レジスタ、505はΗシフトレジスタ504によってアナログ
メモリ部502から読み出された映像信号を外部（モニタ
ー回路204またはフィルタ回路205）に出力するための出
力回路、506は光電変換装置202全体の制御を行なう制御
回路である。

受光部501は、光電変換素子を有する画素セルを２次
元に配列して構成されている。第５図において、Ｓ（i,
j）は、受光部501を構成する画素セルの１つを概念的に
表したものである。なお、「ｉ」は画素セルの水平方向
（図中、横方向）の座標を、「ｊ」は同じく垂直方向
（図中、縦方向）の座標を、それぞれ示している。ま
た、Ｒはリセット信号入力端子、Vjは読出し信号入力端
子、SOiは映像信号出力端子である。水平方向に並んだ
各画素セルＳ（1,j₀）,S（2,j₀），…の読出し信号入力
端子Vj₀は、共通化されている。すなわち、画素セルＳ
（1,j₀）,S（2,j₀），…の映像信号は、走査線Vj₀をオ
ンすることにより同時に読み出される。また、垂直方向
に並んだ各画素セルＳ（i₀,1）,S（i₀,2），…の映像信
号出力端子SOi₀は、共通化されている。

第６図（ａ）に、受光部501の画素セルの電気回路構
成を示す。本実施例では、光電変換素子として、SiT（S
tatic Induction Image Senser）を用いた。また、図に
おいて、MTRはリセット用トランジスタ、MTVは信号読出
し用トランジスタである。本実施例の受光部501は、こ
のような画素セルを２次元に配列して構成されている。
また、SiTの光電変換特性を、第６図（ｂ）に示す。図
において、横軸はSiTが受光した光量、縦軸はSiTの出力
値を示している。このように、SiTは、ある一定のレベ
ルまでは受光光量と出力値が比例するので、光量に応じ
た値の映像信号を得ることかできる。なお、第５図にお
いて、Ｄ（l₁,k）、Ｄ（l₂,k）、Ｄ（l₃,k）は、それぞ
れ、SiTをフィルタで遮光した画素セルを示している。
これらの画素セルは、遮光を行っていない画素セルＳ
（i,j）の出力を補正して暗電流の影響を除去するため
に使用される。

アナログメモリ部502は、２次元に配列された複数個
のメモリセルＭ（m,n）を有している。なお、「ｍ」は
画素セルの水平方向の座標を、「ｎ」は同じく垂直方向
の座標を、それぞれ示している。メモリセルＭ（m,n）
の個数は、水平方向については、受光部501の画素セル
Ｓ（i,j）の個数と同じである。また、メモリセルＭ
（m,n）の垂直方向の個数は、合焦点の検出のための映
像信号の抜き出しを行なう領域の垂直方向の長さに合わ
せて決定すればよいが、ここではｎ個とする。第７図
に、アナログメモリ部502の構成を示す。なお、第７図
においては、垂直方向の１ラインのメモリセルのみ示し
ている。図において、701は受光部501の画素セルの映像
信号出力端子SO₁と各メモリセルとの間の配線を開閉す
るためのスイッチ用トランジスタ、702−１〜702−ｎは
映像信号を記憶する際にメモリセルを選択するためのト
ランジスタ、703−１〜703−ｎは映像信号を蓄積するア
ナログメモリとしてのコンデンサ、704は映像信号を読
出す際にメモリセルを選択するためのトランジスタ、70
5はコンデンサ703−１に蓄積された電荷（映像信号）を
増幅するためのパワートランジスタ,706は各メモリセル
とグランドとの配線を開閉するリセット用のトランジス
タである。

水平方向に並んだ各メモリセルＭ（1,n₀）,M（2,
n₀），…の読出し制御線Mn₀は、共通化されている。す
なわち、メモリセルＭ（1,n₀）,M（2,n₀），…は、読み
込み制御線Mn₀をオンすることにより同時に映像信号を
読み込む。また、垂直方向に並んだ各メモリセルＭ
（m₀,1）,M（m₀,2），…の映像信号出力端子SOi₀も、共
通化されている。ここで、水平方向に並んだ各画素セル
Ｓ（1,j₀）,S（2,j₀），…の読出し信号入力端子Vj₀お
よび垂直方向に並んだ各画素セルＳ（i₀,1）,S（i₀,
2），…の映像信号出力端子SOi₀も、上述のように、そ
れぞれ共通化されている。したがって、Ｖシフトレジス
タ503により、読出し信号入力端子Vj₀と読み込み制御線
Mn₀とが同時にオンされると、水平方向に並んだ各画素
セルＳ（1,j₀）,S（2,j₀），…から出力される各映像信
号は、それぞれ、水平方向に並んだ各メモリセルＭ（1,
n₀）,M（2,n₀），…に同時に記憶される。このように、
本実施例の光電変換装置202では、受光部501から出力さ
れる水平方向の１ライン分の映像信号を、同時にアナロ
グメモリ部502に記憶させることができる。また、垂直
方向に並んだ各メモリセルＭ（m₀,1）,M（m₀,2），…の
読出し制御線Hm₀が共通化されていることより、この読
出し制御線Hm₀をオンすると、各メモリセルＭ（m₀,1）,
M（m₀,2），…は同時に（すなわち、平均化されて）、
映像信号を出力する。

第８図（ａ）に、Ｖシフトレジスタ503の構成を示
す。図において、BSRは基本ブロック、VSPはスタートパ
ルスを入力する入力パルス、VRは２種類のクロック信号
を入力する入力端子である。また、第９図（ａ）に、基
本ブロックBSRの構成を示す。図において、H₁およびH₂
はクロック信号、SPはスタートパルスを、それぞれ示し
ている。また、第９図（ｂ）に、基本ブロックBSRの動
作時のタイミングチャートを示す。図に示したように、
各インバータの出力は、クロック信号H₁によって次段の
基本ブロックBSRにシフトされ、クロック信号Η_２によ
って出力される。

第８図（ａ）に示したように、Ｖシフトレジスタ503
の各基本ブロックBSRの出力は、受光部501の読出し信号
入力端子Vjに信号を与えるものとアナログメモリ部502
の読み込み制御線Mnに信号を与えるものとが、並べられ
ている。このような構成において、第８図（ｂ）に示し
たように、VSPから入力するスタートパルスを適当なク
ロック数だけずらしてVSPから２個入力すると、VjとM
1、Vj＋２とM2、Vj＋３とM3…というように、順次オン
されていく。したがって、受光部501から出力される映
像信号を、水平方向の１ライン分毎に、順次アナログメ
モリ部502に記憶させていくことが可能となる。

Ηシフトレジスタ504は、アナログメモリ部502のメモ
リセルＭ（m,n）の中から映像信号を抜き出すブロック
を選択する第１のシフトレジスタと、この第１のシフト
レジスタによって選択されたブロック内のメモリセルＭ
（m,n）から映像信号を順次読出す第２のシフトレジス
タとによって構成されている。第10図に、Ηシフトレジ
スタ504の構成を示す。図において、HARおよびHALは上
述の第１のシフトレジスタ、HBRおよびHBLは上述の第２
のシフトレジスタ、BSRは基本ブロック、HSP1,HSP2,HSP
1′,HSP2′はそれぞれHAR,HAL,HBR,HBLにスタートパル
スを入力する入力端子、HR1,HR2,HR1′,HR2′はそれぞ
れHAR,HAL,HBR,HBLに２種類のクロック信号を入力する
入力端子、C1およびC2はそれぞれ第１のシフトレジスタ
HARおよびHALの出力と第２のシフトレジスタHBRおよびH
BLの出力とを接続する配線の開閉を行なうための信号を
入力する入力端子である。第４図を用いて説明したよう
に、本実施例では、瞳分割により形成された２つの被写
体像のそれぞれに対して映像信号を読み込まなければな
らないため、この２つの被写体像に対応する受光部501
の領域（ブロック）の選択およびブロック内の映像信号
の読出しを並行して行えるように、第１のシフトレジス
タおよび第２のシフトレジスタをそれぞれ２個づつ設け
た。なお、基本ブロックBSRの構成は、第９図に示した
Ｖシフトレジスタの基本ブロックBSRと同様である。た
だし、第１のシフトレジスタHARおよびHALの各BSRの出
力は、それぞれ、第２のシフトレジスタHBRおよびHBLの
BSRの内、対応するブロックの初段のBSRの出力に接続さ
れている。また、第２のシフトレジスタHBRおよびHBLの
各BSRの出力は、アナログメモリ部502の各読出し制御線
Hmに接続されている。

Ηシフトレジスタ504の動作について説明する。ま
ず、第１のシフトレジスタHARおよびHALによって映像信
号の読み込みを行なうブロックを選択するため、HSP1′
およびHSP2′を「ロー」、HR1′およびHR2′を「ハイ」
にし、HSP1およびHSP2からスタートパルスを、HR1およ
びHR2からクロック信号を、それぞれ第９図（ｂ）に示
したタイミングチャートと同様にして入力する。スター
トパルスが所望のブロックに達すると、第２のシフトレ
ジスタHBRおよびHBLによりアナログメモリ部502から映
像信号を読出すため、入力端子C1,C2を「ハイ」にして
このブロックの初段のBSRの出力を「ハイ」にし、入力
端子C1,C2を「ハイ」に戻した後、HR1′およびHR2′か
らクロック信号を入力し、初段のBSRの「ハイ」出力を
順次シフトさせる。これにより、アナログメモリ部502
の映像信号を読み出すべき領域（ブロック）に対応する
各読出し制御線Hmは順次「オン」になり、読み出された
各映像信号は出力回路505に送られる。

次に、AF制御回路203について説明する。

AF制御回路203では、光電変換装置202からフィルタ回
路205を介して入力した映像信号を用いて、まず、相関
演算を行なう。第11図に、光電変換装置202の２つのブ
ロックで読み出された被写体像（それぞれ、像A,像Ｂと
する）の映像信号の関係を示す。相関演算は、像Ａと像
Ｂとの距離を１画素単位づつずらしながら（この時の像
をずらした量を「ずれ量」と称す）、随時相関演算値Σ
|a_n-k−b_n|を求めることにより、２つの像A,Bの距離を
求める。すなわち、相関演算値が最小となったときのず
れ量が両者の距離である。

続いて規格値演算を行なう。規格値演算とは、相関演
算の信頼性を求める演算であり、ここでは、上述の相関
演算で求めた相関演算値で割った値（規格値）を求める
ことにより行なう。

最後に、補間演算を行なう。第12図は、この補間演算
を説明するためのグラフである。図において、縦軸は相
関演算値、横軸はずれ量である。また、Ｍは相関演算値
が最小となる点を示し、L₁,R₁は、それぞれＭから前後
に１画素単位だけずらした点を示す。図に示したよう
に、L₁,R₁のうち相関演算値が大きい方の点とＭとを通
る直線y₁と、L₁,R₁のうち相関演算値が小さい方の点を
通り、縦軸に対して傾きが直線y₁と対称となる直線y₂と
の交点Ｓが補間演算後のずれ量を与える点となる。これ
らの直線は、それぞれ、L₁,R₁から１画素ずれた点L₂,R₂
を通る。なお、これらの直線の傾きは、となる。

次に、位置検出回路103について、詳細に説明する。

位置検出回路103は、第２図に示したように、撮影レ
ンズ102に設けられたミラーに光を照射するための発光
素子206および撮影レンズ201に設けられたミラーで反射
した光を受光して電気信号に変換する光電変換装置207
によって構成されている。この位置検出回路103の具体
的な構成の一例を、第13図に示す。図において、1301は
撮影レンズ102のレンズ群（図示せず）を保持するため
の枠、1302は枠1301を移動させるためのアクチュエー
タ、1303はアクチュエータ1302に設けられたミラー、13
04はミラー1303の表面に設けられたマスクである。ま
た、発光素子206は、光源1306と、この光源1306の光を
拡散する拡散板1305とによって構成されている。また、
光電変換装置207は、ラインセンサ1307と、このライン
センサ1307の出力により撮影レンズ102の位置を検出す
る制御回路1308とによって構成されている。

このような構成において、光源1306の光は、拡散板13
05を通過する際に拡散光となり、ミラー1303で反射し
て、ラインセンサ1307で光電変換される。ここで、ミラ
ー1303の表面にはマスク1304が設けられているので、ラ
インセンサ1307に達する光の光量は、凹型の分布を有し
ている。制御部1308は、このラインセンサ1307の出力し
た信号の強度分布の変化によって、撮影レンズの移動量
を検出する。

第14図（ａ）は、ラインセンサ1307を構成する受光部
の構成を示す電気回路図である。本実施例では、光電変
換素子として、上述の光電変換装置202と同様、SiTを用
いた。また、LRTはリセット用のMOS型トランジスタであ
る。本実施例のラインセンサ1307は、このような受光部
をライン状に配列して構成されている。

SiTの光電変換特性を、第14図（ｂ）に示す。図にお
いて、横軸はSiTが受光した光量、縦軸はSiTの出力値を
示している。上述の光電変換装置202の場合と同様、SiT
は、ある一定のレベルまでは受光光量と出力値が比例す
るので、光量に応じた値の映像信号を得ることができ
る。

第15図に、ミラー1303およびマスク1304で反射する光
の光量分布の変化の様子を示す。図に示したように、ア
クチュエータ1302が駆動することによりミラー1303とマ
スク1304とが移動すると、（ａ）→（ｂ）→（ｃ）の順
で、光量分布が変化する。

また、第16図に、ラインセンサ1307全体の構成を示
す。図において、1601は受光部群、1602はデコーダ、16
03はD/Aコンバータ、1604,1605,1606はコンパレータ、1
607は判定回路、1608（１）,1608（２），…はメモリと
してのコンデンサ、1609（１）a,1609（１）b,1609
（１）c,1609（２）a,1609（２）b,1609（２）c,…はゲ
ート用トランジスタ、1610（１）,1610（２）…はメモ
リリセット用トランジスタである。

以下、位置検出回路103の動作について、第17図を用
いて説明する。

まず、ゲート用トランジスタを、まず1609（１）a,16
09（２）b,1609（３）ｃ、次に1609（２）a,1609（３）
b,1609（４）ｃというように順次スキャンし（ステップ
ST1701）、このスキャンの結果に基づいて、マスク1304
の初期位置（すなわち、撮影レンズ102の初期位置）を
検出する（ステップST1702）。次に、制御回路1308は、
マスクの移動先の位置x₀を入力し（ステップST1703）、
このx₀に基づいて、D/Aコンバータ1603へ供給する３種
類の信号値を決定する（ステップST1704）。この３種類
の信号値は、ミラー1303およびマスク1304が移動して位
置x₀に達したときに、位置x₀に対応する受光部およびそ
の前後の受光部のゲート用のトランジスタである1609
（x₀−１）a,1609（x₀）b,1609（x₀＋１）ｃがとるべき
出力値を意味している。D/Aコンバータ1603は、供給さ
れた各信号をアナログ信号に変換し、1604,1605,1606に
対して出力する。続いて、ミラー1303およびマスク1304
の移動先の位置x₀に対応する受光部およびその前後の受
光部のゲート用トランジスタである1609（x₀−１）a,16
09（x₀）b,1609（x₀＋１）ｃをオンし（ステップST170
5）、アクチュエータの駆動を開始する（ステップST170
6）。以後、コンパレータ1604,1605,1606を用いて、位
置x₀−1,x₀,x₀＋１に対応する受光部1601の各出力値とD
/Aコンバータ1603か出力する信号の値とを逐次比較し
（ステップST1707）、両者が一致すれば、撮影レンズ10
2がx₀に達したものとみなして、アクチュエータの駆動
を停止し（ステップST1708）、位置検出を終了する。

第18図に、ミラー1303およびマスク1304が移動したと
きの、位置x₀−1,x₀,x₀＋１における、受光部1601の各
出力値の変化を示す。図中Ｄで示した区間において受光
部1601の各出力値の分布が逆転するように、D/Aコンバ
ータ1603の出力信号のレベルを設定すれはよい。

次に、撮影レンズ102について、詳細に説明する。

第19図は、撮影レンズ102の構成の一例を示す図であ
る。図に示したように、撮影レンズ102は、G1,G2,G3の
３個のレンズ群からなり、合焦点検出時には、これらの
レンズ群のすべてが駆動される。

なお、合焦点を検出した際に、第20図に示したよう
な、この合焦点検出を行なう被写体領域の中心から対角
線方向にずれた位置の被写体領域が、非合焦状態となっ
てしまうときがある。しかし、かかる課題は、レンズ群
G1の位置を移動させることによって解決することが可能
である。

第21図（ａ）は、レンズ群G1を合焦位置からマイナス
方向（図中、左方向）へ0.3mmずらしたときの合焦点の
状態を説明するための図、また、第21図（ｂ）は、レン
ズ群G1を合焦位置からプラス方向（図中、右方向）へ0.
3mmずらしたときの合焦点の状態を説明するための図で
ある。図において、F₁およびF₂は、それぞれ、合焦状態
を得る被写体の位置を概念的に示している。また、ｄお
よびｒは、第20図にそれぞれ示したように、結像面（す
なわち、フィルムの表面）の対角線の長さおよび合焦点
検出を行なう被写体領域の中心からの対角線方向へのず
れ量を示している。

例えば、第21図（ａ）に示したように、合焦点検出を
行なう被写体とレンズ群G1との距離が1400mm離れている
とき、レンズ群G1を合焦位置からマイナス方向へ0.3mm
ずらすと、この被写体の中心の合焦状態はほぼ同じであ
るが、被写体の中心から対角線方向に0.2dだけずれた位
置では、レンズ群G1との距離が1120mm離れた位置で合焦
状態が得られる。一方、第21図（ｂ）に示したように、
レンズ群G1を合焦位置からプラス方向へ0.3mmずらす
と、やはり、この被写体の中心の合焦状態はほぼ同じで
あるが、被写体の中心から対角線方向に0.2dだけずれた
位置では、レンズ群G1との距離が1820mm離れた位置で合
焦状態が得られる。このような性質を利用することによ
り、合焦点検出を行なう被写体領域の中心と、この中心
から対角線方向にずれた位置とを、同時に合焦状態とす
ることが可能となる。

次に、このような一眼レフレックスカメラが合焦点の
検出を行なうときの動作シーケンスについて、第22図を
用いて説明する。

まず、合焦点検出を行なう被写体領域を決定する（ス
テップST2201）。例えば、ファーストレリーズがオンさ
れたときのファインダー304の中心部に相当する被写体
領域を合焦点検出を行なう被写体領域とすればよい。続
いて、光電変換装置202をリセットする（ステップST220
2）。

次に、映像信号を取り込む際の、受光部501を構成す
る各光電変換素子の積分時間を決定するための処理を行
なう。まず、ピークモニターを行なう。このピークモニ
ターは、合焦点検出を行なう被写体領域に対応する受光
部501の２つの画素ブロックの内、一方の画素ブロック
の画素セルＳ（i,j）,S（ｉ＋1,j），…,S（ｉ＋k,j）
を用いて行なう。これらの画素セルをそれぞれオンする
と共にΗシフトレジスタ504をオンし（ステップST220
3）、同時にタイマーをスタートさせ（ステップST220
4）、各画素セルの出力値のうちのピーク値（最大値）
をモニター回路204で逐次測定しつつ（ステップST220
6）、タイマーによる計時を行なう（ステップST220
5）。所定の時間か経過する前にピーク値が所定の値に
達したとき（モニターが終了したとき）は、読出し量ｌ
の値を「１」に設定する。すなわち、合焦点検出を行な
う際に、水平方向の１ラインの画素セルについてのみ、
積分を行なうこととする。

次に、映像信号の読出しを行なう。まず、Ｖシフトレ
ジスタ503によって、該当する１ラインの画素セルの出
力をアナログメモリ部502に取り込み（ステップST220
8）、続いて、これらのうち必要なもののみ（すなわ
ち、合焦点検出を行なう２つの画素ブロックの出力の
み）をΗシフトレジスタ504により読出す（ステップST2
209）。読み出された映像信号は、出力回路505から出力
され、フィルタ回路205で高周波成分を除去された後
に、A/D変換回路（図示せず）でA/D変換される（ステッ
プST2210）。A/D変換された映像信号は、照度補正、暗
電流補正等（補正１）を施された後（ステップST221
1）、上述の相関演算および補間演算を行なって撮影レ
ンズ102の移動量を算出する（ステップST2212、ST221
3）。続いて、合焦点を行なう被写体領域の受光部501内
の位置に起因する移動量の誤差を補正（補正２）する
（ステップST2214）。その後、上述のようにして撮影レ
ンズ102を移動させ（ステップST2215）、合焦点検出を
終了する。

一方、ステップST2205において、画素セルの出力値が
所定の値に達する前にタイマーがオーバーフローしたと
きは、モニター値をA/D変換したのち（ステップST221
6）、読み出し量ｌの値を演算により求める（ステップS
T2217）。次に、映像信号の読出しを行なう。まず、Ｖ
シフトレジスタ503によって、該当するラインの画素セ
ルの出力を、上述のようにして、ラインごとに、順次ア
ナログメモリ部502に取り込む（ステップST2218）。続
いて、アナログメモリ部502のトランジスタ702（１）〜
702（ｌ）を同時にオンすることにより、垂直方向の各
記憶データ（映像信号）の平均化を行なう。同様にし
て、各垂直ラインについて記憶データの平均化を行な
い、これらのうち必要なもののみをΗシフトレジスタ50
4により読出す（ステップST2219）。その後、上記ステ
ップST2210以降を実行し、合焦点検出を終了する。

このように、本実施例の合焦点検出装置を使用するこ
とにより、回路規模を小さくし、且つ、処理を高速化す
ることが可能となる。さらに、外部からの制御も容易と
なるので、一眼レフレックスカメラ全体についての回路
規模の縮小を図ることも可能である。

なお、本実施例では、光電変換素子としてSiTを用い
たが、他の光電変換素子を使用してもよい。また、リニ
ア型のアクチュエータを用いたが、変位が最終的にリニ
アになるものであれば、どのようなアクチュエータを使
用してもよい。さらに、ラインセンサの出力を用いて相
関演算や補間演算を行なうこととすれば、より高精度の
移動量の検出を行なうことが可能となる。加えて、マス
クは、コントラストのある非周期パターンを得ることの
できるものであれば、どのようなものであってもよい。

次に、本発明に係わる合焦点検出装置に使用可能な光
電変換装置の第２の実施例について説明する。

本実施例に係わる合焦点検出装置では、Ｖシフトレジ
スタを、上記第１の実施例におけるΗシフトレジスタ50
4と同様、ブロックを選択する第１のシフトレジスタ
と、この第１のシフトレジスタによって選択されたブロ
ック内の映像信号を順次読出す第２のシフトレジスタと
によって構成した。

第23図に、本実施例に係わるＶシフトレジスタの構成
を示す。図において、HR1は上述の第１のシフトレジス
タ、HR2は上述の第２のシフトレジスタ、BSRは基本ブロ
ック、SPはVRにスタートパルスを入力する入力端子、VR
1,VR2はそれぞれHR1,HR2に２種類のクロック信号を入力
する入力端子、Ｃは第１のシフトレジスタHARおよびHAL
の出力と第２のシフトレジスタHBRおよびHBLの出力とを
接続する配線の開閉を行なうための信号を入力する入力
端子である。

また、第23図に示したＶシフトレジスタでは、各基本
ブロックBSRの出力は、受光部501の読出し信号入力端子
Vjに信号を与えるもの、アナログメモリ部502の読み込
み制御線Mnに信号を与えるもの、および、出力を行なわ
ないものが、交互に並べられている。このような構成に
おいて、２クロック分の長さのスタートパルスをVSPか
ら入力すると、第24図（ａ）に示したように、V1とM1、
V2とM2、V3とM3…というように、受光部501の読出し信
号入力端子とアナログメモリ部502の読み込み制御線Mn
とが１組づつ順次オンされる。したがって、受光部501
から出力される映像信号を、水平方向の１ライン分毎
に、順次アナログメモリ部502に記憶させていくことが
可能となる。また、受光部501から出力される映像信号
信号の内、必要なもののみを、水平方向の１ライン分毎
にアナログメモリ部502に記憶させたいときは、VSPから
入力するスタートパルスを２クロック分の長さとするの
ではなく、１クロック分の長さのスタートパルスを、適
当なクロック数だけずらしてVSPから２個入力すればよ
い。例えば、第24図（ｂ）に示したように、２個のスタ
ートパルスを３クロックずらしてVSPから入力すると、V
2とM1、V3とM2、V4とM3…というように、順次オンされ
ていく。

このようにしてＶシフトレジスタを構成することは、
ブロックで指定された領域の全ての映像信号を取り込む
場合に非常に有効であり、電気回路やメモリの規模を小
さくし、高速処理を可能にするだけでなく、Ｖシフトレ
ジスタを作動させるための制御信号を単純化することが
できる。

次に、本発明に係わる合焦点検出装置に使用可能な光
電変換装置の第３の実施例について説明する。本実施例
では、合焦点を検出する方法として、いわゆる山登り方
式を採用した。

第25図は、本実施例に係わる合焦点検出装置の構成を
概略的に示すブロック図である。図において、102は撮
影レンズ、202は光電変換装置、205はフィルタ回路であ
り、それぞれ、上記第１の実施例の撮影レンズ102、光
電変換装置202、フィルタ205と同様の構成を有する。ま
た、2604は制御回路、2605はアクチュエータである。な
お、光電変換装置202のＶシフトレジスタは、上記第２
の実施例で示したような構成であってもよい。

かかる構成において、被写体からの光束は、撮影レン
ズ102により、光電変換装置202の受光面に結像され、光
電変換される。光電変換装置202の出力は、フィルタ回
路205によって特定の周波数のみ抜き出され、制御回路2
604に入力される。制御回路2604は、アクチュエータ260
5を駆動させて撮影レンズ102の位置を移動させながら、
その都度光電変換装置202の出力を取り込み、この出力
値が最大となるような撮影レンズ102の位置を探し出
す。すなわち、光電変換装置202の出力値が最大となる
ときに、合焦状態が得られる。

第26図に、撮影レンズ102の位置と光電変換装置202の
出力値との関係を示す。図に示したように、両者の関係
は滑らかな曲線となるので、光電変換装置202の出力値
が増加する方向へ撮影レンズ102を移動させていき、検
出した光電変換装置202の出力値が減少したときに、前
回検出した最大値を与える位置まで撮影レンズ102を戻
せばよい。

本実施例のような方法により合焦点の検出を行なう場
合は、光電変換装置202の同一の画素セルブロックの出
力のみを繰り返し読出すので、Ｖシフトレジスタ503は
所定の走査線をオンにした状態で固定し、Ηシフトレジ
スタ504のみを動作させて映像信号の読出しを行なう。
すなわち、Ｖシフトレジスタ503のリセットは行わず、
受光部501、アナログメモリ部502およびΗシフトレジス
タ504をリセットし、Ｈシフトレジスタ504を動作させて
映像信号を読出せばよい。

このように、本実施例の合焦点検出装置によれば、Ｖ
シフトレジスタ503は所定の状態で固定し、Ηシフトレ
ジスタ504のみを動作させて映像信号を読出すことがで
きるので、合焦点を検出するまでの処理時間を短くする
ことが可能となる。

［発明の効果］以上詳細に説明したように、本発明によれば、電気回
路やメモリの規模が小さく、且つ、高速処理が可能な合
焦点検出装置に使用可能な光電変換装置を提供すること
ができる。

【図面の簡単な説明】

第１図は本発明の合焦点検出装置に使用可能な光電変換
装置を搭載した一眼レフレックスカメラの電気回路系の
構成を概略的に示すブロック図、第２図は第１図に示し
た一眼レフレックスカメラの構成の１実施例を示すブロ
ック図、第３図は第２図に示した一眼レフレックスカメ
ラの光学系の構成を示す概略的概念図、第４図は撮影レ
ンズ、コンデンサレンズおよびAF光学系の光学的な関係
を示す概念図、第５図は光電変換装置202の内部の構成
を概略的に示すブロック図、第６図（ａ）は受光部の画
素セルの構成を示す電気回路図、第６図（ｂ）はSiTの
光電変換特性を示すグラフ、第７図はアナログメモリ部
の構成を示す電気回路図、第８図（ａ）はＶシフトレジ
スタの構成を示す概念図、第８図（ｂ）はＶシフトレジ
スタの動作を説明するためのタイミングチャート、第９
図（ａ）はＶシフトレジスタの基本ブロックの構成を示
す電気回路図、第９図（ｂ）はＶシフトレジスタの基本
ブロックの動作時のタイミングチャート、第10図はΗシ
フトレジスタの構成を示す概念図、第11図は光電変換装
置の２つのブロックで読み出された被写体像の映像信号
の関係を示すグラフ、第12図は補間演算を説明するため
のグラフ、第13図は位置検出回路の構成を示す概念図、
第14図（ａ）はラインセンサを構成する受光部の構成を
示す電気回路図、第14図（ｂ）はSiTの光電変換特性を
示すグラフ、第15図はミラーおよびマスクで反射する光
の光量分布の変化の様子を示す概念図、第16図はライン
センサ全体の構成を示す電気回路図、第17図は位置検出
回路の動作シーケンスを示すフローチャート、第18図は
ミラーおよびマスクが移動したときの受光部の各出力値
の変化を示す概念図、第19図は撮影レンズの概略的構成
図、第20図は合焦点検出を行なう被写体領域の位置のず
れを説明するための概念図、第21図（ａ）および第21図
（ｂ）は撮影レンズの所定のレンズ群を合焦位置からず
らしたときの合焦点の状態を説明するための概念図、第
22図は合焦点の検出を行なうときの動作シーケンスを示
すフローチャート、第23図は本発明の実施例に係わるＶ
シフトレジスタの構成を示す概念図、第24図は第23図に
示したＶシフトレジスタの動作を説明するためのタイミ
ングチャート、第25図は本発明の第３の実施例に係わる
合焦点検出装置の構成を概略的に示すブロック図、第26
図は撮影レンズの位置と光電変換装置の出力値との関係
を示すグラフである。 101……合焦点検出回路、102……撮影レンズ、103……
位置検出回路、104……駆動制御回路、201……AF光学
系、202……光電変換装置、203……AF制御回路203、204
……モニター回路、205……フィルタ回路、206……発光
素子、207……光電変換装置、501……受光部、502……
アナログメモリ部、503……Ｖシフトレジスタ、504……
Ηシフトレジスタ、505……出力回路、506……制御回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩＨ０４Ｎ 101:00

Claims

(57)【特許請求の範囲】

【請求項１】複数のラインからなる二次元領域の光電変
換を行うMOS型光電変換手段と、上記MOS型光電変換手段の複数ラインからなる所定領域
を選択して、当該領域に含まれる複数ラインを順次指定
する第１シフトレジスタと、上記第１シフトレジスタの出力に応答して、上記所定領
域の光電変換信号の一部、または全部を複数のメモリセ
ルに一時的に保持するとともに、垂直方向のデータを共
通の読み出し線から平均化して出力することが可能なア
ナログメモリ手段と、上記アナログメモリ手段に保持された上記データを順次
読み出す第２シフトレジスタと、上記第２シフトレジスタで読み出されたデータを外部出
力する出力手段と、を具備することを特徴とする光電変換装置。