JP3302328B2

JP3302328B2 - 合焦点検出装置

Info

Publication number: JP3302328B2
Application number: JP29536898A
Authority: JP
Inventors: 晋一児玉
Original assignee: Olympus Optic Co Ltd
Current assignee: Olympus Corp
Priority date: 1998-10-16
Filing date: 1998-10-16
Publication date: 2002-07-15
Anticipated expiration: 2017-07-15
Also published as: JPH11287945A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、カメラ等において
使用される、合焦点検出装置に関する。

【０００２】

【従来の技術】従来、合焦点検出装置としては、例え
ば、瞳分割した２つの被写体像をラインセンサを有する
光電変換装置を用いて検出し、検出した２つの被写体像
の位相差から合焦点を得る装置が知られている。また、
最近、上記ラインセンサを組み合わせて、広い範囲に亘
って測距することが行われている。このような上記ライ
ンセンサの組み合わせを用いずにエリアセンサを用い、
このエリアセンサを構成する各光電変換素子の出力（映
像信号）の内、任意の領域の映像信号のみを抜き出し
て、合焦点の検出に使用することが考えられる。

【０００３】エリアセンサから任意の領域の映像信号を
抜き出してメモリに記憶させる技術としては、従来、以
下のようなものが知られている。第１の技術は、光電変
換装置内にアドレスデコーダ回路を設け、このアドレス
デコーダ回路によりエリアセンサの各光電変換素子（画
素）のアドレス（ｘ座標およびｙ座標）を直接指定して
映像信号を読出してメモリに記憶させるものである。

【０００４】第２の技術は、エリアセンサとしてＩＴ−
ＣＣＤ（ＩｎｔｅｒｌｉｎｅＴｒａｎｓｆｅｒ−ＣＣ
Ｄ）やＦＩＴ−ＣＣＤ（ＦｒａｍｅＩｎｔｅｒｌｉｎ
ｅＴｒａｎｓｆｅｒ−ＣＣＤ）等を用いるものである。
すなわち、各画素に対応するレジスタを設け、このレジ
スタに１ライン分の映像信号を同時に取り込ませるもの
である。

【０００５】

【発明が解決しようとする課題】しかし、上述のごとき
技術には、以下のような課題があった。アドレスデコー
ダ回路を用いて映像信号を抜き出す場合、各画素のアド
レスをｘ座標およびｙ座標について指定しなければなら
ないため、回路規模が大きくなり、このためコストが高
くなるという課題があった。また、１画素づつ読出し
て、Ａ／Ｄ変換した後にメモリに記憶させなければなら
ないので、「読出し」、「記憶」に要する時間が長いと
いう課題もあった。

【０００６】また、１ライン分の映像信号について順次
読出しを行なった後に合焦点検出に用いる領域以外の映
像信号を掃き捨てる場合、全ての画素に対応させてメモ
リを設けることとなるので、メモリ容量が膨大なものと
なってしまうという課題があった。特に、このようなエ
リアセンサを合焦点検出装置に使用する場合は、実際に
必要となるのは数ライン分の情報のみであるので、無駄
が多い。

【０００７】本発明は、以上説明したような従来の合焦
点検出装置の課題に鑑みて試されたものであり、電気回
路やメモリの規模が小さく、且つ、高速処理が可能な合
焦点検出装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】すなわち本発明の合焦点
検出装置は、撮影光学系と、受光面上に結像した光学像
を電気信号に変換するための、複数の光電素子が２次元
的に配列された光電変換手段と、上記撮影光学系の瞳を
伝達し、伝達された光束を分割し、上記光電変換手段に
分割された複数の光束を導く瞳分割光学系と、単一のセ
レクトレジスタによって、上記光電変換手段から読み出
される１ライン分の像信号を、読み出しと同時に記憶す
るメモリと、上記メモリのメモリセルの中から像信号を
読み出すブロックを選択する、少なくとも２個の第１の
シフトレジスタと、上記第１のシフトレジスタにそれぞ
れ１個ずつ接続され、上記第１のシフトレジスタで選択
された上記ブロック内の各メモリセルに対応する像信号
を読み出す第２のシフトレジスタと、上記第２のシフト
レジスタにより読み出された像信号を基に、相関演算を
行う相関演算手段と、を具備することを特徴とする。

【０００９】

【００１０】本発明の合焦点検出装置によれば、光電変
換装置（光電変換手段）の一定の領域（合焦点検出に用
いる領域）から映像信号を抜き出す際に、各画素のアド
レスを直接指定して映像信号を読出すのではなく、単一
のシフトレジスタによって、１ライン分の光電変換信号
を同時に読出し、そのままアナログメモリに読み込ませ
るので、電気回路やメモリの規模が小さくてすみ、且
つ、高速処理が可能となる。

【００１１】

【発明の実施の形態】以下、本発明の実施の形態につい
て、本発明の合焦点検出装置を一眼レフレックスカメラ
に搭載した場合を例にとって説明する。図１（ａ）は、
本発明の合焦点検出装置を搭載した一眼レフレックスカ
メラの電気回路系の構成を概略的に示すブロック図であ
る。図において、１０１は本発明の合焦点検出装置とし
ての合焦点検出回路、１０２は被写体からの光束を撮影
フィルム（図示せず）や合焦点検出回路１０１等に導く
撮影レンズ、１０３は撮影レンズ１０２の位置を検出す
る位置検出回路、１０４は撮影レンズ１０２を合焦点ま
で移動させる駆動制御回路である。駆動制御回路１０４
は、合焦点検出回路１０１から入力した合焦点に関する
情報と、位置検出回路１０３から入力した撮影レンズ１
０２の位置に関する情報とにより、撮影レンズ１０２を
合焦点まで移動させる。

【００１２】図１（ｂ）は、図１（ａ）に示した合焦点
検出回路１０１の光電変換部の構成を概略的に示すブロ
ック図である。図において、１０１ａは複数の光電変換
素子からなる受光部、１０１ｂは受光部１０１ａを構成
する各光電変換素子の出力を一時的に記憶する複数のア
ナログメモリからなるアナログメモリ部、１０１ｃは受
光部１０１ａを構成する各光電変換素子の各ラインの出
力を読出し且つ読出した光電変換信号を上記アナログメ
モリ部１０１ｂの各アナログメモリにラッチさせるセレ
クトレジスタである。セレクトレジスタ１０１ｃは各ラ
インに対応させたシフトレジスタを一体化させて構成さ
れている。このような構成において、セレクトレジスタ
１０１ｃをクロック制御することにより、受光部１０１
ａを構成する各光電変換素子の出力を、高速で上記アナ
ログメモリ部１０１ｂの各アナログメモリにラッチさせ
ることが可能となる。

【００１３】図２は、図１に示した一眼レフレックスカ
メラの構成の１実施の形態を示すブロック図である。図
に示したように、本実施の形態においては、合焦点検出
回路１０１は、撮影レンズ１０２を介して導かれた被写
体からの光束を瞳分割して結像させる結像光学系として
のＡＦ光学系２０１、ＡＦ光学系２０１によって結像さ
れた光束を映像信号に変換する光電変換手段としての光
電変換装置２０２、合焦点位置の検出や撮影レンズ１０
２の駆動量の算出等を行なう合焦点検出手段としてのＡ
Ｆ制御回路２０３、光電変換装置２０２が出力した映像
信号をモニターしてＡＦ制御回路２０３に供給するモニ
ター回路２０４、および、光電変換装置２０２の出力し
た映像信号に周波数帯域制限を加えてＡＦ制御回路２０
３に供給するフィルタ回路２０５によって構成されてい
る。また、位置検出回路１０３は、撮影レンズ１０２に
設けられたミラーに光を照射するための発光素子２０６
および撮影レンズ２０１に設けられたミラーで反射した
光を受光して電気信号に変換する光電変換装置２０７に
よって構成されている。

【００１４】また、図３に、本実施例に係わる一眼レフ
レックスカメラの光学系の構成を概略的に示す。図３に
おいて、図１或いは図２の構成部と同じ符号を付した部
分は、それぞれ図１或いは図２の場合と同じものを示
す。また、３０１は撮影レンズ２０１を介して導かれた
被写体からの光束を反射させるためのミラー、３０２は
コンデンサレンズ、３０３はコンデンサレンズ３０２を
通過した光束を２方向に分割するハーフミラー、３０４
は被写体からの光束を撮影者が目視するためのファイン
ダー、３０５は各種表示を被写体からの光束と重ねてフ
ァインダーから撮影者に目視させるための表示用ＬＥＤ
である。

【００１５】このような一眼レフレックスカメラにおい
て、撮影レンズ１０２を介して導かれた被写体からの光
束は、ミラー３０１で反射した後コンデンサレンズを通
過し、ハーフミラー３０３でＡＦ光学系２０１へ達する
光束とファインダー３０４に達する光束とに分割され
る。ＡＦ光学系２０１ヘ達した光束は、光電変換装置２
０２で映像信号に変換され、合焦点検出等に使用され
る。また、ファインダー３０４に達した光束は、撮影者
に目視される。

【００１６】次に、合焦点検出回路１０１の主要な構成
部について、詳細に説明する。まず、ＡＦ光学系２０１
について説明する。ＡＦ光学系２０１は、撮影レンズ１
０２およびコンデンサレンズ３０２を通過した被写体か
らの光束を、瞳分割して光電変換装置２０２の受光部
（後述）の表面に結像させるためのものである。図４
に、撮影レンズ１０２、コンデンサレンズ３０２および
ＡＦ光学系２０１の光学的な関係を概念的に示す。図に
おいて、２０１ａおよび２０１ｂはＡＦ光学系２０１を
構成するＡＦレンズ、４０１は光電変換装置２０２の受
光部の表面、４０２ａはＡＦレンズ２０１ａによって結
像された被写体像、４０２ｂはＡＦレンズ２０１ｂによ
って結像された被写体像を、それぞれ示している。本実
施の形態の合焦点検出回路１０１は、この２つの被写体
像４０２ａおよび４０２ｂの像間隔を算出し、算出され
た像間隔に基づいて一眼レフレックスカメラと被写体と
の距離を算出し、この距離に基づいて合焦点を検出す
る。

【００１７】次に、光電変換装置２０２について説明す
る。光電変換装置２０２は、図４に示した被写体像４０
２ａおよび４０２ｂを映像信号に変換するためのもので
ある。

【００１８】図５に、光電変換装置２０２の内部の構成
を概略的に示す。図において、５０１は２次元に配列さ
れた複数の光電変換素子を有する受光部、５０２は受光
部５０１を構成する各光電変換素子の出力（映像信号）
を記憶するためのアナログメモリ部、５０３は受光部５
０１から映像信号を読出してアナログメモリ部５０２に
記憶させるためのＶシフトレジスタ（セレクトレジスタ
１０１ｃ）、５０４はアナログメモリ部５０２に記憶さ
れた映像信号を読出すためのＨシフトレジスタ、５０５
はＨシフトレジスタ５０４によってアナログメモリ部５
０２から読み出された映像信号を外部（モニター回路２
０４またはフィルタ回路２０５）に出力するための出力
回路、５０６は光電変換装置２０２全体の制御を行なう
制御回路である。

【００１９】受光部５０１は、光電変換素子を有する画
素セルを２次元に配列して構成されている。図５におい
て、Ｓ（ｉ，ｊ）は、受光部５０１を構成する画素セル
の１つを概念的に表したものである。なお、「ｉ」は画
素セルの水平方向（図中、横方向）の座標を、「ｊ」は
同じく垂直方向（図中、縦方向）の座標を、それぞれ示
している。また、Ｒはリセット信号入力端子、Ｖｊは読
出し信号入力端子、ＳＯｉは映像信号出力端子である。
水平方向に並んだ各画素セルＳ（１，ｊ₀ ），Ｓ（２，
ｊ₀ ），…の読出し信号入力端子Ｖｊ₀ は、共通化され
ている。すなわち、画素セルＳ（１，ｊ₀ ），Ｓ（２，
ｊ₀ ），…の映像信号は、走査線Ｖｊ₀をオンすること
により同時に読み出される。また、垂直方向に並んだ各
画素セルＳ（ｉ0 ，１），Ｓ（ｉ₀ ，２），…の映像信
号出力端子ＳＯｉ₀ は、共通化されている。

【００２０】図６（ａ）に、受光部５０１の画素セルの
電気回路構成を示す。本実施の形態では、光電変換素子
として、ＳｉＴ（ＳｔａｔｉｃＩｎｄｕｃｔｉｏｎ
ＩｍａｇｅＳｅｎｓｅｒ）を用いた。また、図におい
て、ＭＴＲはリセット用トランジスタ、ＭＴＶは信号読
出し用トランジスタである。本実施の形態の受光部５０
１は、このような画素セルを２次元に配列して構成され
ている。また、ＳｉＴの光電変換特性を、図６（ｂ）に
示す。図において、横軸はＳｉＴが受光した光量、縦軸
はＳｉＴの出力値を示している。このように、ＳｉＴ
は、ある一定のレベルまでは受光光量と出力値が比例す
るので、光量に応じた値の映像信号を得ることができ
る。なお、図５において、Ｄ（ｌ₁ ，ｋ），Ｄ（ｌ₂ ，
ｋ），Ｄ（ｌ₃ ，ｋ）は、それぞれ、ＳｉＴをフィルタ
で遮光した画素セルを示している。これらの画素セル
は、遮光を行っていない画素セルＳ（ｉ，ｊ）の出力を
補正して暗電流の影響を除去するために使用される。

【００２１】アナログメモリ部５０２は、２次元に配列
された複数個のメモリセルＭ（ｍ，ｎ）を有している。
なお、「ｍ」は画素セルの水平方向の座標を、「ｎ」は
同じく垂直方向の座標を、それぞれ示している。メモリ
セルＭ（ｍ，ｎ）の個数は、水平方向については、受光
部５０１の画素セルＳ（ｉ，ｊ）の個数と同じである。
また、メモリセルＭ（ｍ，ｎ）の垂直方向の個数は、合
焦点の検出のための映像信号の抜き出しを行なう領域の
垂直方向の長さに合わせて決定すればよいが、ここでは
ｎ個とする。図７に、アナログメモリ部５０２の構成を
示す。なお、図７においては、垂直方向の１ラインのメ
モリセルのみ示している。図において、７０１は受光部
５０１の画素セルの映像信号出力端子ＳＯ₁ と各メモリ
セルとの間の配線を開閉するためのスイッチ用トランジ
スタ、７０２−１〜７０２−ｎは映像信号を記憶する際
にメモリセルを選択するためのトランジスタ、７０３−
１〜７０３−ｎは映像信号を蓄積するアナログメモリと
してのコンデンサ、７０４は映像信号を読出す際にメモ
リセルを選択するためのトランジスタ、７０５はコンデ
ンサ７０３−１に蓄積された電荷（映像信号）を増幅す
るためのパワートランジスタ，７０６は各メモリセルと
グランドとの配線を開閉するリセット用のトランジスタ
である。

【００２２】水平方向に並んだ各メモリセルＭ（１，ｎ
₀ ），Ｍ（２，ｎ₀ ），…の読出し制御線Ｍｎ₀ は、共
通化されている。すなわち、メモリセルＭ（１，ｎ
ｏ），Ｍ（２，ｎｏ），…は、読み込み制御線Ｍｎ₀ を
オンすることにより同時に映像信号を読み込む。また、
垂直方向に並んだ各メモリセルＭ（ｍ₀ ，１），Ｍ（ｍ
₀，２），…の映像信号出力端子ＳＯｉ₀ も、共通化さ
れている。ここで、水平方向に並んだ各画素セルＳ
（１，ｊ₀ ），Ｓ（２，ｊ₀ ），…の読出し信号入力端
子Ｖｊ₀ および垂直方向に並んだ各画素セルＳ（ｉ₀ ，
１），Ｓ（ｉ₀ ，２），…の映像信号出力端子ＳＯｉ₀
も、上述のように、それぞれ共通化されている。したが
って、Ｖシフトレジスタ５０３により、読出し信号入力
端子Ｖｊ₀ と読み込み制御線Ｍｎ₀ とが同時にオンされ
ると、水平方向に並んだ各画素セルＳ（１，ｊ₀ ），Ｓ
（２，ｊ₀ ），…から出力される各映像信号は、それぞ
れ、水平方向に並んだ各メモリセルＭ（１，ｎ₀ ），Ｍ
（２，ｎ₀ ），…に同時に記憶される。このように、本
実施の形態の光電変換装置２０２では、受光部５０１か
ら出力される水平方向の１ライン分の映像信号を、同時
にアナログメモリ部５０２に記憶させることができる。
また、垂直方向に並んだ各メモリセルＭ（ｍ₀ ，１），
Ｍ（ｍ₀ ，２），…の読出し制御線Ｈｍ₀ が共通化され
ていることより、この読出し制御線Ｈｍ₀ をオンする
と、各メモリセルＭ（ｍ₀ ，１），Ｍ（ｍ₀ ，２），…
は同時に（すなわち、平均化されて）、映像信号を出力
する。

【００２３】図８（ａ）に、Ｖシフトレジスタ５０３の
構成を示す。図において、ＢＳＲは基本ブロック、ＶＳ
Ｐはスタートパルスを入力する入力パルス、ＶＲは２種
類のクロック信号を入力する入力端子である。また、図
９（ａ）に、基本ブロックＢＳＲの構成を示す。図にお
いて、Ｈ₁ およびＨ₂ はクロック信号、ＳＰはスタート
パルスを、それぞれ示している。また、図９（ｂ）に、
基本ブロックＢＳＲの動作時のタイミングチャートを示
す。図に示したように、各インバータの出力は、クロッ
ク信号Ｈ₁ によって次段の基本プロックＢＳＲにシフト
され、クロック信号Ｈ₂ によって出力される。

【００２４】図８（ａ）に示したように、Ｖシフトレジ
スタ５０３の各基本フロックＢＳＲの出力は、受光部５
０１の読出し信号入力端子Ｖｊに信号を与えるものとア
ナログメモリ部５０２の読み込み制御線Ｍｎに信号を与
えるものとが、並べられている。このような構成におい
て、図８（ｂ）に示したように、ＶＳＰから入力するス
タートパルスを適当なクロック数だけずらしてＶＳＰか
ら２個入力すると、ＶｊとＭ１、Ｖｊ＋２とＭ２、Ｖｊ
＋３とＭ３…というように、順次オンされていく。した
がって、受光部５０１から出力される映像信号を、水平
方向の１ライン分毎に、順次アナログメモリ部５０２に
記憶させていくことが可能となる。

【００２５】Ｈシフトレジスタ５０４は、アナログメモ
リ部５０２のメモリセルＭ（ｍ，ｎ）の中から映像信号
を抜き出すブロックを選択する第１のシフトレジスタ
と、この第１のシフトレジスタによって選択されたブロ
ック内のメモリセルＭ（ｍ，ｎ）から映像信号を順次読
出す第２のシフトレジスタとによって構成されている。
図１０に、Ｈシフトレジスタ５０４の構成を示す。図に
おいて、ＨＡＲおよびＨＡＬは上述の第１のシフトレジ
スタ、ＨＢＲおよびＨＢＬは上述の第２のシフトレジス
タ、ＢＳＲは基本ブロック、ＨＳＰ１，ＨＳＰ２，ＨＳ
Ｐ１′，ＨＳＰ２′はそれぞれＨＡＲ，ＨＡＬ，ＨＢ
Ｒ，ＨＢＬにスタートパルスを入力する入力端子、ＨＲ
１，ＨＲ２，ＨＲ１′，ＨＲ２′はそれぞれＨＡＲ，Ｈ
ＡＬ，ＨＢＲ，ＨＢＬに２種類のクロック信号を入力す
る入力端子、Ｃ１およびＣ２はそれぞれ第１のシフトレ
ジスタＨＡＲおよびＨＡＬの出力と第２のシフトレジス
タＨＢＲおよびＨＢＬの出力とを接続する配線の開閉を
行なうための信号を入力する入力端子である。図４を用
いて説明したように、本実施の形態では、瞳分割により
形成された２つの被写体像のそれぞれに対して映像信号
を読み込まなければならないため、この２つの被写体像
に対応する受光部５０１の領域（ブロック）の選択およ
びブロック内の映像信号の読出しを並行して行えるよう
に、第１のシフトレジスタおよび第２のシフトレジスタ
をそれぞれ２個づつ設けた。なお、基本ブロックＢＳＲ
の構成は、図９に示したＶシフトレジスタの基本ブロッ
クＢＳＲと同様である。ただし、第１のシフトレジスタ
ＨＡＲおよびＨＡＬの各ＢＳＲの出力は、それぞれ、第
２のシフトレジスタＨＢＲおよびＨＢＬのＢＳＲの内、
対応するブロックの初段のＢＳＲの出力に接続されてい
る。また、第２のシフトレジスタＨＢＲおよびＨＢＬの
各ＢＳＲの出力は、アナログメモリ部５０２の各読出し
制御線Ｈｍに接続されている。

【００２６】Ｈシフトレジスタ５０４の動作について説
明する。まず、第１のシフトレジスタＨＡＲおよびＨＡ
Ｌによって映像信号の読み込みを行なうブロックを選択
するため、ＨＳＰ１′およびＨＳＰ２′を「ロー」、Ｈ
Ｒ１′およびＨＲ２′を「ハイ」にし、ＨＳＰ１および
ＨＳＰ２からスタートパルスを、ＨＲ１およびＨＲ２か
らクロック信号を、それぞれ図９（ｂ）に示したタイミ
ングチャートと同様にして入力する。スタートパルスが
所望のブロックに達すると、第２のシフトレジスタＨＢ
ＲおよびＨＢＬによりアナログメモリ部５０２から映像
信号を読出すため、入力端子Ｃ１，Ｃ２を「ハイ」にし
てこのブロックの初段のＢＳＲの出力を「ハイ」にし、
入力端子Ｃ１，Ｃ２を「ハイ」に戻した後、ＨＲ１′お
よびＨＲ２′からクロック信号を入力し、初段のＢＳＲ
の「ハイ」出力を順次シフトさせる。これにより、アナ
ログメモリ部５０２の映像信号を読み出すべき領域（ブ
ロック）に対応する各読出し制御線Ｈｍは順次「オン」
になり、読み出された各映像信号は出力回路５０５に送
られる。

【００２７】次に、ＡＦ制御回路２０３について説明す
る。ＡＦ制御回路２０３では、光電変換装置２０２から
フィルタ回路２０５を介して入力した映像信号を用い
て、まず、相関演算を行なう。図１１に、光電変換装置
２０２の２つのブロックで読み出された被写体像（それ
ぞれ、像Ａ，像Ｂとする）の映像信号の関係を示す。相
関演算は、像Ａと像Ｂとの距離を１画素単位づつずらし
ながら（この時の像をずらした量を「ずれ量」と称
す）、随時相関演算値Σ｜ａ_n-k −ｂ_n ｜を求めること
により、２つの像Ａ，Ｂの距離を求める。すなわち、相
関演算値が最小となったときのずれ量が両者の距離であ
る。

【００２８】続いて規格値演算を行なう。規格値演算と
は、相関演算の信頼性を求める演算であり、ここでは、
上述の相関演算で求めた相関演算値で割った値（規格
値）を求めることにより行なう。

【００２９】最後に、補間演算を行なう。図１２は、こ
の補間演算を説明するためのグラフである。図におい
て、縦軸は相関演算値、横軸はずれ量である。また、Ｍ
は相関演算値が最小となる点を示し、Ｌ₁ ，Ｒ₁ は、そ
れぞれＭから前後に１画素単位だけずらした点を示す。
図に示したように、Ｌ₁ ，Ｒ₁ のうち相関演算値が大き
い方の点とＭとを通る直線ｙ₁ と、Ｌ₁ ，Ｒ₁ のうち相
関演算値が小さい方の点を通り、縦軸に対して傾きが直
線ｙ₁ と対称となる直線ｙ₂ との交点Ｓが補間演算後の
ずれ量を与える点となる。これらの直線は、それぞれ、
Ｌ₁ ，Ｒ₁ から１画素ずれた点Ｌ₂ ，Ｒ₂ を通る。な
お、これらの直線の傾きは、Ｌ₂ ＞Ｒ₂ のとき；（（Ｌ₁ −Ｍ）＋（Ｌ₂ −Ｍ）＋（Ｒ₂ −Ｒ₁ ））／３Ｌ₂ ≦Ｒ₂ のとき；（（Ｒ₂ −Ｒ₁ ）＋（Ｒ₁ −Ｍ）＋（Ｌ₂ −Ｌ₁ ））／
３となる。

【００３０】次に、位置検出回路１０３について、詳細
に説明する。位置検出回路１０３は、図２に示したよう
に、撮影レンズ１０２に設けられたミラーに光を照射す
るための発光素子２０６および撮影レンズ２０１に設け
られたミラーで反射した光を受光して電気信号に変換す
る光電変換装置２０７によって構成されている。この位
置検出回路１０３の具体的な構成の一例を、図１３に示
す。図において、１３０１は撮影レンズ１０２のレンズ
群（図示せず）を保持するための枠、１３０２は枠１３
０１を移動させるためのアクチュエータ、１３０３はア
クチュエータ１３０２に設けられたミラー、１３０４は
ミラー１３０３の表面に設けられたマスクである。ま
た、発光素子２０６は、光源１３０６と、この光源１３
０６の光を拡散する拡散板１３０５とによって構成され
ている。また、光電変換装置２０７は、ラインセンサ１
３０７と、このラインセンサ１３０７の出力により撮影
レンズ１０２の位置を検出する制御回路１３０８とによ
って構成されている。

【００３１】このような構成において、光源１３０６の
光は、拡散板１３０５を通過する際に拡散光となり、ミ
ラー１３０３で反射して、ラインセンサ１３０７で光電
変換される。ここで、ミラー１３０３の表面にはマスク
１３０４が設けられているので、ラインセンサ１３０７
に達する光の光量は、凹型の分布を有している。制御部
１３０８は、このラインセンサ１３０７の出力した信号
の強度分布の変化によって、撮影レンズの移動量を検出
する。

【００３２】図１４（ａ）は、ラインセンサ１３０７を
構成する受光部の構成を示す電気回路図である。本実施
の形態では、光電変換素子として、上述の光電変換装置
２０２と同様、ＳｉＴを用いた。また、ＬＲＴはリセッ
ト用のＭＯＳ型トランジスタである。本実施の形態のラ
インセンサ１３０７は、このような受光部をライン状に
配列して構成されている。

【００３３】ＳｉＴの光電変換特性を、図１４（ｂ）に
示す。図において、横軸はＳｉＴが受光した光量、縦軸
はＳｉＴの出力値を示している。上述の光電変換装置２
０２の場合と同様、ＳｉＴは、ある一定のレベルまでは
受光光量と出力値が比例するので、光量に応じた値の映
像信号を得ることができる。

【００３４】図１５に、ミラー１３０３およびマスク１
３０４で反射する光の光量分布の変化の様子を示す。図
に示したように、アクチュエータ１３０２が駆動するこ
とによりミラー１３０３とマスク１３０４とが移動する
と、（ａ）→（ｂ）→（ｃ）の順で、光量分布が変化す
る。

【００３５】また、図１６に、ラインセンサ１３０７全
体の構成を示す。図において、１６０１は受光部群、１
６０２はデコーダ、１６０３はＤ／Ａコンバータ、１６
０４，１６０５，１６０６はコンパレータ、１６０７は
判定回路、１６０８（１），１６０８（２），…はメモ
リとしてのコンデンサ、１６０９（１）ａ，１６０９
（１）ｂ，１６０９（１）ｃ，１６０９（２）ａ，１６
０９（２）ｂ，１６０９（２）ｃ，…はゲート用トラン
ジスタ、１６１０（１），１６１０（２）…はメモリリ
セット用トランジスタである。

【００３６】以下、位置検出回路１０３の動作につい
て、図１７を用いて説明する。まず、ゲート用トランジ
スタを、まず１６０９（１）ａ，１６０９（２）ｂ，１
６０９（３）ｃ、次に１６０９（２）ａ，１６０９
（３）ｂ，１６０９（４）ｃというように順次スキャン
し（ステップＳＴ１７０１）、このスキャンの結果に基
づいて、マスク１３０４の初期位置（すなわち、撮影レ
ンズ１０２の初期位置）を検出する（ステップＳＴ１７
０２）。次に、制御回路１３０８は、マスクの移動先の
位置ｘ₀ を入力し（ステップＳＴ１７０３）、このｘ₀
に基づいて、Ｄ／Ａコンバータ１６０３へ供給する３種
類の信号値を決定する（ステップＳＴ１７０４）。この
３種類の信号値は、ミラー１３０３およびマスク１３０
４が移動して位置ｘ₀ に達したときに、位置ｘ₀ に対応
する受光部およびその前後の受光部のゲート用トランジ
スタである１６０９（ｘ₀ −１）ａ，１６０９（ｘ₀ ）
ｂ，１６０９（ｘ₀ ＋１）ｃがとるべき出力値を意味し
ている。Ｄ／Ａコンパータ１６０３は、供給された各信
号をアナログ信号に変換し、１６０４，１６０５，１６
０６に対して出力する。続いて、ミラー１３０３および
マスク１３０４の移動先の位置Ｘ₀ に対応する受光部お
よびその前後の受光部のゲート用トランジスタである１
６０９（ｘ₀ −１）ａ，１６０９（ｘ₀ ）ｂ，１６０９
（ｘ₀ ＋１）ｃをオンし（ステップＳＴ１７０５）、ア
クチュエータの駆動を開始する（ステップＳＴ１７０
６）。以後、コンパレータ１６０４，１６０５，１６０
６を用いて、位置ｘ₀ −１，ｘ₀ ，ｘ₀ ＋１に対応する
受光部１６０１の各出力値とＤ／Ａコンバータ１６０３
が出力する信号の値とを逐次比較し（ステップＳＴ１７
０７）、両者が一致すれば、撮影レンズ１０２がｘ₀ に
達したものとみなして、アクチュエータの駆動を停止し
（ステップＳＴ１７０８）、位置検出を終了する。

【００３７】図１８に、ミラー１３０３およびマスク１
３０４が移動したときの、位置ｘ₀−１，ｘ₀ ，ｘ₀ ＋
１における、受光部１６０１の各出力値の変化を示す。
図中Ｄで示した区間において受光部１６０１の各出力値
の分布が逆転するように、Ｄ／Ａコンバータ１６０３の
出力信号のレベルを設定すればよい。

【００３８】次に、撮影レンズ１０２について、詳細に
説明する。図１９は、撮影レンズ１０２の構成の一例を
示す図である。図に示したように、撮影レンズ１０２
は、Ｇ１，Ｇ２，Ｇ３の３個のレンズ群からなり、合焦
点検出時には、これらのレンズ群のすべてが駆動され
る。

【００３９】なお、合焦点を検出した際に、図２０に示
したような、この合焦点検出を行なう被写体領域の中心
から対角線方向にずれた位置の被写体領域が、非合焦状
態となってしまうときがある。しかし、かかる課題は、
レンズ群Ｇ１の位置を移動させることによって解決する
ことが可能である。

【００４０】図２１（ａ）は、レンズ群Ｇ１を合焦位置
からマイナス方向（図中、左方向）へ０．３ｍｍずらし
たときの合焦点の状態を説明するための図、また、図２
１（ｂ）は、レンズ群Ｇ１を合焦位置からプラス方向
（図中、右方向）へ０．３ｍｍずらしたときの合焦点の
状態を説明するための図である。図において、Ｆ₁ およ
びＦ₂ は、それぞれ、合焦状態を得る被写体の位置を概
念的に示している。また、ｄおよびｒは、図２０にそれ
ぞれ示したように、結像面（すなわち、フィルムの表
面）の対角線の長さおよび合焦点検出を行なう被写体領
域の中心からの対角線方向へのずれ量を示している。

【００４１】例えば、図２１（ａ）に示したように、合
焦点検出を行なう被写体とレンズ群Ｇ１との距離が１４
００ｍｍ離れているとき、レンズ群Ｇ１を合焦位置から
マイナス方向へ０．３．ｍｍずらすと、この被写体の中
心の合焦状態はほぼ同じであるが、被写体の中心から対
角線方向に０．２ｄだけずれた位置では、レンズ群Ｇ１
との距離が１１２０ｍｍ離れた位置で合焦状態が得られ
る。一方、図２１（ｂ）に示したように、レンズ群Ｇ１
を合焦位置からプラス方向へ０．３ｍｍずらすと、やは
り、この被写体の中心の合焦状態はほぼ同じであるが、
被写体の中心から対角線方向に０．２ｄだけずれた位置
では、レンズ群Ｇ１との距離が１８２０ｍｍ離れた位置
で合焦状態が得られる。このような性質を利用すること
により、合焦点検出を行なう被写体領域の中心と、この
中心から対角線方向にずれた位置とを、同時に合焦状態
とすることが可能となる。

【００４２】次に、このような一眼レフレックスカメラ
が合焦点の検出を行なうときの動作シーケンスについ
て、図２２を用いて説明する。まず、合焦点検出を行な
う被写体領域を決定する（ステップＳＴ２２０１）。例
えば、ファーストレリーズがオンされたときのファイン
ダー３０４の中心部に相当する被写体領域を合焦点検出
を行なう被写体領域とすればよい。続いて、光電変換装
置２０２をリセットする（ステップＳＴ２２０２）。

【００４３】次に、映像信号を取り込む際の、受光部５
０１を構成する各光電変換素子の積分時間を決定するた
めの処理を行なう。まず、ピークモニターを行なう。こ
のピークモニターは、合焦点検出を行なう被写体領域に
対応する受光部５０１の２つの画素ブロックの内、一方
の画素ブロックの画素セルＳ（ｉ，ｊ），Ｓ（ｉ＋１，
ｊ），…，Ｓ（ｉ＋ｋ，ｊ）を用いて行なう。これらの
画素セルをそれぞれオンすると共にＨシフトレジスタ５
０４をオンし（ステップＳＴ２２０３）、同時にタイマ
ーをスタートさせ（ステップＳＴ２２０４）、各画素セ
ルの出力値のうちのピーク値（最大値）をモニター回路
２０４で逐次測定しつつ（ステップＳＴ２２０６）、タ
イマーによる計時を行なう（ステップＳＴ２２０５）。
所定の時間が経過する前にピーク値が所定の値に達した
とき（モニターが終了したとき）は、読出し量ｌの値を
「１」に設定する。すなわち、合焦点検出を行なう際
に、水平方向の１ラインの画素セルについてのみ、積分
を行なうこととする。

【００４４】次に、映像信号の読出しを行なう。まず、
Ｖシフトレジスタ５０３によって、該当する１ラインの
画素セルの出力をアナログメモリ部５０２に取り込み
（ステップＳＴ２２０８）、続いて、これらのうち必要
なもののみ（すなわち、合焦点検出を行なう２つの画素
ブロックの出力のみ）をＨシフトレジスタ５０４により
読出す（ステップＳＴ２２０９）。読み出された映像信
号は、出力回路５０５から出力され、フィルタ回路２０
５で高周波成分を除去された後に、Ａ／Ｄ変換回路（図
示せず）でＡ／Ｄ変換される（ステップＳＴ２２１
０）。Ａ／Ｄ変換された映像信号は、照度補正、暗電流
補正等（補正１）を施された後（ステップＳＴ２２１
１）、上述の相関演算および補間演算を行なって撮影レ
ンズ１０２の移動量を算出する（ステップＳＴ２２１
２，ＳＴ２２１３）。続いて、合焦点を行なう被写体領
域の受光部５０１内の位置に起因する移動量の誤差を補
正（補正２）する（ステップＳＴ２２１４）。その後、
上述のようにして撮影レンズ１０２を移動させ（ステッ
プＳＴ２２１５）、合焦点検出を終了する。

【００４５】一方、ステップＳＴ２２０５において、画
素セルの出力値が所定の値に達する前にタイマーがオー
バーフローしたときは、モニター値をＡ／Ｄ変換したの
ち（ステップＳＴ２２１６）、読出し量ｌの値を演算に
より求める（ステップＳＴ２２１７）。次に、映像信号
の読出しを行なう。まず、Ｖシフトレジスタ５０３によ
って、該当するラインの画素セルの出力を、上述のよう
にして、ラインごとに、順次アナログメモリ部５０２に
取り込む（ステップＳＴ２２１８）。続いて、アナログ
メモリ部５００のトランジスタ７０２（１）〜７０２
（ｌ）を同時にオンすることにより、垂直方向の各記憶
データ（映像信号）の平均化を行なう。同様にして、各
垂直ラインについて記憶データの平均化を行ない、これ
らのうち必要なもののみをＨシフトレジスタ５０４によ
り読出す（ステップＳＴ２２１９）。その後、上記ステ
ップＳＴ２２１０以降を実行し、合焦点検出を終了す
る。

【００４６】このように、本実施の形態の合焦点検出装
置を使用することにより、回路規模を小さくし、且つ、
処理を高速化することが可能となる。さらに、外部から
の制御も容易となるので、一眼レフレックスカメラ全体
についての回路規模の縮小を図ることも可能である。

【００４７】なお、本実施の形態では、光電変換素子と
してＳｉＴを用いたが、他の光電変換素子を使用しても
よい。また、リニア型のアクチュエータを用いたが、変
位が最終的にリニアになるものであれば、どのようなア
クチュエータを使用してもよい。さらに、ラインセンサ
の出力を用いて相関演算や補間演算を行なうこととすれ
ば、より高精度の移動量の検出を行なうことが可能とな
る。加えて、マスクは、コントラストのある非周期パタ
ーンを得ることのできるものであれば、どのようなもの
であってもよい。

【００４８】次に、本発明に係わる合焦点検出装置の第
２の実施の形態について説明する。本実施の形態に係わ
る合焦点検出装置では、Ｖシフトレジスタを、上記第１
の実施の形態におけるＨシフトレジスタ５０４と同様、
ブロックを選択する第１のシフトレジスタと、この第１
のシフトレジスタによって選択されたブロック内の映像
信号を順次読出す第２のシフトレジスタとによって構成
した。

【００４９】図２３に、本実施の形態に係わるＶシフト
レジスタの構成を示す。図において、ＨＲ１は上述の第
１のシフトレジスタ、ＨＲ２は上述の第２のシフトレジ
スタ、ＢＳＲは基本ブロック、ＳＰはＶＲ１にスタート
パルスを入力する入力端子、ＶＲ１，ＶＲ２はそれぞれ
ＨＲ１，ＨＲ２に２種類のクロック信号を入力する入力
端子、Ｃは第１のシフトレジスタＨＡＲおよびＨＡＬの
出力と第２のシフトレジスタＨＢＲおよびＨＢＬの出力
とを接続する配線の開閉を行なうための信号を入力する
入力端子である。

【００５０】また、図２３に示したＶシフトレジスタで
は、各基本ブロックＢＳＲの出力は、受光部５０１の読
出し信号入力端子Ｖｊに信号を与えるもの、アナログメ
モリ部５０２の読み込み制御線Ｍｎに信号を与えるも
の、および、出力を行なわないものが、交互に並べられ
ている。このような構成において、２クロック分の長さ
のスタートパルスをＶＳＰから入力すると、図２４
（ａ）に示したように、Ｖ１とＭ１，Ｖ２とＭ２，Ｖ３
とＭ３…というように、受光部５０１の読出し信号入力
端子とアナログメモリ部５０２の読み込み制御線Ｍｎと
が１組づつ順次オンされる。したがって、受光部５０１
から出力される映像信号を、水平方向の１ライン分毎
に、順次アナログメモリ部５０２に記憶させていくこと
が可能となる。また、受光部５０１から出力される映像
信号の内、必要なもののみを、水平方向の１ライン分毎
にアナログメモリ部５０２に記憶させたいときは、ＶＳ
Ｐから入力するスタートパルスを２クロック分の長さと
するのではなく、１クロック分の長さのスタートパルス
を、適当なクロック数だけずらしてＶＳＰから２個入力
すればよい。例えば、図２４（ｂ）に示したように、２
個のスタートパルスを３クロックずらしてＶＳＰから入
力すると、Ｖ２とＭ１、Ｖ３とＭ２，Ｖ４とＭ３…とい
うように、順次オンされていく。

【００５１】このようしてＶシフトレジスタを構成する
ことは、ブロックで指定された領域の全ての映像信号を
取り込む場合に非常に有効であり、電気回路やメモリの
規模を小さくし、高速処理を可能にするだけでなく、Ｖ
シフトレジスタを作動させるための制御信号を単純化す
ることができる。

【００５２】次に、本発明に係わる合焦点検出装置の第
３の実施の形態について説明する。本実施の形態では、
合焦点を検出する方法として、いわゆる山登り方式を採
用した。

【００５３】図２５は、本実施の形態に係わる合焦点検
出装置の構成を概略的に示すブロック図である。図にお
いて、１０２は撮影レンズ、２００は光電変換装置、２
０５はフィルタ回路であり、それぞれ、上記第１の実施
の形態の撮影レンズ１０２、光電変換装置２０２、フィ
ルタ回路２０５と同様の構成を有する。また、２６０４
は制御回路、２６０５はアクチュエータである。なお、
光電変換装置２０２のＶシフトレジスタは、上記第２の
実施の形態で示したような構成であってもよい。

【００５４】かかる構成において、被写体からの光束
は、撮影レンズ１０２により、光電変換装置２０２の受
光面に結像され、光電変換される。光電変換装置２０２
の出力は、フィルタ回路２０５によって特定の周波数の
み抜き出され、制御回路２６０４に入力される。制御回
路２６０４は、アクチュエータ２６０５を駆動させて撮
影レンズ１０２の位置を移動させながら、その都度光電
変換装置２０２の出力を取り込み、この出力値が最大と
なるような撮影レンズ１０２の位置を探し出す。すなわ
ち、光電変換装置２０２の出力値が最大となるときに、
合焦状態が得られる。

【００５５】図２６に、撮影レンズ１０２の位置と光電
変換装置２０２の出力値との関係を示す。図に示したよ
うに、両者の関係は滑らかな曲線となるので、光電変換
装置２０２の出力値が増加する方向へ撮影レンズ１０２
を移動させていき、検出した光電変換装置２０２の出力
値が減少したときに、前同検出した最大値を与える位置
まで撮影レンズ１０２を戻せばよい。

【００５６】本実施の形態のような方法により合焦点の
検出を行なう場合は、光電変換装置２０２の同一の画素
セルブロックの出力のみを繰り返し読出すので、Ｖシフ
トレジスタ５０３は所定の走査線をオンにした状態で固
定し、Ｈシフトレジスタ５０４のみを動作させて映像信
号の読出しを行なう。すなわち、Ｖシフトレジスタ５０
３のリセットは行わず、受光部５０１、アナログメモリ
部５０２およびＨシフトレジスタ５０４をリセットし、
Ｈシフトレジスタ５０４を動作させて映像信号を読出せ
ばよい。

【００５７】このように、本実施の形態の合焦点検出装
置によれば、Ｖシフトレジスタ５０３は所定の状態で固
定し、Ｈシフトレジスタ５０４のみを動作させて映像信
号を読出すことができるので、合焦点を検出するまでの
処理時間を短くすることが可能となる。

【００５８】

【発明の効果】以上詳細に説明したように、本発明によ
れば、電気回路やメモリの規模が小さく、且つ、高速処
理が可能な合焦点検出装置を提供することができる。

【図面の簡単な説明】

【図１】本発明の合焦点検出装置を搭載した一眼レフレ
ックスカメラの電気回路系の構成を概略的に示すブロッ
ク図である。

【図２】図１に示した一眼レフレックスカメラの構成の
１実施の形態を示すブロック図である。

【図３】図２に示した一眼レフレックスカメラの光学系
の構成を示す概略的概念図である。

【図４】撮影レンズ、コンデンサレンズおよびＡＦ光学
系の光学的な関係を示す概念図である。

【図５】光電変換装置２０２の内部の構成を概略的に示
すブロック図である。

【図６】（ａ）は受光部の画素セルの構成を示す電気回
路図、（ｂ）はＳｉＴの光電変換特性を示すグラフであ
る。

【図７】アナログメモリ部の構成を示す電気回路図であ
る。

【図８】（ａ）はＶシフトレジスタの構成を示す概念
図、（ｂ）はＶシフトレジスタの動作を説明するための
タイミングチャートである。

【図９】（ａ）はＶシフトレジスタの基本ブロックの構
成を示す電気回路図、（ｂ）はＶシフトレジスタの基本
ブロックの動作時のタイミングチャートである。

【図１０】Ｈシフトレジスタの構成を示す概念図であ
る。

【図１１】光電変換装置の２つのブロックで読み出され
た被写体像の映像信号の関係を示すグラフである。

【図１２】補間演算を説明するためのグラフである。

【図１３】位置検出回路の構成を示す概念図である。

【図１４】（ａ）はラインセンサを構成する受光部の構
成を示す電気回路図、（ｂ）はＳｉＴの光電変換特性を
示すグラフである。

【図１５】ミラーおよびマスクで反射する光の光量分布
の変化の様子を示す概念図である。

【図１６】ラインセンサ全体の構成を示す電気回路図で
あるる

【図１７】位置検出回路の動作シーケンスを示すフロー
チャートである。

【図１８】ミラーおよびマスクが移動したときの受光部
の各出力値の変化を示す概念図である。

【図１９】撮影レンズの概略的構成図である。

【図２０】合焦点検出を行なう被写体領域の位置のずれ
を説明するための概念図である。

【図２１】撮影レンズの所定のレンズ群を合焦位置から
ずらしたときの合焦点の状態を説明するための概念図で
ある。

【図２２】合焦点の検出を行なうときの動作シーケンス
を示すフローチャートである。

【図２３】本発明の実施の形態に係わるＶシフトレジス
タの構成を示す概念図である。

【図２４】図２３に示したＶシフトレジスタの動作を説
明するためのタイミングチャートである。

【図２５】本発明の第３の実施の形態に係わる合焦点検
出装置の構成を概略的に示すブロック図である。

【図２６】撮影レンズの位置と光電変換装置の出力値と
の関係を示すグラフである。

【符号の説明】

１０１合焦点検出回路、１０２撮影レンズ、１０３位置検出回路、１０４駆動制御回路、２０１ＡＦ光学系、２０２光電変換装置、２０３ＡＦ制御回路、２０４モニター回路、２０５フィルタ同路、２０６発光素子、２０７光電変換装置、５０１受光部、５０２アナログメモリ部、５０３Ｖシフトレジスタ、５０４Ｈシフトレジスタ、５０５出力回路、５０６制御回路。

Claims

(57)【特許請求の範囲】

【請求項１】撮影光学系と、受光面上に結像した光学像を電気信号に変換するため
の、複数の光電素子が２次元的に配列された光電変換手
段と、上記撮影光学系の瞳を伝達し、伝達された光束を分割
し、上記光電変換手段に分割された複数の光束を導く瞳
分割光学系と、単一のセレクトレジスタによって、上記光電変換手段か
ら読み出される１ライン分の像信号を、読み出しと同時
に記憶するメモリと、上記メモリのメモリセルの中から像信号を読み出すブロ
ックを選択する、少なくとも２個の第１のシフトレジス
タと、上記第１のシフトレジスタにそれぞれ１個ずつ接続さ
れ、上記第１のシフトレジスタで選択された上記ブロッ
ク内の各メモリセルに対応する像信号を読み出す第２の
シフトレジスタと、上記第２のシフトレジスタにより読み出された像信号を
基に、相関演算を行う相関演算手段と、を具備することを特徴とする合焦点検出装置。