JPH04250644A - マルチチップ実装ｉｃ - Google Patents

マルチチップ実装ｉｃ

Info

Publication number
JPH04250644A
JPH04250644A JP3023879A JP2387991A JPH04250644A JP H04250644 A JPH04250644 A JP H04250644A JP 3023879 A JP3023879 A JP 3023879A JP 2387991 A JP2387991 A JP 2387991A JP H04250644 A JPH04250644 A JP H04250644A
Authority
JP
Japan
Prior art keywords
chip
switches
logic circuit
switch
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3023879A
Other languages
English (en)
Inventor
Toshimi Taniguchi
谷口　敏美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3023879A priority Critical patent/JPH04250644A/ja
Publication of JPH04250644A publication Critical patent/JPH04250644A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はマルチチップ実装ＩＣに
関し、特にデジタル信号をインタフェースとする複数の
ＩＣチップを１パッケージ内に封止するマルチチップ実
装ＩＣに関する。
【０００２】
【従来の技術】従来のマルチチップ実装ＩＣは、図４に
示す様に第１の論理回路７を配置した第１のＩＣチップ
２と、第２の論理回路２６を配置した第２のＩＣチップ
３を１つのＩＣチップ１内に封止し、ＩＣパッケージ１
上のリード６７〜７６と第１のＩＣチップ２の入力パッ
ド７７〜７９と出力パッド８５，８６、或いは第２のＩ
Ｃチップ３の入力パッド８３，８４と出力パッド９０〜
９２との間をボンディングワイヤ９３〜１０２でボンデ
ィングしてＩＣパッケージ１の外部から第１のＩＣチッ
プ２や第２のＩＣチップ３と信号の送受を行わせている
。更に、第１のＩＣチップ２の入力パッド８０と第２の
ＩＣチップの出力パッド８９、或いは第１のＩＣチップ
２の出力パッド８７，８８と第２のＩＣチップ３の入力
パッド８１，８２との間をボンディングワイヤ１０３〜
１０５でチップ間ボンディングし、ＩＣパッケージ内に
封止したＩＣチップ間の信号の送受を行わせて、マルチ
チップ封止ＩＣを構成する。尚、図４において図の簡略
化のため、各ＩＣチップへの電源供給に必要なリード、
ボンディングワイヤ、パッド、ＩＣチップ内の配線の図
示は省略した。
【０００３】ここで図４に示したようなマルチチップ封
止ＩＣの製造工程として、一般には図５に示すフローチ
ャートの様に、まず封止前に第１のＩＣチップ、第２の
ＩＣチップをそれぞれウェハ検査し、ウェハ内で良品を
選別している。この時、図６に示すパルスパターン図の
様にＩＣチップ内の論理回路の入力に与える特定の入力
パルスパターンと、この入力パルスパターンに対応して
ＩＣから出力されるパルスパターンの良否を照合するた
めの出力期待パターンとを組合わせたテストパターンが
用いられる。このテストパターンはコンピュータシュミ
レーション等を用いて作成する。
【０００４】次に、ＩＣパッケージに封止した後は、図
４に示したようにＩＣパッケージ１内でチップ間ボンデ
ィングしてしまう入力パッド８０〜８２や出力パッド８
７〜８９がある為、組立検査では上述のウェハ検査に用
いた単独ＩＣチップ用のテストパターンを利用できなく
なる。この為、第１のＩＣチップと第２のＩＣチップと
を結合した論理回路についてのテストパターンを別に用
意し、このテストパターンを用いてＩＣ全体としての検
査を行っている。
【０００５】
【発明が解決しようとする課題】上述したように、従来
のマルチチップ実装ＩＣでは、複数個のＩＣチップに対
する検査に際し、ウェハ検査と組立検査とで異なるテス
トパターンを必要としている。このテストパターン作成
においてはコンピュータシュミレーションを利用してい
るが、全自動で作成できる段階には至っておらず、回路
設計と同等以上に設計工数を必要としている。又、ＩＣ
チップの結合により等価的に回路規模が増大する為に、
故障検出率が下がる為、複雑で大容量のテストパターン
を作成しなければならない。即ち、従来のマルチチップ
実装ＩＣの設計においては、組立後は等価的に回路規模
が増大する為、ウェハ検査用のテストパターン作成より
も組立検査用のテストパターン作成の方が工数がかかる
という問題と、故障検出率が低下するという問題がある
。本発明の目的は単独ＩＣチップ用のテストパターンを
用いて封止後においても複数個のＩＣを夫々検査するこ
とを可能とし、製造工数の削減及び故障検出率の向上を
図ったマルチチップ実装ＩＣを提供することにある。
【０００６】
【課題を解決するための手段】本発明のマルチチップ実
装ＩＣは、１つのＩＣパッケージに封止した複数個のＩ
Ｃチップには、自身の論理回路と信号パッドとの間に設
けた切替スイッチと、これら切替スイッチ間に接続され
るバイパス配線とを設け、切替スイッチを選択的に切替
動作して各信号パッドを論理回路に接続し、或いは論理
回路をバイパスさせ得るように構成している。
【０００７】
【作用】本発明によれば、論理回路をバイパスするよう
に切替スイッチを制御すれば、１つのパッケージ内に封
止された複数個のＩＣチップを他のＩＣチップから独立
させることができ、このＩＣチップを単独で検査するこ
とが可能となる。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例のマルチチップ実装ＩＣの
構成図である。ＩＣパッケージ１内に第１のＩＣチップ
２と第２のＩＣチップ３を封止し、ＩＣパッケージ１と
第１のＩＣチップ２や第２のＩＣチップ３との間をボン
ディングしたり、第１のＩＣチップと第２のＩＣチップ
との間をチップ間ボンディングするのは従来と同じであ
る。しかしながら、封止する第１のＩＣチップ２の構成
として、第２チップ３とチップ間ボンディングする第１
の信号パッド４〜６と第１の論理回路７との信号線間に
複数個の１回路２接点の切替スイッチからなる第１のス
イッチ８〜１０（以下、同様）を接続し、ＩＣパッケー
ジ１とボンディングする第２の信号パッド１２，１３と
第１の論理回路７との信号線間に第２のスイッチ１７，
１８を接続している。そして、第１のスイッチ８〜１０
と第２のスイッチ１７，１８、或いは試験用パッド１１
との間に切替伝送路としてバイパス配線１９を接続し、
更に第１のスイッチ８〜１０と第２のスイッチ１７，１
８を切替制御をさせるための制御信号線２０を設け、こ
の制御信号線２０に入力パッド２１と出力パッド２２を
接続している。
【０００９】同様にして封止する第２のＩＣチップ３の
構成として、第１のＩＣチップ２とチップ間ボンディン
グする第３の信号パッド２３〜２５と第２の論理回路２
６との信号線間に第３のスイッチ２７〜２９を接続し、
ＩＣパッケージ１とボンディングする第４の信号パッド
３０〜３４のうちの信号パッド３０〜３２と第２の論理
回路２６との信号線間に第４のスイッチ３５〜３７を接
続している。そして、第３のスイッチ２７〜２９と第２
のスイッチ３５〜３７との間に切替伝送路としてバイパ
ス配線３８を接続し、さらに第３のスイッチ２７〜２９
および第４のスイッチ３５〜３７を切替制御をさせるた
めの制御信号線３９を設け、この制御信号線３９に入力
パッド４０を接続している。尚、図中説明の簡単のため
電源供給のためのリードやボンディング，パッド，配線
等の図示は省略している。
【００１０】次に動作を説明する。ここで、例えば第１
のスイッチ８〜１０、第２のスイッチ１７，１８、第３
のスイッチ２７〜２９、第４のスイッチ３５〜３７は双
方向に信号伝送でき、“０”，“１”，“２”の３レベ
ルの論理で切替制御されるものとする。即ち、制御信号
“０”にて第１のスイッチ８〜１０、第２のスイッチ１
６〜１８、第３のスイッチ２７〜２９、第４のスイッチ
３５〜３７はいずれもバイパス配線１９，３８を分離し
、第１の論理回路７と第２の論理回路２６の信号線を選
択する様動作する。このときには、ＩＣ全体として従来
とまったく同等の第１の論理回路４と第２の論理回路２
６を結合した動作をする。
【００１１】次に制御信号“１”が与えられた場合には
、第１のＩＣチップ２内の第１のスイッチ８〜１０、第
２のスイッチ１７，１８はバイパス配線１９を分離し、
第１の論理回路７の信号線を選択する様動作し、第２の
ＩＣチップ３内の第３のスイッチ２７〜２９、第４のス
イッチ３５〜３７はバイパス配線３８を選択し、第２の
論理回路２６の信号線を分離する様動作する。この状態
においては、第１の論理回路７から第１のスイッチ８〜
１０に至る信号路が、第２のＩＣチップ３内の第３のス
イッチ２７〜２９によってバイパス配線３８につながり
、第４のスイッチ３５〜３７を経てＩＣパッケージ１の
リード４１〜４３まで至る信号路が構成される。よって
、このときにはＩＣの封止後もＩＣパッケージ外部より
、第１の論理回路７単独の機能を行うことが可能である
。
【００１２】又、制御信号“２”が与えられた場合には
、第１のＩＣチップ２内の第１のスイッチ８〜１０、第
２のスイッチ１７，１８はバイパス配線１９を選択し、
第１の論理回路７の信号線を分離する様動作し、第２の
ＩＣチップ３内の第３のスイッチ２７〜２９、第４のス
イッチ３５〜３７はバイパス配線３８を分離し、第２の
論理回路２６の信号線を選択する。この状態では、第１
のチップ２内の試験用パッド１１、第２の信号パッド１
２，１３、バイパス配線１９、第１のスイッチ８〜１０
を通る信号路が構成されて、第２の論理回路２６単独の
機能試験を行うことが可能である。
【００１３】したがって、この構成のマルチチップ実装
ＩＣによれば、その製造工程は図２の製造フローにより
行われる。同図において、ＩＣパッケージへの封止まで
は図２の従来の製造フローと同じであるが、組立検査に
おいては切替制御信号を“１”又は“２”とすることに
よって第１のＩＣチップ２或いは第２のＩＣチップ３を
夫々他のチップから分離させ、各チップの単独試験回路
を構成することができる。したがって、ウェハ検査用に
作成したテストパターンを流用して第１の論理回路ある
いは第２の論理回路の機能試験を行うことができ、結果
としてＩＣパッケージ外部から両論理回路の正常動作を
確認できる。これにより、組立検査用のテストパターン
を作成する必要がなく、検査を容易に行うとともに故障
検出率を高めることもできる。
【００１４】図３は本発明の第２の実施例のマルチチッ
プ実装ＩＣの構成図であり、ここでは４個のＩＣを封止
した例を示している。即ち、ＩＣパッケージ１の中に第
１のＩＣチップ２、第２のＩＣチップ３、第３のＩＣチ
ップ１０６、第４のＩＣチップ１０７を２×２のマトリ
クスに配置して封止し、ボンディングワイヤ６３〜６６
，１４４〜１５２を用いて隣接チップ間でチップ間ボン
ディングを行っている。又、ＩＣパッケージのリード４
１〜４３，４６〜４９，５７，１５８〜１６１７０に対
しても各ＩＣチップの信号パッドをボンディングワイヤ
５２〜５４，５７〜６０，１７１〜１８４によりボンデ
ィングしている。そして、第１のＩＣチップ２は第１の
スイッチ８〜１０と第２のスイッチ１７，１８に加えて
第５のスイッチ１１０，１１と第６のスイッチ１１２，
１１３を設け、これらと各信号パッド１８５〜１８７と
の間にバイパス配線１１４を設けている。又、第２のＩ
Ｃチップ３は第３のスイッチ２７〜２９と第４のスイッ
チ３５〜３７に加えて第７のスイッチ１１５，１１６と
第８のスイッチ１１７，１１８を設け、これらと各信号
パッド１８９〜１９１との間にバイパス配線１１４を設
けている。
【００１５】同様に、第３のＩＣチップ１０６は第３の
論理回路１０８の他に第９のスイッチ１１９，１２０、
第１０のスイッチ１２１，１２２、第１１のスイッチ１
２３〜１２５、第１２のスイッチ１２６〜１２８を設け
、これらと信号パッド１９３〜２０２との間にバイパス
配線１２３，１２９を設けている。又、第４のＩＣチッ
プ１０７は第４の論理回路１０９の他に、第１３のスイ
ッチ１３０，１３１、第１４のスイッチ１３２，１３３
、第１５のスイッチ１３５〜１３７、第１６のスイッチ
１３８〜１４０を設け、これらと信号パッド２０３〜２
１２との間にバイパス配線１３４，１４１を設けている
。
【００１６】尚、第１のスイッチから第１６のスイッチ
までを切替制御するための制御信号は、第１のＩＣチッ
プ２の入力パッド２１をリード４９とボンディングして
外部入力部とし、制御信号２０を通って出力パッド２２
と第２のＩＣチップ３の入力パッド４０とのチップ間ボ
ンディングワイヤ６６を経て制御信号線３９に至ると共
に、同じく制御信号線２０につながっている出力パッド
１４２から第３のＩＣチップ１０６の入力パッド１４３
へのチップ間ボンディングワイヤ１４４を経て制御信号
線１５３に至る。更に、制御信号線１５３につながる出
力パッド１５４から、第４のＩＣチップ１０７の入力パ
ッド１５５との間のチップ間ボンディングワイヤ１４７
を経て、制御信号線１５６に至る。これにより、第１の
ＩＣチップ２から第４のＩＣチップ１０７に分散する第
１のスイッチから第１６までのスイッチを一括切替制御
可能である。
【００１７】この構成では、第１のスイッチから第１６
のスイッチは、表１Ａ，表１Ｂに示した切替対応表の様
に“０”から“４”までの５レベルの制御信号にて切替
を行っている。例えば、制御信号“０”では第１のスイ
ッチから第１６のスイッチまではどれも論理回路を選択
してマルチチップ実装ＩＣとして機能し、この状態にて
使用される。又、制御信号“１”では第１のスイッチ、
第２のスイッチ、第５のスイッチ、第６のスイッチが第
１の論理回路７を選択し、残りのスイッチはバイパス配
線側を選択する。よって、第２のＩＣチップ３のバイパ
ス配線３８と第３のＩＣチップ１０６のバイパス配線１
２３を信号伝送路として、第１のＩＣチップ２の単独機
能試験を実施できる。制御信号“２”，“３”，“４”
でも同様にして第２のＩＣチップ３、第３のＩＣチップ
１０６、第４のＩＣチップ１０７を単独機能試験できる
。この時、同時にチップ間ボンディングの良否も判断で
きる。
【００１８】
【表１Ａ】
【表１Ｂ】
【００１９】尚、この実施例では４個のＩＣチップを封
止したマルチチップ実装ＩＣについて説明したが、５個
以上のＩＣチップを封止する場合でも、それに応じた切
替動作を行うスイッチとバイパス配線を各ＩＣチップに
設け、各スイッチを切替可能に構成することで、組立後
においてもＩＣチップ夫々の単独機能試験が可能となる
。又、前記各実施例では、図の簡素化のため、スイッチ
及び制御信号線は一本の信号線に多値レベルの制御信号
を与え、各スイッチが多値識別して切替動作する例を用
いたが、これを複数の制御信号線に代えて２値を組合わ
せた制御信号を与え、特定の２値組合わせ信号の時だけ
切替動作するスイッチで構成しても同等の機能が実現で
きる。この場合には、制御信号線とスイッチとの間に２
値組合わせを識別するセレクタ（選択回路）を接続し、
スイッチをセレクタからの“０”，“１”の２信号で切
替動作する簡素なスイッチで構成することも考えられる
。
【００２０】
【発明の効果】以上説明したように本発明は、１つのＩ
Ｃパッケージに封止する複数個のＩＣチップに切替スイ
ッチとバイパス回路を設け、この切替スイッチによって
信号パッドを論理回路に接続し、或いは論理回路をバイ
パスさせ得るように構成しているので、ＩＣパッケージ
に封止した各ＩＣチップを単独で検査することができ、
封止前のウェハ検査等で用いられるテストパターンを組
立検査においても流用できる。したがって、組立検査用
のテストパターンを作成する必要がなく、しかも故障検
出率を向上することができる効果がある。
【図面の簡単な説明】
【図１】本発明のマルチチップ実装ＩＣの第１実施例の
構成図である。
【図２】図１のＩＣを製造する工程を示すフローチャー
トである。
【図３】本発明の第２実施例の構成図である。
【図４】従来のマルチチップ実装ＩＣの構成図である。
【図５】図４のＩＣを製造する工程を示すフローチャー
トである。
【図６】従来のＩＣの検査に用いられるテストパターン
図である。
【符号の説明】
１　　ＩＣパッケージ ２　　第１のＩＣチップ ３　　第２のＩＣチップ ８，９，１０　　第１のスイッチ １７，１８　　第２のスイッチ ２７，２８，２９　　第３のスイッチ ３５，３６，３７　　第４のスイッチ １９，３８　　バイパス配線 ２０，３９　　制御信号線

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　複数個のＩＣチップを１つのＩＣパッ
    ケージに封止し、このＩＣパッケージに設けたリードと
    各ＩＣチップに設けた信号パッド間及び各信号パッド相
    互間を夫々ボンディングワイヤで電気接続してなるマル
    チチップ実装ＩＣにおいて、前記各ＩＣチップには、自
    身の論理回路と前記信号パッドとの間に設けた切替スイ
    ッチと、これら切替スイッチ間に接続されるバイパス配
    線とを設け、前記切替スイッチを選択的に切替動作させ
    て各信号パッドを論理回路に接続し、或いは論理回路を
    バイパスさせ得るように構成したことを特徴とするマル
    チチップ実装ＩＣ。
JP3023879A 1991-01-25 1991-01-25 マルチチップ実装ｉｃ Pending JPH04250644A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3023879A JPH04250644A (ja) 1991-01-25 1991-01-25 マルチチップ実装ｉｃ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3023879A JPH04250644A (ja) 1991-01-25 1991-01-25 マルチチップ実装ｉｃ

Publications (1)

Publication Number Publication Date
JPH04250644A true JPH04250644A (ja) 1992-09-07

Family

ID=12122737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3023879A Pending JPH04250644A (ja) 1991-01-25 1991-01-25 マルチチップ実装ｉｃ

Country Status (1)

Country Link
JP (1) JPH04250644A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003004808A (ja) * 2001-06-19 2003-01-08 Nec Corp 半導体装置および半導体装置のテスト方法
US6885095B2 (en) 2000-10-20 2005-04-26 Oki Electric Industry Co., Ltd. Test circuit and multi-chip package type semiconductor device having the test circuit
JP2007155445A (ja) * 2005-12-02 2007-06-21 Denso Corp リセット検出装置
JP2007232644A (ja) * 2006-03-02 2007-09-13 Nec Electronics Corp マルチチップ装置
WO2007141931A1 (ja) * 2006-05-29 2007-12-13 Panasonic Corporation 複数チップ構成半導体装置、及び半導体検査方法
JP2007335809A (ja) * 2006-06-19 2007-12-27 Nec Electronics Corp 半導体装置及び半導体装置の動作制御方法
JP2008203089A (ja) * 2007-02-20 2008-09-04 Ricoh Co Ltd マルチチップ半導体装置およびその検査方法ならびに該マルチチップ半導体装置を組み込んだ電子機器
JP2009156752A (ja) * 2007-12-27 2009-07-16 Nec Electronics Corp 半導体集積回路装置とそのテスト方法
JP2013050860A (ja) * 2011-08-31 2013-03-14 Renesas Electronics Corp マイクロコンピュータ及びマルチマイクロコンピュータシステム
US9343129B2 (en) 2012-03-23 2016-05-17 Kabushiki Kaisha Toshiba Magnetic memory
JP2017026463A (ja) * 2015-07-22 2017-02-02 ローム株式会社 半導体装置

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6885095B2 (en) 2000-10-20 2005-04-26 Oki Electric Industry Co., Ltd. Test circuit and multi-chip package type semiconductor device having the test circuit
US6885094B2 (en) 2000-10-20 2005-04-26 Oki Electric Industry Co., Ltd. Test circuit and multi-chip package type semiconductor device having the test circuit
US6897554B2 (en) 2000-10-20 2005-05-24 Oki Electric Industry Co., Ltd. Test circuit and multi-chip package type semiconductor device having the test circuit
US6967397B2 (en) 2000-10-20 2005-11-22 Oki Electric Industry Co., Ltd. Test circuit and multi-chip package type semiconductor device having the test circuit
JP2003004808A (ja) * 2001-06-19 2003-01-08 Nec Corp 半導体装置および半導体装置のテスト方法
JP4665740B2 (ja) * 2005-12-02 2011-04-06 株式会社デンソー リセット検出装置
JP2007155445A (ja) * 2005-12-02 2007-06-21 Denso Corp リセット検出装置
US8283663B2 (en) 2006-03-02 2012-10-09 Renesas Electronics Corporation Multichip device
JP2007232644A (ja) * 2006-03-02 2007-09-13 Nec Electronics Corp マルチチップ装置
WO2007141931A1 (ja) * 2006-05-29 2007-12-13 Panasonic Corporation 複数チップ構成半導体装置、及び半導体検査方法
JP2007335809A (ja) * 2006-06-19 2007-12-27 Nec Electronics Corp 半導体装置及び半導体装置の動作制御方法
JP2008203089A (ja) * 2007-02-20 2008-09-04 Ricoh Co Ltd マルチチップ半導体装置およびその検査方法ならびに該マルチチップ半導体装置を組み込んだ電子機器
JP2009156752A (ja) * 2007-12-27 2009-07-16 Nec Electronics Corp 半導体集積回路装置とそのテスト方法
JP2013050860A (ja) * 2011-08-31 2013-03-14 Renesas Electronics Corp マイクロコンピュータ及びマルチマイクロコンピュータシステム
US9343129B2 (en) 2012-03-23 2016-05-17 Kabushiki Kaisha Toshiba Magnetic memory
JP2017026463A (ja) * 2015-07-22 2017-02-02 ローム株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US10809295B2 (en) Die testing using top surface test pads
US4703483A (en) Chip on chip type integrated circuit device
JPH04250644A (ja) マルチチップ実装ｉｃ
US5796266A (en) Circuit and a method for configuring pad connections in an integrated device
EP0453106A1 (en) Electrical assemblies
US6714002B2 (en) Integrated semiconductor circuit and multi-chip module with a plurality of integrated semiconductor circuits
US7176560B2 (en) Semiconductor device having a chip—chip structure
JP3031225B2 (ja) マルチｉｃチップ実装回路
KR900000175B1 (ko) 칩온칩(chip on chip)형 반도체 집적회로
JPH03147351A (ja) 集積回路パッケージ
JP2505032B2 (ja) 半導体集積回路
JPH11326460A (ja) バウンダリスキャン回路
JP2003004808A (ja) 半導体装置および半導体装置のテスト方法
JP4457648B2 (ja) 半導体装置
JPH02105452A (ja) 半導体集積回路の出力回路
JPH04288873A (ja) ゲートアレイ
JPH02183551A (ja) 半導体装置
JPS61120437A (ja) 半導体装置
JPH09213874A (ja) マルチチップモジュール
JPH10325851A (ja) 制御用ｉｃ搭載テスタ治具
JPH02264461A (ja) 集積回路
JPH04109653A (ja) 半導体集積回路装置