JP3031225B2 - マルチｉｃチップ実装回路 - Google Patents
マルチｉｃチップ実装回路Info
- Publication number
- JP3031225B2 JP3031225B2 JP7334652A JP33465295A JP3031225B2 JP 3031225 B2 JP3031225 B2 JP 3031225B2 JP 7334652 A JP7334652 A JP 7334652A JP 33465295 A JP33465295 A JP 33465295A JP 3031225 B2 JP3031225 B2 JP 3031225B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- chip
- switching
- function
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、既存の複数の半導
体集積回路（ＩＣ）チップを同一基板に実装したマルチ
ＩＣチップ実装回路に関する。
体集積回路（ＩＣ）チップを同一基板に実装したマルチ
ＩＣチップ実装回路に関する。
【０００２】
【従来の技術】この種のマルチＩＣチップ実装回路とし
て特開平４−２５０６４４号公報「マルチチップ実装Ｉ
Ｃ」が知られている。図５は、この従来例のマルチＩＣ
チップ実装回路を示す構成図である。図５に示す例は、
ＩＣパッケージ内に第１の機能を有するＩＣチップ１
と、第２の機能を有するＩＣチップ２を封入し、このＩ
Ｃチップ１とＩＣチップ２との間を信号線３で接続して
いる。また、このＩＣパッケージの端子４ａとＩＣチッ
プ１とが信号線で接続されると共に、端子４ｂとＩＣチ
ップ２とが信号線で接続されている。
て特開平４−２５０６４４号公報「マルチチップ実装Ｉ
Ｃ」が知られている。図５は、この従来例のマルチＩＣ
チップ実装回路を示す構成図である。図５に示す例は、
ＩＣパッケージ内に第１の機能を有するＩＣチップ１
と、第２の機能を有するＩＣチップ２を封入し、このＩ
Ｃチップ１とＩＣチップ２との間を信号線３で接続して
いる。また、このＩＣパッケージの端子４ａとＩＣチッ
プ１とが信号線で接続されると共に、端子４ｂとＩＣチ
ップ２とが信号線で接続されている。
【０００３】ＩＣチップ１は、主機能である論理回路１
ａを有し、さらに、信号パッドとの間に切替スイッチ５
ａ，５ｂが設けられている。この切替スイッチ５ａ，５
ｂの間にバイパス配線６が設けられている。ＩＣチップ
２にも、主機能である論理回路２ａを有している。さら
に、信号パッドとの間に切替スイッチ７ａ，７ｂが設け
られている。
ａを有し、さらに、信号パッドとの間に切替スイッチ５
ａ，５ｂが設けられている。この切替スイッチ５ａ，５
ｂの間にバイパス配線６が設けられている。ＩＣチップ
２にも、主機能である論理回路２ａを有している。さら
に、信号パッドとの間に切替スイッチ７ａ，７ｂが設け
られている。
【０００４】この切替スイッチ７ａ，７ｂの間にバイパ
ス配線８が設けられている。また、外部からの切替制御
信号が供給される端子９を有しており、ＩＣチップ１に
端子９と接続される制御信号線１１が設けられている。
この制御信号線１１が信号パッドを通じてＩＣチップ２
と接続されると共に、この接続を行う制御信号線１２が
設けられている。
ス配線８が設けられている。また、外部からの切替制御
信号が供給される端子９を有しており、ＩＣチップ１に
端子９と接続される制御信号線１１が設けられている。
この制御信号線１１が信号パッドを通じてＩＣチップ２
と接続されると共に、この接続を行う制御信号線１２が
設けられている。
【０００５】このＩＣパッケージでは、外部からの切替
制御信号が端子９に入力される。この切替制御信号でＩ
Ｃチップ１の切替スイッチ５ａ，５ｂが切り替わり、論
理回路１ａを動作に設定し、又は、バイパス配線６を通
じて非動作に設定する。ＩＣチップ２でも、同様に切替
制御信号でＩＣチップ２の切替スイッチ７ａ，７ｂが切
り替わり、論理回路２ａを動作に設定し、又は、バイパ
ス配線８を通じて非動作に設定している。
制御信号が端子９に入力される。この切替制御信号でＩ
Ｃチップ１の切替スイッチ５ａ，５ｂが切り替わり、論
理回路１ａを動作に設定し、又は、バイパス配線６を通
じて非動作に設定する。ＩＣチップ２でも、同様に切替
制御信号でＩＣチップ２の切替スイッチ７ａ，７ｂが切
り替わり、論理回路２ａを動作に設定し、又は、バイパ
ス配線８を通じて非動作に設定している。
【０００６】このようなマルチチップ実装ＩＣでは、切
替スイッチ５ａ，５ｂ，７ａ，７ｂ、及び、バイパス配
線６，８を利用して組立検査を行っている。図６は、こ
の組立検査の処理手順を示すフローチャートである。図
６に示す例では、ＩＣチップ１，２のウェハ検査用のテ
ストパターン（信号）を流用して、組立検査を行ってい
る。
替スイッチ５ａ，５ｂ，７ａ，７ｂ、及び、バイパス配
線６，８を利用して組立検査を行っている。図６は、こ
の組立検査の処理手順を示すフローチャートである。図
６に示す例では、ＩＣチップ１，２のウェハ検査用のテ
ストパターン（信号）を流用して、組立検査を行ってい
る。
【０００７】まず、ＩＣチップ１，２を製造し、それぞ
れのウェハをテストパターンで検査してＩＣパッケージ
に封止する。次に、ＩＣチップ２におけるバイパス配線
８を切替スイッチ７ａ，７ｂが切替制御信号「１」で選
択して、ＩＣチップ１に対し、ウェハ検査時のテストパ
ターンを入力して機能試験を実施し、ＩＣチップ１に関
する組立検査の良否を確認する。
れのウェハをテストパターンで検査してＩＣパッケージ
に封止する。次に、ＩＣチップ２におけるバイパス配線
８を切替スイッチ７ａ，７ｂが切替制御信号「１」で選
択して、ＩＣチップ１に対し、ウェハ検査時のテストパ
ターンを入力して機能試験を実施し、ＩＣチップ１に関
する組立検査の良否を確認する。
【０００８】次に、ＩＣチップ１におけるバイパス配線
６を切替スイッチ５ａ，５ｂが切替制御信号「２」で選
択して、ＩＣチップ２に対し、ウェハ検査時のテストパ
ターンを入力して機能試験を実施し、ＩＣチップ１に関
する組立検査の良否を確認する。この後の装置運用時に
は、切替制御信号信号「０」で論理回路１ａ，２ａを結
合して動作させる。
６を切替スイッチ５ａ，５ｂが切替制御信号「２」で選
択して、ＩＣチップ２に対し、ウェハ検査時のテストパ
ターンを入力して機能試験を実施し、ＩＣチップ１に関
する組立検査の良否を確認する。この後の装置運用時に
は、切替制御信号信号「０」で論理回路１ａ，２ａを結
合して動作させる。
【０００９】
【発明が解決しようとする課題】しかしながら、上記従
来例には次の欠点がある。 （１）実装するＩＣチップに制約があり、専用のＩＣチ
ップの組み合わせのみしか実装できない。すなわち、Ｉ
Ｃチップ内にバイパス配線６，８を切り替えるための切
替スイッチ５ａ，５ｂ，７ａ，７ｂが必要である。した
がって、既存のＩＣチップをマルチＩＣチップ実装回路
に構成する場合、バイパス配線、切替スイッチを付加す
るための新たなフォトマスクなどを作成する必要があ
り、実装が困難であるという欠点がある。
来例には次の欠点がある。 （１）実装するＩＣチップに制約があり、専用のＩＣチ
ップの組み合わせのみしか実装できない。すなわち、Ｉ
Ｃチップ内にバイパス配線６，８を切り替えるための切
替スイッチ５ａ，５ｂ，７ａ，７ｂが必要である。した
がって、既存のＩＣチップをマルチＩＣチップ実装回路
に構成する場合、バイパス配線、切替スイッチを付加す
るための新たなフォトマスクなどを作成する必要があ
り、実装が困難であるという欠点がある。
【００１０】（２）実装するＩＣチップの組み合わせを
変更するごとに、バイパス配線、切替スイッチの構成を
変更する必要がある。すなわち、バイパス配線、切替ス
イッチは、相手側のＩＣチップと外部端子との接続を行
うために、相手側のＩＣチップに対応した、個別的な接
続が必要となり、汎用性がないという欠点がある。
変更するごとに、バイパス配線、切替スイッチの構成を
変更する必要がある。すなわち、バイパス配線、切替ス
イッチは、相手側のＩＣチップと外部端子との接続を行
うために、相手側のＩＣチップに対応した、個別的な接
続が必要となり、汎用性がないという欠点がある。
【００１１】本発明は、このような従来の技術における
課題を解決するものであり、開発完了のＩＣチップを自
由に組み合わせてマルチＩＣチップ実装回路を構成で
き、その設計資産の流用性が向上し、かつ、組立完成後
にＩＣチップの単独試験用テストパターンを流用した高
故障検査率が得られるマルチＩＣチップ実装回路を提供
する。
課題を解決するものであり、開発完了のＩＣチップを自
由に組み合わせてマルチＩＣチップ実装回路を構成で
き、その設計資産の流用性が向上し、かつ、組立完成後
にＩＣチップの単独試験用テストパターンを流用した高
故障検査率が得られるマルチＩＣチップ実装回路を提供
する。
【００１２】
【課題を解決するための手段】上記課題を達成するため
に、請求項１記載の発明のマルチＩＣチップ実装回路
は、切替信号入力端子及び複数の外部信号端子が設けら
れた基板と、この基板に実装された、制御回路を有する
信号切替用ＩＣチップ及び機能回路を有する複数のＩＣ
チップと、前記信号切替用ＩＣチップに設けられた複数
の信号切替ブロックと、前記信号切替用ＩＣチップに設
けられ、前記複数の信号切替ブロックの間を接続するバ
イパス信号線とを備え、前記制御回路は、前記切替信号
入力端子からの信号で作動し、設定された動作プログラ
ムによって前記複数の信号切替ブロックを制御するもの
であり、前記複数の信号切替ブロックは、入力信号を前
記ＩＣチップ又は前記バイパス信号線へ選択的に出力す
る種類のブロックと、前記バイパス信号線又は前記ＩＣ
チップから入力された信号を選択的に出力する種類のブ
ロックとからなり、これら二種類の信号切替ブロックで
組を形成するとともに、これら信号切替ブロックの組を
複数組接続し、前記制御回路からの制御信号によって前
記複数の信号切替ブロックを切り替えて、前記複数のＩ
Ｃチップを一つずつ順次前記外部信号端子と接続して各
ＩＣチップのテストを行う構成としてある。
に、請求項１記載の発明のマルチＩＣチップ実装回路
は、切替信号入力端子及び複数の外部信号端子が設けら
れた基板と、この基板に実装された、制御回路を有する
信号切替用ＩＣチップ及び機能回路を有する複数のＩＣ
チップと、前記信号切替用ＩＣチップに設けられた複数
の信号切替ブロックと、前記信号切替用ＩＣチップに設
けられ、前記複数の信号切替ブロックの間を接続するバ
イパス信号線とを備え、前記制御回路は、前記切替信号
入力端子からの信号で作動し、設定された動作プログラ
ムによって前記複数の信号切替ブロックを制御するもの
であり、前記複数の信号切替ブロックは、入力信号を前
記ＩＣチップ又は前記バイパス信号線へ選択的に出力す
る種類のブロックと、前記バイパス信号線又は前記ＩＣ
チップから入力された信号を選択的に出力する種類のブ
ロックとからなり、これら二種類の信号切替ブロックで
組を形成するとともに、これら信号切替ブロックの組を
複数組接続し、前記制御回路からの制御信号によって前
記複数の信号切替ブロックを切り替えて、前記複数のＩ
Ｃチップを一つずつ順次前記外部信号端子と接続して各
ＩＣチップのテストを行う構成としてある。
【００１３】このような構成からなるマルチＩＣチップ
実装回路は、入力信号をバイパス信号線又はＩＣチップ
に選択的に出力するとともに、バイパス線又はＩＣチッ
プからの信号を選択的に出力する二種類の信号切替ブロ
ックを有することによって、複数のＩＣチップを一つず
つテストすることができる。
実装回路は、入力信号をバイパス信号線又はＩＣチップ
に選択的に出力するとともに、バイパス線又はＩＣチッ
プからの信号を選択的に出力する二種類の信号切替ブロ
ックを有することによって、複数のＩＣチップを一つず
つテストすることができる。
【００１４】 したがって、開発完了のＩＣチップを自由
に組み合わせてマルチＩＣチップ実装回路を構成でき、
その設計資産の流用性が向上する。さらに、組立完成後
にＩＣチップの単独試験用テストパターンを流用した高
故障検査率が得られる。また、記憶したプログラムの実
行によって、各種の機能が異なるＩＣチップの実装に対
応できるようになる。
に組み合わせてマルチＩＣチップ実装回路を構成でき、
その設計資産の流用性が向上する。さらに、組立完成後
にＩＣチップの単独試験用テストパターンを流用した高
故障検査率が得られる。また、記憶したプログラムの実
行によって、各種の機能が異なるＩＣチップの実装に対
応できるようになる。
【００１５】
【発明の実施の形態】次に、本発明のマルチＩＣチップ
実装回路の実施の形態を図面を参照して詳細に説明す
る。図１は、本発明のマルチＩＣチップ実装回路の第１
実施形態の構成図である。図１に示す例は、基板２１に
第１の機能を有するＩＣチップ２２と、第２の機能を有
するＩＣチップ２３と、このＩＣチップ２２，２３の動
作を切り替えるための接続を行う信号切替用ＩＣチップ
２４とを有している。さらに、外部信号端子２５ａ，２
５ｂ，２５ｃ，２６ａ，２６ｂ，２６ｃと、切替信号入
力端子２７とを有している。
実装回路の実施の形態を図面を参照して詳細に説明す
る。図１は、本発明のマルチＩＣチップ実装回路の第１
実施形態の構成図である。図１に示す例は、基板２１に
第１の機能を有するＩＣチップ２２と、第２の機能を有
するＩＣチップ２３と、このＩＣチップ２２，２３の動
作を切り替えるための接続を行う信号切替用ＩＣチップ
２４とを有している。さらに、外部信号端子２５ａ，２
５ｂ，２５ｃ，２６ａ，２６ｂ，２６ｃと、切替信号入
力端子２７とを有している。
【００１６】 第１の機能を有するＩＣチップ２２は、機
能回路２８と、信号パッド２９ａ，２９ｂ，２９ｃ，２
９ｄ，２９ｅ，２９ｆとを有している。第２の機能を有
するＩＣチップ２３も、機能回路３０と信号パッド３１
ａ，３１ｂ，３１ｃ，３１ｄ，３１ｅ，３１ｆを有して
いる。
能回路２８と、信号パッド２９ａ，２９ｂ，２９ｃ，２
９ｄ，２９ｅ，２９ｆとを有している。第２の機能を有
するＩＣチップ２３も、機能回路３０と信号パッド３１
ａ，３１ｂ，３１ｃ，３１ｄ，３１ｅ，３１ｆを有して
いる。
【００１７】 信号切替用ＩＣチップ２４は、制御信号発
生部３２ａ及びプログラム記憶部３２ｂとからなる制御
回路３３と、信号切替スイッチ３４ａ，３４ｂ，３４
ｃ，３５ａ，３５ｂ，３５ｃ，３６ａ，３６ｂ，３６
ｃ，３７ａ，３７ｂ，３７ｃと、信号パッド４１，４
２，４３，４４，４５，４６，４７，４８，４９，５
０，５１，５２，５３，５４，５５，５６，５７，５
８，５９，９６，９７，９８，９９，１００，１０１と
を有している。
生部３２ａ及びプログラム記憶部３２ｂとからなる制御
回路３３と、信号切替スイッチ３４ａ，３４ｂ，３４
ｃ，３５ａ，３５ｂ，３５ｃ，３６ａ，３６ｂ，３６
ｃ，３７ａ，３７ｂ，３７ｃと、信号パッド４１，４
２，４３，４４，４５，４６，４７，４８，４９，５
０，５１，５２，５３，５４，５５，５６，５７，５
８，５９，９６，９７，９８，９９，１００，１０１と
を有している。
【００１８】 基板２１の切替信号入力端子２７、外部信
号端子２５ａ〜２６ｃの全てが、基板信号線６０，６
１，６２，６３，６４，６５，６６で、信号切替用ＩＣ
チップ２４と、信号パッド４１〜４４，５７〜５９とそ
れぞれ接続されている。また、ＩＣチップ２２の信号パ
ッド２９ａ〜２９ｆの全てと、ＩＣチップ２３の信号パ
ッド３１ａ〜３１ｆの全てが基板信号線６７，６８，６
９，７０，７１，７２，７３，７４，７５，７６，７
７，７８を通じて信号切替用ＩＣチップ２４の信号パッ
ド４５〜５６とそれぞれ接続されている。
号端子２５ａ〜２６ｃの全てが、基板信号線６０，６
１，６２，６３，６４，６５，６６で、信号切替用ＩＣ
チップ２４と、信号パッド４１〜４４，５７〜５９とそ
れぞれ接続されている。また、ＩＣチップ２２の信号パ
ッド２９ａ〜２９ｆの全てと、ＩＣチップ２３の信号パ
ッド３１ａ〜３１ｆの全てが基板信号線６７，６８，６
９，７０，７１，７２，７３，７４，７５，７６，７
７，７８を通じて信号切替用ＩＣチップ２４の信号パッ
ド４５〜５６とそれぞれ接続されている。
【００１９】 また、信号切替用ＩＣチップ２４の信号パ
ッド９６〜９８と、信号パッド１０１〜９９のそれぞれ
が基板信号線８７，８８，８９で接続されている。これ
らの基板信号線と信号パッドとはワイヤーボンディング
や半田直付等で接続する。
ッド９６〜９８と、信号パッド１０１〜９９のそれぞれ
が基板信号線８７，８８，８９で接続されている。これ
らの基板信号線と信号パッドとはワイヤーボンディング
や半田直付等で接続する。
【００２０】 図２は、第１実施形態における組立検査の
処理手順を示すフローチャートである。図２に示すフロ
ーチャートを参照しつつ組立検査の処理手順を説明す
る。まず、信号切替用ＩＣチップ２４を製造し、テスト
パターンを通じて検査し基板２１に封止する。次に、Ｉ
Ｃチップ２２，２３を製造し、テストパターンを通じて
検査し基板２１に封止する。次に、信号切替用ＩＣチッ
プ２４用の切替設定プログラムで、以下に説明する切替
モード０，１，２，３による組み立て検査を実施し、こ
の後の装置運用時にＩＣチップ２２，２３を結合した動
作を行う。
処理手順を示すフローチャートである。図２に示すフロ
ーチャートを参照しつつ組立検査の処理手順を説明す
る。まず、信号切替用ＩＣチップ２４を製造し、テスト
パターンを通じて検査し基板２１に封止する。次に、Ｉ
Ｃチップ２２，２３を製造し、テストパターンを通じて
検査し基板２１に封止する。次に、信号切替用ＩＣチッ
プ２４用の切替設定プログラムで、以下に説明する切替
モード０，１，２，３による組み立て検査を実施し、こ
の後の装置運用時にＩＣチップ２２，２３を結合した動
作を行う。
【００２１】 次に、信号切替用ＩＣチップ２４での信号
接続と、その動作について説明する。信号パッド４１は
切替信号線７９によって制御回路３３に直結されてお
り、切替信号入力端子２７に供給される切替信号で制御
回路３３が動作する。切替モード０〜３に対するそれぞ
れの信号切替スイッチ３４ａ〜３７ｃの選択動作を以下
の表１に示す。
接続と、その動作について説明する。信号パッド４１は
切替信号線７９によって制御回路３３に直結されてお
り、切替信号入力端子２７に供給される切替信号で制御
回路３３が動作する。切替モード０〜３に対するそれぞ
れの信号切替スイッチ３４ａ〜３７ｃの選択動作を以下
の表１に示す。
【００２２】
【表１】
【００２３】表１に示すように切替モード０では、制御
信号線８３を通じて制御回路３３の制御信号発生部３２
ａから供給される制御信号によって、信号切替スイッチ
３４ａ〜３４ｃが信号パッド５７〜５９と、書込信号線
８０，８１，８２とを接続し、外部信号端子２６ａ〜２
６ｃに情報信号を入力して、制御回路３３内のプログラ
ム記憶部３２ｂにプログラムを書き込んで記憶する。こ
の切替モード０では、他の信号切替スイッチ３５ａ〜３
７ｃの接続動作は任意で良い。
信号線８３を通じて制御回路３３の制御信号発生部３２
ａから供給される制御信号によって、信号切替スイッチ
３４ａ〜３４ｃが信号パッド５７〜５９と、書込信号線
８０，８１，８２とを接続し、外部信号端子２６ａ〜２
６ｃに情報信号を入力して、制御回路３３内のプログラ
ム記憶部３２ｂにプログラムを書き込んで記憶する。こ
の切替モード０では、他の信号切替スイッチ３５ａ〜３
７ｃの接続動作は任意で良い。
【００２４】 表１に示す切替モード１では、制御回路３
３内のプログラム記憶部３２ｂから読み出した情報で、
制御信号発生部３２ａから制御信号線８３〜８６へそれ
ぞれ新たな制御信号を送出する。これによって、表１に
示すように信号切替スイッチ３４ａ〜３４ｃは、信号パ
ッド５７〜５９と、信号パッド５６〜５４とをそれぞれ
接続する。
３内のプログラム記憶部３２ｂから読み出した情報で、
制御信号発生部３２ａから制御信号線８３〜８６へそれ
ぞれ新たな制御信号を送出する。これによって、表１に
示すように信号切替スイッチ３４ａ〜３４ｃは、信号パ
ッド５７〜５９と、信号パッド５６〜５４とをそれぞれ
接続する。
【００２５】 信号切替スイッチ３５ａ〜３５ｃは、信号
パッド５１〜５３と信号パッド１０１〜９９とをそれぞ
れ接続し、信号切替スイッチ３６ａ〜３６ｃは、信号パ
ッド９６〜９８とバイパス信号線９３〜９５とをそれぞ
れ接続し、信号切替スイッチ３７ａ〜３７ｃがバイパス
信号線９３〜９５と信号パッド４４〜４２とそれぞれ接
続する。
パッド５１〜５３と信号パッド１０１〜９９とをそれぞ
れ接続し、信号切替スイッチ３６ａ〜３６ｃは、信号パ
ッド９６〜９８とバイパス信号線９３〜９５とをそれぞ
れ接続し、信号切替スイッチ３７ａ〜３７ｃがバイパス
信号線９３〜９５と信号パッド４４〜４２とそれぞれ接
続する。
【００２６】 このように切替モード１では、外部信号端
子２６ａ〜２６ｃ，ＩＣチップ２２、基板信号線８７〜
８９、バイパス信号線９３〜９５及び外部信号端子２５
ａ〜２５ｃを電気的に接続する構成となる。したがっ
て、ＩＣチップ２２を製造した際のウェハ検査時に利用
するテストパターンを、基板２１への実装後に外部信号
端子２５ａ〜２６ｃから入力して、ＩＣチップ２２の機
能試験を行うことによって、その組み立て良否の検査が
出来る。このようにテストパターンを流用するため、Ｉ
Ｃチップ２２がウェハ検査時と同一の故障検査率が得ら
れる。
子２６ａ〜２６ｃ，ＩＣチップ２２、基板信号線８７〜
８９、バイパス信号線９３〜９５及び外部信号端子２５
ａ〜２５ｃを電気的に接続する構成となる。したがっ
て、ＩＣチップ２２を製造した際のウェハ検査時に利用
するテストパターンを、基板２１への実装後に外部信号
端子２５ａ〜２６ｃから入力して、ＩＣチップ２２の機
能試験を行うことによって、その組み立て良否の検査が
出来る。このようにテストパターンを流用するため、Ｉ
Ｃチップ２２がウェハ検査時と同一の故障検査率が得ら
れる。
【００２７】 また、同時に外部信号端子２５ａ〜２６ｃ
と信号切替用ＩＣチップ２４の信号パッド４２〜４４，
５７〜５９との間のそれぞれの信号結線が電気的に確認
される。同じく信号パッド５１〜５６と、信号切替用Ｉ
Ｃチップ２４の信号パッド２９ａ〜２９ｆとの間のそれ
ぞれの信号結線、及び、信号切替用ＩＣチップ２４の信
号パッド９６〜９８と信号パッド１０１〜９９との間の
それぞれの信号結線が電気的に確認される。
と信号切替用ＩＣチップ２４の信号パッド４２〜４４，
５７〜５９との間のそれぞれの信号結線が電気的に確認
される。同じく信号パッド５１〜５６と、信号切替用Ｉ
Ｃチップ２４の信号パッド２９ａ〜２９ｆとの間のそれ
ぞれの信号結線、及び、信号切替用ＩＣチップ２４の信
号パッド９６〜９８と信号パッド１０１〜９９との間の
それぞれの信号結線が電気的に確認される。
【００２８】 次に、切替モード２では、制御回路３３内
のプログラム記憶部３２ｂから別の情報を読み出し、制
御信号発生部３２ａから新たな制御信号を制御信号線８
３〜８６に送出する。これにより、信号切替スイッチ３
４ａ〜３７ｃが表１中の切替モード２に該当する信号接
続にそれぞれ切り替わる。
のプログラム記憶部３２ｂから別の情報を読み出し、制
御信号発生部３２ａから新たな制御信号を制御信号線８
３〜８６に送出する。これにより、信号切替スイッチ３
４ａ〜３７ｃが表１中の切替モード２に該当する信号接
続にそれぞれ切り替わる。
【００２９】 切替モード２では、外部信号端子２６ａ〜
２６ｃ、バイパス信号線９０〜９２、基板信号線８７〜
８９、第２の機能を有するＩＣチップ２３及び外部信号
端子２５ａ〜２５ｃを電気的に接続している。したがっ
て、この切替モード２では、切替モード１と同様に、Ｉ
Ｃチップ２３を製造した際のウェハ検査時に使用するテ
ストパターンを外部信号端子２５ａ〜２６ｃから入力し
て、ＩＣチップ２３の機能試験を行うことによって、そ
の組み立て良否の検査が出来る。このようにテストパタ
ーンを流用するため、ＩＣチップ２３がウェハ検査時と
同一の故障検査率が得られる。
２６ｃ、バイパス信号線９０〜９２、基板信号線８７〜
８９、第２の機能を有するＩＣチップ２３及び外部信号
端子２５ａ〜２５ｃを電気的に接続している。したがっ
て、この切替モード２では、切替モード１と同様に、Ｉ
Ｃチップ２３を製造した際のウェハ検査時に使用するテ
ストパターンを外部信号端子２５ａ〜２６ｃから入力し
て、ＩＣチップ２３の機能試験を行うことによって、そ
の組み立て良否の検査が出来る。このようにテストパタ
ーンを流用するため、ＩＣチップ２３がウェハ検査時と
同一の故障検査率が得られる。
【００３０】 このとき、さらに信号切替用ＩＣチップ２
４の信号パッド４５〜５０と、信号パッド３１ａ〜３１
ｆとの間のそれぞれの信号結線が確認される。この結
果、切替モード１で確認した信号経路と合わせて、この
マルチＩＣチップ実装回路全体の組み立て検査が終了し
たことになる。
４の信号パッド４５〜５０と、信号パッド３１ａ〜３１
ｆとの間のそれぞれの信号結線が確認される。この結
果、切替モード１で確認した信号経路と合わせて、この
マルチＩＣチップ実装回路全体の組み立て検査が終了し
たことになる。
【００３１】 切替モード３では、さらに、新しい制御信
号が供給されて、信号切替スイッチ３４ａ〜３７ｃが表
１に示す切替モード３の信号接続を行う。この結果外部
信号端子２６ａ〜２６ｃ，ＩＣチップ２２、基板信号線
８７〜８９，ＩＣチップ２３及び外部信号端子２５ａ〜
２５ｃの回路構成となる。したがって、ＩＣチップ２
２，２３とが直結されているような、従来技術のマルチ
ＩＣチップ実装回路と同等の回路が実現できる。ここで
切替モード１，２において、組み立て検査が完了してい
るため、切替モード３に対応する組立検査用のテストパ
ターンは設計不要になる。
号が供給されて、信号切替スイッチ３４ａ〜３７ｃが表
１に示す切替モード３の信号接続を行う。この結果外部
信号端子２６ａ〜２６ｃ，ＩＣチップ２２、基板信号線
８７〜８９，ＩＣチップ２３及び外部信号端子２５ａ〜
２５ｃの回路構成となる。したがって、ＩＣチップ２
２，２３とが直結されているような、従来技術のマルチ
ＩＣチップ実装回路と同等の回路が実現できる。ここで
切替モード１，２において、組み立て検査が完了してい
るため、切替モード３に対応する組立検査用のテストパ
ターンは設計不要になる。
【００３２】 以上のように、この第１実施形態では、切
替モード０で信号切替用ＩＣチップ２４へのプログラム
を書き込み、次に切替モード１で第１の機能を有するＩ
Ｃチップ２２以外をパイパスした機能試験を行う。さら
に、切替モード２で第２の機能を有するＩＣチップ２３
以外をパイパスした機能試験手順によって、組み立て検
査を実施し、さらに、ＩＣチップ２２，２３のウェハ検
査用テストパターンを流用して、このマルチＩＣチップ
実装回路全体の組み立て検査を完了させている。
替モード０で信号切替用ＩＣチップ２４へのプログラム
を書き込み、次に切替モード１で第１の機能を有するＩ
Ｃチップ２２以外をパイパスした機能試験を行う。さら
に、切替モード２で第２の機能を有するＩＣチップ２３
以外をパイパスした機能試験手順によって、組み立て検
査を実施し、さらに、ＩＣチップ２２，２３のウェハ検
査用テストパターンを流用して、このマルチＩＣチップ
実装回路全体の組み立て検査を完了させている。
【００３３】 この場合、ＩＣチップ２２，２３は、ウェ
ハ検査用の既存のテストパターンによる組み立て検査を
行っているため、ＩＣチップ２２，２３に対するウェハ
検査の場合と同等の高い故障検査率で、その組み立て検
査が出来るようになる。この結果、既存のＩＣチップ２
２，２３に、変更を加えずに、そのウェハ検査用のテス
トパターンを流用するのみで、このマルチＩＣチップ実
装回路全体の組み立て検査が出来るようになる。
ハ検査用の既存のテストパターンによる組み立て検査を
行っているため、ＩＣチップ２２，２３に対するウェハ
検査の場合と同等の高い故障検査率で、その組み立て検
査が出来るようになる。この結果、既存のＩＣチップ２
２，２３に、変更を加えずに、そのウェハ検査用のテス
トパターンを流用するのみで、このマルチＩＣチップ実
装回路全体の組み立て検査が出来るようになる。
【００３４】 図３は、第２実施形態を示す構成図であ
る。図３に示すマルチＩＣチップ実装回路は、基板２０
１に第１の機能のＩＣチップ２０２と、第２の機能のＩ
Ｃチップ２０３と、第３の機能のＩＣチップ２０４とを
有している。さらに、信号切替用ＩＣチップ２０５を実
装し、外部信号端子２０６，２０７，２０８，２０９，
２１０，２１１，２１２，２１３と、切替信号入力端子
２１４とを有している。
る。図３に示すマルチＩＣチップ実装回路は、基板２０
１に第１の機能のＩＣチップ２０２と、第２の機能のＩ
Ｃチップ２０３と、第３の機能のＩＣチップ２０４とを
有している。さらに、信号切替用ＩＣチップ２０５を実
装し、外部信号端子２０６，２０７，２０８，２０９，
２１０，２１１，２１２，２１３と、切替信号入力端子
２１４とを有している。
【００３５】 ＩＣチップ２０２は、第１の機能を有する
機能回路２１５と、信号パッド２１６，２１７，２１
８，２１９，２２０，２２１，２２２，２２３とを有
し、また、ＩＣチップ２０３は、第２の機能を有する機
能回路２２４と、信号パッド２２５，２２６，２２７，
２２８，２２９とを有している。
機能回路２１５と、信号パッド２１６，２１７，２１
８，２１９，２２０，２２１，２２２，２２３とを有
し、また、ＩＣチップ２０３は、第２の機能を有する機
能回路２２４と、信号パッド２２５，２２６，２２７，
２２８，２２９とを有している。
【００３６】 第３の機能のＩＣチップ２０４は、第３の
機能を有する機能回路２３０と、信号パッド２３１，２
３２，２３３，２３４とを有している。信号切替用ＩＣ
チップ２０５は、制御信号発生部２３５とプログラム記
憶部２３６とからなる制御回路２３７を有している。さ
らに、信号切替ブロック２３８，２３９，２４０，２４
１，２４２，２４３と、信号パッド２４４，２４５，２
４６，２４７，２４８，２４９，２５０，２５１，２５
２，２５３，２５４，２５５，２５６，２５７，２５
８，２５９，２６０，２６１，２６２，２６３，２６
４，２６５，２６６，２６７，２６８，２６９，２７
０，２７１，２７２，２７３，２７４，２７５，２７
６，２７７，２７８，２７９，２８０を有している。
機能を有する機能回路２３０と、信号パッド２３１，２
３２，２３３，２３４とを有している。信号切替用ＩＣ
チップ２０５は、制御信号発生部２３５とプログラム記
憶部２３６とからなる制御回路２３７を有している。さ
らに、信号切替ブロック２３８，２３９，２４０，２４
１，２４２，２４３と、信号パッド２４４，２４５，２
４６，２４７，２４８，２４９，２５０，２５１，２５
２，２５３，２５４，２５５，２５６，２５７，２５
８，２５９，２６０，２６１，２６２，２６３，２６
４，２６５，２６６，２６７，２６８，２６９，２７
０，２７１，２７２，２７３，２７４，２７５，２７
６，２７７，２７８，２７９，２８０を有している。
【００３７】 図４は、信号切替ブロック２３８〜２４３
の詳細な構成を示すブロック図である。図４に示す例
は、制御信号線で切替動作を行う複数の信号切替スイッ
チＳＷａ，ＳＷｂ，ＳＷｃ，ＳＷｄを有しており、その
機能は図１に示した第１実施形態と同様である。
の詳細な構成を示すブロック図である。図４に示す例
は、制御信号線で切替動作を行う複数の信号切替スイッ
チＳＷａ，ＳＷｂ，ＳＷｃ，ＳＷｄを有しており、その
機能は図１に示した第１実施形態と同様である。
【００３８】 この第２実施形態では基板２０１の切替信
号入力端子２１４と、外部信号端子２０６〜２１３の全
てが、基板信号線２８１，２８２，２８３，２８４，２
８５，２８６，２８７，２８８，２８９により、信号切
替用ＩＣチップ２０５の信号パッド２４４〜２４８，２
７０，２７１，２７９，２８０とそれぞれ接続されてい
る。また、第１の機能のＩＣチップ２０２の信号パッド
２１６〜２２３、第２の機能のＩＣチップ２０３の信号
パッド２２５〜２２９、及び、第３の機能のＩＣチップ
２０４の信号パッド２３１〜２３４の全てが基板信号線
２９０，２９１，２９２，２９３，２９４，２９５，２
９６，２９７，２９８，２９９，３００，３０１，３０
２，３０３，３０４，３０５，３０６により、信号切替
用ＩＣチップ２０５の信号パッド２４９〜２５６，２６
４〜２６８，２７５〜２７８とそれぞれ接続される。
号入力端子２１４と、外部信号端子２０６〜２１３の全
てが、基板信号線２８１，２８２，２８３，２８４，２
８５，２８６，２８７，２８８，２８９により、信号切
替用ＩＣチップ２０５の信号パッド２４４〜２４８，２
７０，２７１，２７９，２８０とそれぞれ接続されてい
る。また、第１の機能のＩＣチップ２０２の信号パッド
２１６〜２２３、第２の機能のＩＣチップ２０３の信号
パッド２２５〜２２９、及び、第３の機能のＩＣチップ
２０４の信号パッド２３１〜２３４の全てが基板信号線
２９０，２９１，２９２，２９３，２９４，２９５，２
９６，２９７，２９８，２９９，３００，３０１，３０
２，３０３，３０４，３０５，３０６により、信号切替
用ＩＣチップ２０５の信号パッド２４９〜２５６，２６
４〜２６８，２７５〜２７８とそれぞれ接続される。
【００３９】 また、信号切替用ＩＣチップ２０５の信号
パッド２５７〜２５９，２６０，２７２と信号パッド２
７４，２６３〜２６１，２７３とのそれぞれが基板信号
線３０７，３０８，３０９，３１０，３１１で接続され
ており、信号パッド２６９のみオープンとなっている。
なお、組み立て方法については制約はなく、慣用的な方
法で良い。
パッド２５７〜２５９，２６０，２７２と信号パッド２
７４，２６３〜２６１，２７３とのそれぞれが基板信号
線３０７，３０８，３０９，３１０，３１１で接続され
ており、信号パッド２６９のみオープンとなっている。
なお、組み立て方法については制約はなく、慣用的な方
法で良い。
【００４０】 この第２実施形態では、信号切替用ＩＣチ
ップ２０５の基板信号線３１２が、信号パッド２４４か
ら制御回路２３７内の制御信号発生部２３５まで接続さ
れている。書込信号線３１３，３１４，３１５，３１６
が、信号切替ブロック２３８から制御回路２３７内のプ
ログラム記憶部２３６まで接続されている。また、制御
信号線３１７，３１８，３１９，３２０，３２１，３２
２が、制御回路２３７内の制御信号発生部２３５から信
号切替ブロック２３８〜２４３までそれぞれ接続されて
いる。
ップ２０５の基板信号線３１２が、信号パッド２４４か
ら制御回路２３７内の制御信号発生部２３５まで接続さ
れている。書込信号線３１３，３１４，３１５，３１６
が、信号切替ブロック２３８から制御回路２３７内のプ
ログラム記憶部２３６まで接続されている。また、制御
信号線３１７，３１８，３１９，３２０，３２１，３２
２が、制御回路２３７内の制御信号発生部２３５から信
号切替ブロック２３８〜２４３までそれぞれ接続されて
いる。
【００４１】 信号切替ブロック２３８，２３９との間に
バイパス信号線３２３，３２４，３２５，３２６が接続
され、信号切替ブロック２４０，２４１との間にバイパ
ス信号線３２７，３２８，３２９が接続されている。ま
た、信号切替ブロック２４２，２４３との間にバイパス
信号線３３０，３３１が接続されている。
バイパス信号線３２３，３２４，３２５，３２６が接続
され、信号切替ブロック２４０，２４１との間にバイパ
ス信号線３２７，３２８，３２９が接続されている。ま
た、信号切替ブロック２４２，２４３との間にバイパス
信号線３３０，３３１が接続されている。
【００４２】 このような構成にあって、切替信号入力端
子２１４に供給される切替モード信号０，２，３，４に
対して、信号切替ブロック２３８〜２４３が表２に示す
切替動作を行う。
子２１４に供給される切替モード信号０，２，３，４に
対して、信号切替ブロック２３８〜２４３が表２に示す
切替動作を行う。
【００４３】
【表２】
【００４４】表２に示すように切替モード信号０におい
ては、外部信号端子２０６〜２０９から信号切替ブロッ
ク２３８、書込信号線３１６〜３１３を通じて制御回路
２３７内のプログラム記憶部２３６に切替モード１〜４
に対する信号切替ブロック２３８〜２４３の動作設定プ
ログラムを書き込む。
ては、外部信号端子２０６〜２０９から信号切替ブロッ
ク２３８、書込信号線３１６〜３１３を通じて制御回路
２３７内のプログラム記憶部２３６に切替モード１〜４
に対する信号切替ブロック２３８〜２４３の動作設定プ
ログラムを書き込む。
【００４５】 表２に示すように切替モード信号１におい
ては、プログラム記憶部２３６から読みだしたプログラ
ム情報で、制御信号発生部２３５から制御信号線３１７
〜３２２を通じて信号切替ブロック２３８〜２４３への
切り替え設定が行われる。すなわち、表２に示す接続が
行われる。この結果、第１の機能のＩＣチップ２０２の
信号パッド２１６〜２２３の全てが、外部信号端子２０
６〜２１３のそれぞれと電気的に接続した回路が構成さ
れる。
ては、プログラム記憶部２３６から読みだしたプログラ
ム情報で、制御信号発生部２３５から制御信号線３１７
〜３２２を通じて信号切替ブロック２３８〜２４３への
切り替え設定が行われる。すなわち、表２に示す接続が
行われる。この結果、第１の機能のＩＣチップ２０２の
信号パッド２１６〜２２３の全てが、外部信号端子２０
６〜２１３のそれぞれと電気的に接続した回路が構成さ
れる。
【００４６】 切替モード信号２においては、第２の機能
を有するＩＣチップ２０３の信号パッド２２５〜２２９
の全てが、外部信号端子２０６〜２０８，２１３，２１
１のそれぞれと電気的に接続された回路が構成される。
切替モード信号３においては、第３の機能を有するＩＣ
チップ２０４の信号パッド２３１〜２３４の全てが、外
部信号端子２０９，２０６，２１３，２１２のそれぞれ
と電気的に接続された回路が構成される。
を有するＩＣチップ２０３の信号パッド２２５〜２２９
の全てが、外部信号端子２０６〜２０８，２１３，２１
１のそれぞれと電気的に接続された回路が構成される。
切替モード信号３においては、第３の機能を有するＩＣ
チップ２０４の信号パッド２３１〜２３４の全てが、外
部信号端子２０９，２０６，２１３，２１２のそれぞれ
と電気的に接続された回路が構成される。
【００４７】 切替モード信号４の場合は、信号切替用Ｉ
Ｃチップ２０５のバイパス信号線３２３〜３３１の全て
が分離される設定となり、第１の機能のＩＣチップ２０
２の信号パッド２１６〜２１９は、外部信号端子２０９
〜２０６とそれぞれ電気的に接続された回路構成とな
る。信号パッド２２０〜２２２は、第２の機能を有する
ＩＣチップ２０３の信号パッド２２７〜２２５とそれぞ
れ電気的に接続された回路構成となり、信号パッド２２
３は第３の機能を有するＩＣチップ２０４の信号パッド
２３１と電気的に接続された回路構成となる。
Ｃチップ２０５のバイパス信号線３２３〜３３１の全て
が分離される設定となり、第１の機能のＩＣチップ２０
２の信号パッド２１６〜２１９は、外部信号端子２０９
〜２０６とそれぞれ電気的に接続された回路構成とな
る。信号パッド２２０〜２２２は、第２の機能を有する
ＩＣチップ２０３の信号パッド２２７〜２２５とそれぞ
れ電気的に接続された回路構成となり、信号パッド２２
３は第３の機能を有するＩＣチップ２０４の信号パッド
２３１と電気的に接続された回路構成となる。
【００４８】 また、第２の機能を有するＩＣチップ２０
３の信号パッド２２８は、第３の機能を有するＩＣチッ
プ２０４の信号パッド２３２と電気的に接続された回路
構成となり、信号パッド２２９が外部信号端子２１１に
電気的に接続された回路構成となる。第３の機能を有す
るＩＣチップ２０４の信号パッド２３３，２３４は外部
信号端子２１３，２１２にそれぞれ電気的に接続された
回路構成となる。このようにして第１の機能を有するＩ
Ｃチップ２０２、第２の機能を有するＩＣチップ２０３
及び第３の機能を有するＩＣチップ２０４が接合したマ
ルチＩＣチップ実装回路が構成される。
３の信号パッド２２８は、第３の機能を有するＩＣチッ
プ２０４の信号パッド２３２と電気的に接続された回路
構成となり、信号パッド２２９が外部信号端子２１１に
電気的に接続された回路構成となる。第３の機能を有す
るＩＣチップ２０４の信号パッド２３３，２３４は外部
信号端子２１３，２１２にそれぞれ電気的に接続された
回路構成となる。このようにして第１の機能を有するＩ
Ｃチップ２０２、第２の機能を有するＩＣチップ２０３
及び第３の機能を有するＩＣチップ２０４が接合したマ
ルチＩＣチップ実装回路が構成される。
【００４９】 以上のように、この第２実施形態では、切
替モード０で信号切替用ＩＣチップ２０５へプログラム
を書き込み、次に切替モード１で第１の機能を有するＩ
Ｃチップ２０２のテストパターンによる機能試験を行
う。さらに、切替モード２で第２の機能を有するＩＣチ
ップ２０３のテストパターンによる機能試験を実施し、
切替モード３で第３の機能を有するＩＣチップ２０４の
テストパターンによる機能試験を実施するのみで、この
マルチＩＣチップ実装回路全体の組み立て検査が完了す
る。この場合、切替モード４対応の結合機能用のテスト
パターン設計が不要になる。
替モード０で信号切替用ＩＣチップ２０５へプログラム
を書き込み、次に切替モード１で第１の機能を有するＩ
Ｃチップ２０２のテストパターンによる機能試験を行
う。さらに、切替モード２で第２の機能を有するＩＣチ
ップ２０３のテストパターンによる機能試験を実施し、
切替モード３で第３の機能を有するＩＣチップ２０４の
テストパターンによる機能試験を実施するのみで、この
マルチＩＣチップ実装回路全体の組み立て検査が完了す
る。この場合、切替モード４対応の結合機能用のテスト
パターン設計が不要になる。
【００５０】 なお、この第２実施形態では、三つのＩＣ
チップ２０２〜２０４を実装する場合について説明した
が、同一基板上に実装する信号切替用ＩＣチップ２０５
の回路構成は、図１に示した第１実施形態における信号
切替用ＩＣチップ２０５と、その回路構成に差がなく、
搭載する信号切替スイッチや信号パッドが十分であれ
ば、プログラム変更のみで流用が可能である。
チップ２０２〜２０４を実装する場合について説明した
が、同一基板上に実装する信号切替用ＩＣチップ２０５
の回路構成は、図１に示した第１実施形態における信号
切替用ＩＣチップ２０５と、その回路構成に差がなく、
搭載する信号切替スイッチや信号パッドが十分であれ
ば、プログラム変更のみで流用が可能である。
【００５１】 また、各機能のＩＣチップを変更する場合
や増加する場合にも、プログラム変更と基板信号線の接
続を変更することによって、その対応が可能であり、二
つ以上の信号切替用ＩＣチップを使用して機能分割を行
うことも可能である。
や増加する場合にも、プログラム変更と基板信号線の接
続を変更することによって、その対応が可能であり、二
つ以上の信号切替用ＩＣチップを使用して機能分割を行
うことも可能である。
【００５２】
【発明の効果】以上の説明から明らかなように、請求項
１〜５記載のマルチＩＣチップ実装回路によれば、基板
に実装される複数のＩＣチップを間、及び、複数の外部
信号端子との間をバイパスする切り替えなどを行って結
線し、また、ＩＣチップのウェハ検査用テストパターン
に基づいてＩＣチップのそれぞれのテストを行うと共
に、記憶したプログラムを実行して、複数の信号切替ス
イッチを切り替えを行っている。
１〜５記載のマルチＩＣチップ実装回路によれば、基板
に実装される複数のＩＣチップを間、及び、複数の外部
信号端子との間をバイパスする切り替えなどを行って結
線し、また、ＩＣチップのウェハ検査用テストパターン
に基づいてＩＣチップのそれぞれのテストを行うと共
に、記憶したプログラムを実行して、複数の信号切替ス
イッチを切り替えを行っている。
【００５３】 この結果、開発完了のＩＣチップを自由に
組み合わせてマルチＩＣチップ実装回路を構成でき、そ
の設計資産の流用性が向上し、さらに、組立完成後にＩ
Ｃチップの単独試験用テストパターンを流用した高故障
検査率が得られると共に、記憶したプログラムの実行に
よって、各種の機能が異なるＩＣチップの実装に対応で
きるようになる。
組み合わせてマルチＩＣチップ実装回路を構成でき、そ
の設計資産の流用性が向上し、さらに、組立完成後にＩ
Ｃチップの単独試験用テストパターンを流用した高故障
検査率が得られると共に、記憶したプログラムの実行に
よって、各種の機能が異なるＩＣチップの実装に対応で
きるようになる。
【図１】本発明のマルチＩＣチップ実装回路の第１実施
形態の構成図である。
形態の構成図である。
【図２】第１実施形態における組立検査の処理手順を示
すフローチャートである。
すフローチャートである。
【図３】第２実施形態を示す構成図である。
【図４】図３中の信号切替ブロックの詳細な構成図であ
る。
る。
【図５】従来のマルチＩＣチップ実装回路を示す構成図
である。
である。
【図６】従来例における組立検査の処理手順を示すフロ
ーチャートである。
ーチャートである。
２１，２０１ 基板 ２２，２３，２０２〜２０４ ＩＣチップ ２４，２０５ 信号切替用ＩＣチップ ２５ａ〜２６ｃ，２０６〜２１３ 外部信号端子 ２７，２１４ 切替信号入力端子 ２８，３０，２１５，２２４，２３０ 機能回路 ２９ａ〜２９ｆ，３１ａ〜３１ｆ，４１〜５９，９６〜
１０１，２１６〜２２３，２２５〜２２９，２３１〜２
３４，２４４〜２８０ 信号パッド ３２ａ，２３５ 制御信号発生部 ３２ｂ，２３６ プログラム記憶部 ３３，２３７ 制御回路 ３４ａ〜３７ｃ，ＳＷａ〜ＳＷｄ 信号切替スイッチ ６０〜７８，８７〜８９，２８１〜３１１ 基板信号線 ７９，３１２ 切替信号線 ８０〜８２，３１３〜３１６ 書込信号線 ９０〜９５，３２３〜３３１ バイパス信号線 ２３８〜２４３ 信号切替ブロック ８３〜８６，３１７〜３２２ 制御信号線
１０１，２１６〜２２３，２２５〜２２９，２３１〜２
３４，２４４〜２８０ 信号パッド ３２ａ，２３５ 制御信号発生部 ３２ｂ，２３６ プログラム記憶部 ３３，２３７ 制御回路 ３４ａ〜３７ｃ，ＳＷａ〜ＳＷｄ 信号切替スイッチ ６０〜７８，８７〜８９，２８１〜３１１ 基板信号線 ７９，３１２ 切替信号線 ８０〜８２，３１３〜３１６ 書込信号線 ９０〜９５，３２３〜３３１ バイパス信号線 ２３８〜２４３ 信号切替ブロック ８３〜８６，３１７〜３２２ 制御信号線
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/28 H01L 21/66 H01L 25/04 H01L 25/18
Claims (1)
- 【請求項１】 切替信号入力端子及び複数の外部信号端
子が設けられた基板と、 この基板に実装された、制御回路を有する信号切替用Ｉ
Ｃチップ及び機能回路を有する複数のＩＣチップと、 前記信号切替用ＩＣチップに設けられた複数の信号切替
ブロックと、 前記信号切替用ＩＣチップに設けられ、前記複数の信号
切替ブロックの間を接続するバイパス信号線とを備え、 前記制御回路は、前記切替信号入力端子からの信号で作
動し、設定された動作プログラムによって前記複数の信
号切替ブロックを制御するものであり、 前記複数の信号切替ブロックは、入力信号を前記ＩＣチ
ップ又は前記バイパス信号線へ選択的に出力する種類の
ブロックと、前記バイパス信号線又は前記ＩＣチップか
ら入力された信号を選択的に出力する種類のブロックと
からなり、 これら二種類の信号切替ブロックで組を形成するととも
に、これら信号切替ブロックの組を複数組接続し、 前記制御回路からの制御信号によって前記複数の信号切
替ブロックを切り替えて、前記複数のＩＣチップを一つ
ずつ順次前記外部信号端子と接続して各ＩＣチップのテ
ストを行うこと を特徴としたマルチＩＣチップ実装回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7334652A JP3031225B2 (ja) | 1995-12-22 | 1995-12-22 | マルチｉｃチップ実装回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7334652A JP3031225B2 (ja) | 1995-12-22 | 1995-12-22 | マルチｉｃチップ実装回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09178816A JPH09178816A (ja) | 1997-07-11 |
| JP3031225B2 true JP3031225B2 (ja) | 2000-04-10 |
Family
ID=18279758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7334652A Expired - Lifetime JP3031225B2 (ja) | 1995-12-22 | 1995-12-22 | マルチｉｃチップ実装回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3031225B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003004808A (ja) * | 2001-06-19 | 2003-01-08 | Nec Corp | 半導体装置および半導体装置のテスト方法 |
| JP4891892B2 (ja) * | 2007-12-27 | 2012-03-07 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置とそのテスト方法 |
| JP6605866B2 (ja) * | 2015-07-22 | 2019-11-13 | ローム株式会社 | 半導体装置 |
-
1995
- 1995-12-22 JP JP7334652A patent/JP3031225B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09178816A (ja) | 1997-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0174224B1 (en) | Chip on chip type integrated circuit device | |
| US5787012A (en) | Integrated circuit with identification signal writing circuitry distributed on multiple metal layers | |
| EP1979757B1 (en) | An integrated circuit package, and a method for producing an integrated circuit package having two dies with input and output terminals of integrated circuits of the dies directly addressable for testing of the package | |
| US7739571B2 (en) | Semiconductor integrated circuit and system LSI having a test expected value programming circuit | |
| JP3031225B2 (ja) | マルチｉｃチップ実装回路 | |
| JPH04250644A (ja) | マルチチップ実装ｉｃ | |
| US20020003309A1 (en) | Semiconductor chip having pads with plural different junction type | |
| JP2885213B2 (ja) | 半導体集積回路 | |
| US6313655B1 (en) | Semiconductor component and method for testing and operating a semiconductor component | |
| JP2002043504A (ja) | 複合デバイス | |
| JPH08101255A (ja) | マルチチップモジュール | |
| US6714002B2 (en) | Integrated semiconductor circuit and multi-chip module with a plurality of integrated semiconductor circuits | |
| US20040064763A1 (en) | Apparatus and method for a trace system on a chip having multiple processing units | |
| KR900000175B1 (ko) | 칩온칩(chip on chip)형 반도체 집적회로 | |
| JPH11111913A (ja) | 機能変更可能な半導体装置 | |
| JPH1082834A (ja) | 半導体集積回路 | |
| US20090256248A1 (en) | Configuration terminal for integrated devices and method for configuring an integrated device | |
| US7865787B2 (en) | Testing embedded circuits with the aid of a separate supply voltage | |
| JPH03147351A (ja) | 集積回路パッケージ | |
| JPH02112777A (ja) | 半導体集積回路 | |
| JP2730505B2 (ja) | 論理集積回路 | |
| JPH04340253A (ja) | 半導体装置 | |
| JP2978796B2 (ja) | 半導体集積回路装置 | |
| JPH04299565A (ja) | Ｉｃチップ | |
| JP2001324550A (ja) | Ｌｓｉ装置 |