JPH04248103A

JPH04248103A - 波形整形回路

Info

Publication number: JPH04248103A
Application number: JP745991A
Authority: JP
Inventors: Yoshihiro Hamura; 端村　美宏
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1991-01-25
Filing date: 1991-01-25
Publication date: 1992-09-03

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は計算機システムの外部記
憶装置として、ディスクにディジタルでデータの記録／
再生を行うディスク装置に係り、特に該ディスクから読
出された再生信号の読取りマージンを高めるための波形
整形を行う波形整形回路に関する。

【０００２】磁気ディスク装置においては、ディスクに
磁化反転信号として記録されたデータをヘッドが読取り
、磁化反転位置に対応して再生した信号波形を一定の振
幅に増幅した後、波形整形回路で、この信号波形の幅を
狭くする波形整形を行ってから、ピーク信号の検出と、
信号波形の振幅の検出を行い、信号波形の振幅が所定の
閾値より大きいピーク信号をデータとして取り出してい
る。

【０００３】ところで、近年、磁気ディスク装置には薄
膜磁気ヘッドが使用されるようになって来たが、この薄
膜磁気ヘッドでは、孤立した信号波形の両側に負極性の
信号が存在し、再生波形の品質を著しく悪化させている
。

【０００４】従って、信号波形の幅を狭くすると共に、
この負極性の信号を打ち消す必要があり、磁気ディスク
装置の信号再生回路には、波形整形回路が必ず設けられ
ているため、経済的な磁気ディスク装置を提供する上で
、この波形整形回路は簡易な構成であることが望ましい
。

【０００５】

【従来の技術】図８は従来技術の一例を説明するブロッ
ク図で、図９は図８の動作を説明する波形図である。

【０００６】図８は薄膜磁気ヘッドを使用した場合の信
号波形を整形する場合を示す。薄膜磁気ヘッドで読取ら
れた再生波形は、正規のピーク位置から大分離れた位置
に負極性の信号が現れ、再生波形の品質を著しく悪くす
るため、これを補正するように考慮されている。

【０００７】増幅回路１により増幅された図９（Ａ）　
に示す如き振幅がＶ０　の信号波形は、正規のピーク値
に対して負極性の信号■と■が現れている。この信号波
形は遅延時間Ｔ１　＋Ｔ２　の遅延回路２を経て演算増
幅回路３の第１の入力端子に入る。

【０００８】演算増幅回路３の第１の入力端子の入力イ
ンピーダンスは高く、遅延回路２にとって、見掛け上無
限大の終端インピーダンスとなっており、遅延回路２を
通過した信号波形は全反射して、２（Ｔ１　＋Ｔ２　）
時間遅延して、再び遅延回路２の入力側に現れる。

【０００９】そして、反射してきた信号波形は、増幅回
路１の出力側に接続された抵抗Ｒ０　によって、遅延回
路２の入力側が終端されているため、再び反射すること
は無い。従って、図９（Ｂ）　に示す如き双頭波形が遅
延回路２の入力側に現れる。

【００１０】又、演算増幅回路３の第１の入力端子には
、ここで信号波形が全反射するため、図９（Ｃ）　に示
す如く、振幅が２Ｖ０　で、正規のピーク値に対して負
極性の信号■と■を持つ信号波形が現れる。

【００１１】又、遅延回路２の中間端子からは、図９（
Ｄ）　に示す如く、遅延回路２の中間端子と終端側との
間の遅延時間がＴ１　であり、遅延回路２の中間端子と
入力側との間の遅延時間がＴ２　であるとすると、Ｔ２
　時間遅延した波形■と、演算増幅回路３の第１の入力
端子で全反射した波形■に対し、２Ｔ１　時間遅延した
波形■が現れ、実線で示す双頭波形が可変減衰回路５に
送出される。

【００１２】従って、可変減衰回路５の切替信号により
可変する減衰量によって、減衰させられた図９（Ｅ）　
に示す如き双頭波形が、演算増幅回路３の第２の入力端
子に入る。

【００１３】又、遅延回路２の入力側に現れた図９（Ｂ
）　に示す如き双頭波形は、可変減衰回路６に入り、可
変減衰回路６の切替信号により可変する減衰量によって
、減衰させられた図９（Ｆ）　に示す如き双頭波形が、
演算増幅回路３の第３の入力端子に入る。

【００１４】演算増幅回路３は、第１の入力端子と第２
の入力端子に入った波形を減算し、これと第３の入力端
子に入った波形を加算する。即ち、図９（Ｃ）に示す信
号波形から、図９（Ｅ）　に示す双頭波形を減算し、且
つ、図９（Ｃ）　に示す信号波形に図９（Ｆ）　に示す
双頭波形を加算するため、演算増幅回路３の出力側には
、図９（Ｇ）　に示す如く、図９（Ｃ）　に示す信号波
形より全体に幅が狭く、負極性の信号■と■が打ち消さ
れた信号波形が得られる。

【００１５】そして、演算増幅回路３で得られた信号波
形は、低域フィルタ４によって不要な高い周波数が遮断
され、ノイズ等が除去されて送出される。

【００１６】

【発明が解決しようとする課題】図８に示す波形整形回
路は、中間端子を備えた遅延回路２と、２組の可変減衰
回路５及び６と、３入力端子を備えた演算増幅回路３と
、低域フィルタ４を用いており、回路構成が複雑でハー
ドウェア量が多く経済的では無いという問題がある。

【００１７】本発明はこのような問題点に鑑み、信号波
形の幅を狭くすることが可能なエレクトロニック・チュ
ウニング・フィルタ（Ｅｌｅｃｔｒｏｎｉｃ　Ｔｕｎｉ
ｎｇ　Ｆｉｌｔｅｒ）を用いることにより、簡易な構成
の波形整形回路を提供することを目的としている。

【００１８】

【課題を解決するための手段】図１は本発明の原理を説
明するブロック図である。遅延手段７は、入力する信号
波形の両側に存在する負極性の信号の位置に対応して、
入力信号波形を定められた時間遅延させる。

【００１９】そして、減衰手段８は、入力信号波形と、
遅延手段７を通過した後、この遅延手段７の出力側で全
反射して、又遅延手段７を通過して入力側に現れた反射
信号波形とを受信し、この入力信号波形と反射信号波形
の振幅を、夫々所定のレベルに減衰する。

【００２０】合成手段９は、遅延手段７の出力側と接続
され、この遅延手段７を通過した信号波形を全反射させ
ることにより、この信号波形の振幅を拡大すると共に、
この拡大した信号波形と、減衰手段８が減衰した入力信
号波形及び反射信号波形とを合成し、この拡大した信号
波形の両側に存在する負極性の信号を打ち消す。

【００２１】フィルタ１０は、合成手段９が送出する振
幅を拡大した信号波形の幅を狭くすると同時に、高周波
のノイズ低減を行う。

【００２２】

【作用】上記の如く構成することにより、遅延手段７は
中間端子が不要となり、減衰手段は一つで良く、又、合
成手段は２端子で良く、更に、低域フィルタはフィルタ
１０に含めることが出来るため、ハードウェア量を減少
させることが可能であり、経済的な波形整形回路を提供
することが出来る。

【００２３】

【実施例】図２は本発明の一実施例を示す回路のブロッ
ク図である。増幅回路１により増幅された図９（Ａ）　
に示す如き振幅がＶ０　の信号波形は、遅延時間Ｔ１　
＋Ｔ２　の遅延回路１１を経て演算増幅回路１３の一方
の入力端子に入る。

【００２４】演算増幅回路１３の一方の入力端子の入力
インピーダンスは高く、前記同様遅延回路１１を通過し
た信号波形は全反射して、２（Ｔ１　＋Ｔ２　）時間遅
延して、再び遅延回路１１の入力側に現れる。

【００２５】そして、反射してきた信号波形は、増幅回
路１の出力側に接続された抵抗Ｒ０　によって、遅延回
路２の入力側が終端されているため、再び反射すること
は無い。従って、図９（Ｂ）　に示す如き双頭波形が遅
延回路１１の入力側に現れる。

【００２６】又、演算増幅回路１３の一方の入力端子に
は、ここで信号波形が全反射するため、図９（Ｃ）　に
示す如く、振幅が２Ｖ０　で、正規のピーク値に対して
負極性の信号■と■を持つ信号波形が現れる。

【００２７】そして、遅延回路１１の入力側に現れた図
９（Ｂ）　に示す如き双頭波形は、可変減衰回路１２に
入り、可変減衰回路１２の切替信号により可変する減衰
量によって、減衰させられた図９（Ｆ）　に示す如き双
頭波形が、演算増幅回路１３の他方の入力端子に入る。

【００２８】演算増幅回路１３は、一方の入力端子と他
方の入力端子に入った波形を加算する。即ち、図９（Ｃ
）　に示す信号波形に図９（Ｆ）　に示す双頭波形を加
算するため、演算増幅回路１３の出力側には、図９（Ｃ
）　に示す信号波形から負極性の信号■と■が打ち消さ
れた信号波形が得られる。

【００２９】そして、演算増幅回路１３で得られた負極
性の信号■と■が打ち消された信号波形は、エレクトロ
ニック・チュウニング・フィルタ１４、例えば、米国Ｓ
ＳＩ（Ｓｉｌｉｃｏｎ　Ｓｙｓｔｅｍｓ　Ｃｏｒｐ）　
社が提供するプログラマブル・エレクトロニック・フィ
ルタ３２Ｆ８０１１によって、幅を狭められるため、エ
レクトロニック・チュウニング・フィルタ１４の出力側
には、図９（Ｇ）　に示す如く、図９（Ｃ）　に示す信
号波形より全体に幅が狭く、且つ高周波数のノイズが低
減された信号波形が得られる。

【００３０】ここで、プログラマブル・エレクトロニッ
ク・フィルタ３２Ｆ８０１１を用いることにより、図８
の回路を簡易化し得た理由を説明する。図３は信号波形
の幅を狭める波形整形回路の一例を示すブロック図で、
図４は図３の動作を説明する波形図である。

【００３１】図３は一般的にコサインイコライザと言わ
れており、図４に示す波形図は図９に示す負極性の信号
■と■の無い波形の整形を行う場合を示す。増幅回路１
により増幅された図４（Ａ）　の■に示す如き振幅がＶ
０　の信号波形■は、遅延時間Ｔ１　の遅延回路１５を
経て演算増幅回路１６の一方の入力端子に入る。

【００３２】演算増幅回路１６の一方の入力端子の入力
インピーダンスは高く、遅延回路１５にとって、見掛け
上無限大の終端インピーダンスとなっており、遅延回路
１５を通過した信号波形は全反射して、２Ｔ１　時間遅
延して、図４（Ａ）　の■に示す如く、再び遅延回路１
５の入力側に現れる。

【００３３】そして、全反射した信号波形■は、増幅回
路１の出力側に接続された抵抗Ｒ０　によって、遅延回
路１５の入力側が終端されているため、再び反射するこ
とは無い。従って、遅延回路１５の入力側には、図４（
Ａ）　に示す如く、実線で示す双頭波形が現れる。

【００３４】又、演算増幅回路１６の一方の入力端子に
は、ここで信号波形が全反射するため、図４（Ｂ）　に
示す如く、振幅が２Ｖ０　の信号波形が現れる。可変減
衰回路１８には、図４（Ａ）　に示す双頭波形が入り、
切替信号によって可変する減衰量によって減衰させられ
、図４（Ｃ）　に示す如き大きさとなって、演算増幅回
路１６の他方の入力端子に入る。

【００３５】演算増幅回路１６は、図４（Ｂ）　に示す
信号波形から、図４（Ｃ）　に示す双頭波形を減算する
ため、演算増幅回路１６の出力側には、図４（Ｄ）　に
示す如く、図４（Ｂ）　に示す信号波形より、全体に幅
の狭い信号波形が得られる。

【００３６】そして、演算増幅回路１６で得られた信号
波形は、低域フィルタ１７によって不要な高い周波数が
遮断され、ノイズ等が除去されて送出される。図５は図
３に示す波形整形回路の周波数特性を説明する図である
。

【００３７】図５の横軸に周波数をとり、縦軸に利得を
とると、周波数ｆａからｆｂの間が入力信号の周波数範
囲を示し、周波数ｆｃが低域フィルタ１７のカットオフ
周波数を示す。そして、点線は低域フィルタ１７の周波
数特性を示し、細線は増幅回路１から演算増幅回路１６
までの周波数特性を示し、太線は合成された周波数特性
を示す。

【００３８】図６はプログラマブル・エレクトロニック
・フィルタ３２Ｆ８０１１を用いた波形整形回路の一例
を示すブロック図で、図７は図６の周波数特性を説明す
る図である。

【００３９】図６に示すブースト切替信号と、カットオ
フ周波数切替信号とを最適に選定することにより、図７
に示す周波数ｆａからｆｂの間で、図５に近い周波数応
答を得る事が出来ると共に、高周波数のノイズ低減も可
能な周波数特性を得ることが出来る。

【００４０】即ち、図３に示すコサインイコライザの周
波数特性をプログラマブル・エレクトロニック・フィル
タ３２Ｆ８０１１が持っていることを示す。従って、図
６の波形整形回路によって、図３の波形整形回路と置き
換えが可能である。そして、図３の波形整形回路は、図
８の遅延回路２の中間端子から出力側までの部分と、可
変減衰回路５と、低域フィルタ４と、演算増幅回路３の
第２の入力端子の機能と同一である。

【００４１】従って、エレクトロニック・チュウニング
・フィルタ１４によって、この部分の機能を代行するこ
とが出来る。

【００４２】

【発明の効果】以上説明した如く、本発明は薄膜磁気ヘ
ッドを使用する磁気ディスク装置の再生回路に用いられ
る波形整形回路を簡易化し得るため、経済的な波形整形
回路を提供することが出来る。

【図面の簡単な説明】

【図１】　　本発明の原理を説明するブロック図

【図２
】　　本発明の一実施例を示す回路のブロック図

【図３
】　　信号波形の幅を狭める波形整形回路の一例を示す
ブロック図

【図４】　　図３の動作を説明する波形図

【図５】　　
図３に示す波形整形回路の周波数特性を説明する図

【図６】　　プログラマブル・エレクトロニック・フィ
ルタ３２Ｆ８０１１を用いた波形整形回路の一例を示す
ブロック図

【図７】　　図６の周波数特性を説明する図

【図８】　
　従来技術の一例を説明するブロック図

【図９】　　図
８の動作を説明する波形図

【符号の説明】

１　　増幅回路２、１１、１５　　遅延回路３、１３、１６　　演算増幅回路４、１７　　低域フィルタ５、６、１２　　可変減衰回路７　　遅延手段８　　減衰手段９　　合成手段１０　　フィルタ１４　　エレクトロニック・チュウニング・フィルタ１
８　　３２Ｆ８０１１　フィルタ

Claims

【特許請求の範囲】

【請求項１】　　入力する信号波形の両側に存在する負
極性の信号の位置に対応して、該入力信号波形を定めら
れた時間遅延させる遅延手段（７）　と、該入力信号波
形と、及び該遅延手段（７）　を通過した後、該遅延手
段（７）の出力側で全反射して、該遅延手段（７）　の
入力側に現れた反射信号波形とを受信し、該入力信号波
形と反射信号波形の振幅を、夫々所定のレベルに減衰す
る減衰手段（８）　と、該遅延手段（７）　の出力側に
接続され、該遅延手段（７）　を通過した信号波形を全
反射させることにより、該信号波形の振幅を拡大すると
共に、該拡大した信号波形と、該減衰手段（８）が減衰
した入力信号波形及び反射信号波形とを合成し、該拡大
した信号波形の両側に存在する負極性の信号を打ち消す
合成手段（９）　と、該合成手段（９）　が送出する振
幅を拡大した信号波形の幅を狭くするフィルタ（１０）
と、を設けたことを特徴とする波形整形回路。