JPH04245482A - 非単結晶半導体装置とその製造方法 - Google Patents
非単結晶半導体装置とその製造方法Info
- Publication number
- JPH04245482A JPH04245482A JP2941191A JP2941191A JPH04245482A JP H04245482 A JPH04245482 A JP H04245482A JP 2941191 A JP2941191 A JP 2941191A JP 2941191 A JP2941191 A JP 2941191A JP H04245482 A JPH04245482 A JP H04245482A
- Authority
- JP
- Japan
- Prior art keywords
- crystal semiconductor
- single crystal
- film
- glass substrate
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 239000013078 crystal Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000011521 glass Substances 0.000 claims abstract description 21
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 18
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 19
- 239000007789 gas Substances 0.000 claims description 13
- 238000000137 annealing Methods 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000002245 particle Substances 0.000 abstract description 9
- 230000008021 deposition Effects 0.000 abstract 1
- 239000007787 solid Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 53
- 239000010410 layer Substances 0.000 description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 22
- 235000012239 silicon dioxide Nutrition 0.000 description 12
- 229910052681 coesite Inorganic materials 0.000 description 10
- 229910052906 cristobalite Inorganic materials 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 239000000377 silicon dioxide Substances 0.000 description 10
- 229910052682 stishovite Inorganic materials 0.000 description 10
- 229910052905 tridymite Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 9
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 7
- 229910000077 silane Inorganic materials 0.000 description 6
- 239000007790 solid phase Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 238000005224 laser annealing Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910007264 Si2H6 Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005984 hydrogenation reaction Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は非単結晶半導体装置とそ
の製造方法に係り、特にガラス基板上の非単結晶シリコ
ン（ポリシリコン、アモルファスシリコン等）膜に形成
した薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎ
ｓｉｓｔｏｒ、以下ＴＦＴという）の特性を改善するも
のである。
の製造方法に係り、特にガラス基板上の非単結晶シリコ
ン（ポリシリコン、アモルファスシリコン等）膜に形成
した薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎ
ｓｉｓｔｏｒ、以下ＴＦＴという）の特性を改善するも
のである。
【０００２】
【従来の技術】ファクシミリ用のイメージセンサ等に用
いるＴＦＴは、通常石英基板あるいはガラス基板上に形
成した多結晶シリコン、アモルファスシリコン等の非単
結晶半導体層に形成される。
いるＴＦＴは、通常石英基板あるいはガラス基板上に形
成した多結晶シリコン、アモルファスシリコン等の非単
結晶半導体層に形成される。
【０００３】従来、石英基板上のＴＦＴは９００℃以上
の高温プロセスで形成されるが、ガラス基板上のＴＦＴ
は６００℃以下の低温で形成される。この低温プロセス
によってＴＦＴを形成するための非単結晶層も当然６０
０℃以下の低温で形成する。
の高温プロセスで形成されるが、ガラス基板上のＴＦＴ
は６００℃以下の低温で形成される。この低温プロセス
によってＴＦＴを形成するための非単結晶層も当然６０
０℃以下の低温で形成する。
【０００４】即ち、ガラス基板上に例えばシラン（Ｓｉ
Ｈ４ ）ガスを用いたプラズマＣＶＤ法や減圧ＣＶＤ法
（ＬＰＣＶＤ法）によりアモルファスシリコン（ａ−Ｓ
ｉ）層を成長させた後、固相成長させてポリシリコン化
して活性層とするものである。
Ｈ４ ）ガスを用いたプラズマＣＶＤ法や減圧ＣＶＤ法
（ＬＰＣＶＤ法）によりアモルファスシリコン（ａ−Ｓ
ｉ）層を成長させた後、固相成長させてポリシリコン化
して活性層とするものである。
【０００５】固相成長させるためには、（１）低温で長
時間アニールする方法と（２）レーザーアニール法があ
る。
時間アニールする方法と（２）レーザーアニール法があ
る。
【０００６】（１）の長時間アニール法は例えば、５５
０℃〜６００℃の低温の窒素雰囲気中で８時間〜５６時
間加熱してａ−Ｓｉ層をポリシリコン化するものである
。この方法で形成した半導体層に形成したＭＯＳＦＥＴ
におけるＮ−チャンネルの移動度の最大値は３５ｃｍ２
／Ｖ・ｓｅｃ が得られたという報告がある。しかし
、しきい電圧が１７Ｖ位と非常に高かった。
０℃〜６００℃の低温の窒素雰囲気中で８時間〜５６時
間加熱してａ−Ｓｉ層をポリシリコン化するものである
。この方法で形成した半導体層に形成したＭＯＳＦＥＴ
におけるＮ−チャンネルの移動度の最大値は３５ｃｍ２
／Ｖ・ｓｅｃ が得られたという報告がある。しかし
、しきい電圧が１７Ｖ位と非常に高かった。
【０００７】また後者の（２）レーザーアニール法はａ
−Ｓｉ層へのレーザー線照射によってこれをポリシリコ
ン化する方法であり、この方法で生成した半導体基板に
形成したＭＯＳＦＥＴにおけるＮ−チャンネルの移動度
の最大値は１００ｃｍ２ ／Ｖ・ｓｅｃ に達するとい
うこともある。
−Ｓｉ層へのレーザー線照射によってこれをポリシリコ
ン化する方法であり、この方法で生成した半導体基板に
形成したＭＯＳＦＥＴにおけるＮ−チャンネルの移動度
の最大値は１００ｃｍ２ ／Ｖ・ｓｅｃ に達するとい
うこともある。
【０００８】
【発明が解決しようとする課題】一般にＭＯＳＦＥＴで
はチャンネルの移動度が高い程スイッチング速度の早い
素子が得られる。
はチャンネルの移動度が高い程スイッチング速度の早い
素子が得られる。
【０００９】ところが、前記（１）のシランガスを用い
たａ−Ｓｉ層の長時間アニール法で形成した半導体基板
に形成したＭＯＳＦＥＴにおいては、Ｎ−チャンネルの
移動度が最大でも３５ｃｍ２ ／Ｖ・ｓｅｃ であり、
Ｐ−チャンネルの移動度については実用的な値を得るこ
とができなかった。
たａ−Ｓｉ層の長時間アニール法で形成した半導体基板
に形成したＭＯＳＦＥＴにおいては、Ｎ−チャンネルの
移動度が最大でも３５ｃｍ２ ／Ｖ・ｓｅｃ であり、
Ｐ−チャンネルの移動度については実用的な値を得るこ
とができなかった。
【００１０】また（２）のレーザーアニール法で形成し
た半導体基板に形成したＭＯＳＦＥＴのＮ−チャンネル
の移動度は高い値が得られるが、この方法ではａ−Ｓｉ
層を均一に固相成長させることが困難であり、特に液晶
の如き大画面ディスプレイやラインセンサ用に用いるＴ
ＦＴを形成する場合の基板としては不適当であった。
た半導体基板に形成したＭＯＳＦＥＴのＮ−チャンネル
の移動度は高い値が得られるが、この方法ではａ−Ｓｉ
層を均一に固相成長させることが困難であり、特に液晶
の如き大画面ディスプレイやラインセンサ用に用いるＴ
ＦＴを形成する場合の基板としては不適当であった。
【００１１】従って、本発明の目的はスイッチング速度
が早く、液晶の如き大画面ディスプレイやラインセンサ
用のＴＦＴの形成を可能とする、ガラス基板上の非単結
晶半導体層としてチャンネル移動度が大きく、広い面積
にわたり均一な半導体層の形成を実現するものである。
が早く、液晶の如き大画面ディスプレイやラインセンサ
用のＴＦＴの形成を可能とする、ガラス基板上の非単結
晶半導体層としてチャンネル移動度が大きく、広い面積
にわたり均一な半導体層の形成を実現するものである。
【００１２】
【課題を解決するための手段】前記目的を達成するため
、本発明者は鋭意研究の結果、ガラス基板上の非単結晶
半導体層として、その粒径が該半導体層の膜厚の１／２
倍〜４倍である非単結晶半導体層を用いることによっ
て、特性のよいＴＦＴが得られることを見出した。なお
、膜厚は５００Å〜２０００Å、粒径は２５０Å〜８０
００Åが好ましい。
、本発明者は鋭意研究の結果、ガラス基板上の非単結晶
半導体層として、その粒径が該半導体層の膜厚の１／２
倍〜４倍である非単結晶半導体層を用いることによっ
て、特性のよいＴＦＴが得られることを見出した。なお
、膜厚は５００Å〜２０００Å、粒径は２５０Å〜８０
００Åが好ましい。
【００１３】さらにこの条件を満足する非単結晶半導体
層は、ジシランガスを用いて、低温プロセスによって形
成したａ−Ｓｉ層を固相成長させることによって得られ
ることを見出した。
層は、ジシランガスを用いて、低温プロセスによって形
成したａ−Ｓｉ層を固相成長させることによって得られ
ることを見出した。
【００１４】
【実施例】本発明の一実施例を図１〜図５によって説明
する。
する。
【００１５】図１、図２は本発明の一実施例であるＴＦ
Ｔの一連の製造工程説明図、図３は非単結晶半導体層の
特性図、図４、図５は本発明の一実施例に形成したＴＦ
Ｔの特性図である。
Ｔの一連の製造工程説明図、図３は非単結晶半導体層の
特性図、図４、図５は本発明の一実施例に形成したＴＦ
Ｔの特性図である。
【００１６】本発明の一実施例であるガラス基板上にＣ
−ＭＯＳＦＥＴから成るＴＦＴを形成する場合の製造工
程を説明する。
−ＭＯＳＦＥＴから成るＴＦＴを形成する場合の製造工
程を説明する。
【００１７】まず、非単結晶半導体層を形成するため、
例えば日本電気ガラス社製のネオセラム（商品名）ガラ
ス基板１を用意する。
例えば日本電気ガラス社製のネオセラム（商品名）ガラ
ス基板１を用意する。
【００１８】ネオセラムガラス基板は表１の如き組成で
ある。
ある。
【００１９】
【表１】
【００２０】ネオセラムガラス基板１上に本発明のジシ
ラン（Ｓｉ２ Ｈ６ ）ガスを用いた減圧ＣＶＤ法によ
りａ−Ｓｉ層２を約１０００Åの厚さで成膜する（図１
（ａ）参照）。
ラン（Ｓｉ２ Ｈ６ ）ガスを用いた減圧ＣＶＤ法によ
りａ−Ｓｉ層２を約１０００Åの厚さで成膜する（図１
（ａ）参照）。
【００２１】成膜条件は以下の通りである。
Ｓｉ２ Ｈ６ ガス １００ＳＣＣＭ圧力
０．３ ＴｏｒｒＨｅガス
２００ＳＣＣＭ加熱温度
５００℃〜５７０℃膜厚成長速度（グロースレ
ート） ５０Å〜５００Å／分
０．３ ＴｏｒｒＨｅガス
２００ＳＣＣＭ加熱温度
５００℃〜５７０℃膜厚成長速度（グロースレ
ート） ５０Å〜５００Å／分
【００２２】次にａ−Ｓｉ層２を５５０℃〜６００℃で
８時間〜５６時間加熱し固相成長させポリシリコン層２
′とする。
８時間〜５６時間加熱し固相成長させポリシリコン層２
′とする。
【００２３】ポリシリコン層２′にフィールド酸化膜用
のＳｉＯ２ 膜３をＲＦスパッタリングにより形成した
後、レジストによりこのＳｉＯ２ 膜３をパターニング
してチャンネル部を開孔する（図１（ｂ）参照）。
のＳｉＯ２ 膜３をＲＦスパッタリングにより形成した
後、レジストによりこのＳｉＯ２ 膜３をパターニング
してチャンネル部を開孔する（図１（ｂ）参照）。
【００２４】ＳｉＯ２ 膜３を含む基板上にゲート酸化
膜４用のＳｉＯ２ 膜４′を形成する。
膜４用のＳｉＯ２ 膜４′を形成する。
【００２５】ゲート酸化膜４としては、スパッタリング
によるＳｉＯ２膜４′を用いることにより、耐圧性がよ
く、水素化により界面準位密度の低い酸化膜を得る（図
１（ｃ）参照）。
によるＳｉＯ２膜４′を用いることにより、耐圧性がよ
く、水素化により界面準位密度の低い酸化膜を得る（図
１（ｃ）参照）。
【００２６】成膜条件は以下の通りである。
Ｏ２ 圧 ４ミリＴｏｒｒ
使用電力 １．５ ＫＷ
成膜温度 １５０℃
ターゲットサブストレート（Ｔｓ） １５０ｍＷ膜厚
５００Å〜１５００Å
５００Å〜１５００Å
【００２７】次
にこの上にゲート電極用のａ−Ｓｉ層５′を形成する（
図１（ｃ）参照）。
にこの上にゲート電極用のａ−Ｓｉ層５′を形成する（
図１（ｃ）参照）。
【００２８】レジストを用いた２段階のエッチングによ
り、ゲート電極のパターニングを行い、ゲート酸化膜４
、ゲート電極５を形成する（図１（ｄ）参照）。
り、ゲート電極のパターニングを行い、ゲート酸化膜４
、ゲート電極５を形成する（図１（ｄ）参照）。
【００２９】イオン打込み用のマスクとして、一方のチ
ャンネル部開孔部にレジスト６を形成し、開孔部に例え
ばリン（Ｐ）イオンをドープする（図１（ｅ）参照）。
ャンネル部開孔部にレジスト６を形成し、開孔部に例え
ばリン（Ｐ）イオンをドープする（図１（ｅ）参照）。
【００３０】このレジスト６を剥離し、第２のイオン打
ち込みのためのマスク用レジスト７を形成し、開孔部に
例えばホウ素（Ｂ）イオンをドープし、Ｃ−ＭＯＳＦＥ
Ｔを形成する（図１（ｆ）参照）。
ち込みのためのマスク用レジスト７を形成し、開孔部に
例えばホウ素（Ｂ）イオンをドープし、Ｃ−ＭＯＳＦＥ
Ｔを形成する（図１（ｆ）参照）。
【００３１】次にレジスト７を剥離後、Ｎ２ 雰囲気中
で５５０℃〜６００℃で２４時間加熱し、ドーパントの
活性化とゲートａ−Ｓｉ層５のポリシリコン化を行う。
で５５０℃〜６００℃で２４時間加熱し、ドーパントの
活性化とゲートａ−Ｓｉ層５のポリシリコン化を行う。
【００３２】さらに例えばＨ２ 雰囲気中で４００℃、
３０分間加熱して水素化を行い、チャンネル層を含む半
導体層の欠陥準位を減少させる（図２（ａ）参照）。
３０分間加熱して水素化を行い、チャンネル層を含む半
導体層の欠陥準位を減少させる（図２（ａ）参照）。
【００３３】この後、基板全体にスパッタリングによっ
て層間絶縁膜としてＳｉＯ２ 膜８を形成する（図２（
ｂ）参照）。
て層間絶縁膜としてＳｉＯ２ 膜８を形成する（図２（
ｂ）参照）。
【００３４】次にこのＳｉＯ２ 膜８にコンタクトホー
ルを形成し、電極用のアルミニウム膜を成膜後、パター
ニングして、ガラス基板上の非単結晶半導体層中に低温
プロセスによりＣ−ＭＯＳＦＥＴを完成する。
ルを形成し、電極用のアルミニウム膜を成膜後、パター
ニングして、ガラス基板上の非単結晶半導体層中に低温
プロセスによりＣ−ＭＯＳＦＥＴを完成する。
【００３５】本発明においてはガラス基板上にａ−Ｓｉ
層の如き非単結晶Ｓｉ層を形成するためにジシランガス
を用いることを特徴とするが、ジシランガスを用いたａ
−Ｓｉ膜とシランガスを用いたａ−Ｓｉ膜の特性を表２
に示す。
層の如き非単結晶Ｓｉ層を形成するためにジシランガス
を用いることを特徴とするが、ジシランガスを用いたａ
−Ｓｉ膜とシランガスを用いたａ−Ｓｉ膜の特性を表２
に示す。
【００３６】
【表２】
【００３７】表２において、膜Ｎｏ． １〜５はジシラ
ンガスを用いて成膜したａ−Ｓｉ膜のデータであり、成
膜条件は、Ｈｅ：２０ＳＣＣＭ、圧力：０．３ Ｔｏｒ
ｒ、Ｓｉ２ Ｈ６ ：１００ＳＣＣＭである。また膜Ｎ
ｏ． ６はシランガスを用いて成膜したものであり、成
膜条件は２０％ＳｉＨ４ ／Ｈｅ：８００ＳＣＣＭ、圧
力０．８ Ｔｏｒｒで成膜したものである。
ンガスを用いて成膜したａ−Ｓｉ膜のデータであり、成
膜条件は、Ｈｅ：２０ＳＣＣＭ、圧力：０．３ Ｔｏｒ
ｒ、Ｓｉ２ Ｈ６ ：１００ＳＣＣＭである。また膜Ｎ
ｏ． ６はシランガスを用いて成膜したものであり、成
膜条件は２０％ＳｉＨ４ ／Ｈｅ：８００ＳＣＣＭ、圧
力０．８ Ｔｏｒｒで成膜したものである。
【００３８】なお、膜Ｎｏ． ５は膜厚が厚すぎるため
、また膜Ｎｏ． ６はシランガスを用いているため、本
発明の実施例には含まれない。
、また膜Ｎｏ． ６はシランガスを用いているため、本
発明の実施例には含まれない。
【００３９】表２より明らかなように、Ｎｏ． ６に示
すシランガスを用いて成膜するとき、その酸素濃度が大
きいことがわかる。酸素濃度が大きいと結晶粒が成長し
にくい。本発明のように結晶粒径を大きく成長させるた
めには酸素濃度が、２×１０１９／ｃｍ３ 以下と低い
ことにもとづく。
すシランガスを用いて成膜するとき、その酸素濃度が大
きいことがわかる。酸素濃度が大きいと結晶粒が成長し
にくい。本発明のように結晶粒径を大きく成長させるた
めには酸素濃度が、２×１０１９／ｃｍ３ 以下と低い
ことにもとづく。
【００４０】また本発明におけるａ−Ｓｉ膜、ポリシリ
コン膜等の非結晶Ｓｉ膜の膜厚と平均粒径、移動度、し
きい電圧等との関係を図３〜図５に示す。
コン膜等の非結晶Ｓｉ膜の膜厚と平均粒径、移動度、し
きい電圧等との関係を図３〜図５に示す。
【００４１】図３は膜厚が５００Åのとき、図４は膜厚
が１０００Åのとき、図５は膜厚が２０００Åのときの
例を示す。
が１０００Åのとき、図５は膜厚が２０００Åのときの
例を示す。
【００４２】図３により明らかなように、膜厚が５００
Åのとき平均粒径が、２５０Å以下になるとその移動度
は急激に減少する。そして平均粒径が３０００Å以上に
なると移動度のバラツキが大きくなる。図４、図５でも
同様の傾向を有する。なお図３〜図５はそれぞれサンプ
ル数ｎ＝１０、ｎチャンネルの例を示す。
Åのとき平均粒径が、２５０Å以下になるとその移動度
は急激に減少する。そして平均粒径が３０００Å以上に
なると移動度のバラツキが大きくなる。図４、図５でも
同様の傾向を有する。なお図３〜図５はそれぞれサンプ
ル数ｎ＝１０、ｎチャンネルの例を示す。
【００４３】一般に、移動度μは下式により得られる。
【００４４】
【数１】
【００４５】ここでＬは粒径、ｑは電荷、ｍ＊ は有効
質量、ＥＢ は粒界の障壁高さを示す。
質量、ＥＢ は粒界の障壁高さを示す。
【００４６】上記数式より明らかな如く、粒径が大きく
なると移動度は比例して大きくなる筈であるが、実際は
粒径が大きくなれば障壁高さが大きくなり、図３〜図５
の如き状態を示すことがわかった。
なると移動度は比例して大きくなる筈であるが、実際は
粒径が大きくなれば障壁高さが大きくなり、図３〜図５
の如き状態を示すことがわかった。
【００４７】さらに平均粒径が大きくなれば、ＳｉＯ２
ゲート酸化膜の下に存在する粒数にバラツキが生じ、
移動度が大きくバラツクことになる。
ゲート酸化膜の下に存在する粒数にバラツキが生じ、
移動度が大きくバラツクことになる。
【００４８】また、図６で示す如く、膜厚が増加すると
リーク電流が増大する、そして実用デバイスとしてみる
とき、リーク電流を１×１０−８（Ａ）以下に抑えるこ
とが望まれる。したがって膜厚は２０００Å程度までが
リーク電流でみる限り実用範囲ある。なお、図６はｎチ
ャンネルの例を示す。
リーク電流が増大する、そして実用デバイスとしてみる
とき、リーク電流を１×１０−８（Ａ）以下に抑えるこ
とが望まれる。したがって膜厚は２０００Å程度までが
リーク電流でみる限り実用範囲ある。なお、図６はｎチ
ャンネルの例を示す。
【００４９】以上のことにより、移動度のことより膜厚
の最少値は５００Åが好ましく、リーク電流より膜厚の
最大値は２０００Åが好ましいものとなる。
の最少値は５００Åが好ましく、リーク電流より膜厚の
最大値は２０００Åが好ましいものとなる。
【００５０】図７は本発明による非単結晶度半導体層に
形成したＭＯＳＦＥＴのＶＧ ーＩＤ 特性図であり、
縦軸は１０−６（Ａ）で示す。図７（ａ）はＮチャンネ
ルＭＯＳＦＥＴ特性であり、移動度は５０ｃｍ２ ／Ｖ
・ｓｅｃ が得られる。
形成したＭＯＳＦＥＴのＶＧ ーＩＤ 特性図であり、
縦軸は１０−６（Ａ）で示す。図７（ａ）はＮチャンネ
ルＭＯＳＦＥＴ特性であり、移動度は５０ｃｍ２ ／Ｖ
・ｓｅｃ が得られる。
【００５１】図７（ｂ）はＰチャンネルＭＯＳＦＥＴの
特性であり、この場合も２４ｃｍ２ ／Ｖ・ｓｅｃ の
移動度を得ることが出来る。
特性であり、この場合も２４ｃｍ２ ／Ｖ・ｓｅｃ の
移動度を得ることが出来る。
【００５２】また図８は本発明の一実施例により形成し
たＣ−ＭＯＳインバータの回路図（図８（ａ）参照）と
その動作波形図（図８（ｂ）参照）を示す。図８から明
らかな如く、本発明のガラス基板上の非単結晶半導体層
に低温プロセスで形成したＴＦＴＣ−ＭＯＳインバータ
は５００ＫＨｚに対して十分早いスイッチング速度を有
するインバータを得ることが出来るのは明らかである。
たＣ−ＭＯＳインバータの回路図（図８（ａ）参照）と
その動作波形図（図８（ｂ）参照）を示す。図８から明
らかな如く、本発明のガラス基板上の非単結晶半導体層
に低温プロセスで形成したＴＦＴＣ−ＭＯＳインバータ
は５００ＫＨｚに対して十分早いスイッチング速度を有
するインバータを得ることが出来るのは明らかである。
【００５３】なお、この例のサンプルではガラス基板と
して、保谷ガラス社製のＬＥ３０（商品名）を用いてい
る。
して、保谷ガラス社製のＬＥ３０（商品名）を用いてい
る。
【００５４】また、この例のＣ−ＭＯＳＦＥＴのチャン
ネルの幅Ｗと長さＬの関係はＬ／Ｗ＝５／２０である。
ネルの幅Ｗと長さＬの関係はＬ／Ｗ＝５／２０である。
【００５５】
【発明の効果】本発明の如きガラス基板上にジシランガ
スを用いた低温プロセスによる非単結晶半導体層中にＴ
ＦＴを形成することにより、Ｐ−チャンネルの移動度が
２０ｃｍ２ ／Ｖ・ｓｅｃ 、以上、Ｎ−チャンネルの
移動度が５０ｃｍ２ ／Ｖ・ｓｅｃ 、以上と十分高い
値のＴＦＴを形成することが出来る。しかもしきい電圧
を１０Ｖ以下と小さくすることができる。
スを用いた低温プロセスによる非単結晶半導体層中にＴ
ＦＴを形成することにより、Ｐ−チャンネルの移動度が
２０ｃｍ２ ／Ｖ・ｓｅｃ 、以上、Ｎ−チャンネルの
移動度が５０ｃｍ２ ／Ｖ・ｓｅｃ 、以上と十分高い
値のＴＦＴを形成することが出来る。しかもしきい電圧
を１０Ｖ以下と小さくすることができる。
【００５６】従って、図８にも例示する如く、スイッチ
ング速度の早いインバータ等の素子をガラス基板の如く
安い基板上に低温で形成することが出来、イメージセン
サ、液晶ディスプレイ等のコトスダウンへの貢献は大き
いものがある。
ング速度の早いインバータ等の素子をガラス基板の如く
安い基板上に低温で形成することが出来、イメージセン
サ、液晶ディスプレイ等のコトスダウンへの貢献は大き
いものがある。
【図１】本発明の一実施例のＴＦＴの製造工程説明図の
一部である。
一部である。
【図２】本発明の一実施例のＴＦＴの製造工程説明図の
うち図１の次工程説明図である。
うち図１の次工程説明図である。
【図３】本発明により形成した膜厚５００Åにおける平
均粒径と移動度及びしきい電圧特性図である。
均粒径と移動度及びしきい電圧特性図である。
【図４】本発明により形成した膜厚１０００Åにおける
平均粒径と移動度及びしきい電圧特性である。
平均粒径と移動度及びしきい電圧特性である。
【図５】本発明により形成した膜厚２０００Åにおける
平均粒径と移動度及びしきい電圧特性である。
平均粒径と移動度及びしきい電圧特性である。
【図６】本発明により形成した非単結晶Ｓｉ膜の膜厚と
リーク電流特性である。
リーク電流特性である。
【図７】本発明の一実施例のＴＦＴの特性図である。
【図８】本発明の一実施例のＴＦＴを用いた回路とその
特性図である。
特性図である。
１ ガラス基板
２′ ポリシリコン層
３ ＳｉＯ２ 膜
４ ゲート酸化膜
５ ゲート電極
８ ＳｉＯ２ 膜
Claims (5)
- 【請求項１】 ガラス基板上の非単結晶半導体装置に
おいて、素子の形成される非単結晶半導体層の平均粒径
が、膜厚の１／２ 倍〜４倍であることを特徴とする非
単結晶半導体装置。 - 【請求項２】 前記非単結晶半導体層の平均粒径が２
５０Å〜８０００Åであることを特徴とする請求項１記
載の非単結晶半導体装置。 - 【請求項３】 前記非単結晶半導体層の膜厚が５００
Åから２０００Åであることを特徴とする請求項１また
は請求項２記載の非単結晶半導体装置。 - 【請求項４】 前記非単結晶半導体層の酸素濃度は２
×１０１９／ｃｍ３以下であることを特徴とする請求項
１、請求項２または請求項３記載の非単結晶半導体装置
。 - 【請求項５】 ガラス基板上の非単結晶半導体装置に
おいて、ガラス基板上に、ジシランガスを用いたＣＶＤ
法でアモルファスシリコン層を成膜する工程と、アニー
ル工程を含むことを特徴とする請求項１、請求項２、請
求項３または請求項４記載の非単結晶半導体装置の製造
方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02941191A JP3575698B2 (ja) | 1991-01-30 | 1991-01-30 | 多結晶半導体装置の製造方法 |
| US07/825,552 US5298455A (en) | 1991-01-30 | 1992-01-27 | Method for producing a non-single crystal semiconductor device |
| EP19920300787 EP0497592A3 (en) | 1991-01-30 | 1992-01-30 | Non single crystal semiconductor device and manufacturing method |
| US08/189,498 US5442198A (en) | 1991-01-30 | 1994-01-31 | Non-single crystal semiconductor device with sub-micron grain size |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02941191A JP3575698B2 (ja) | 1991-01-30 | 1991-01-30 | 多結晶半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04245482A true JPH04245482A (ja) | 1992-09-02 |
| JP3575698B2 JP3575698B2 (ja) | 2004-10-13 |
Family
ID=12275389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02941191A Expired - Lifetime JP3575698B2 (ja) | 1991-01-30 | 1991-01-30 | 多結晶半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3575698B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995034916A1 (fr) * | 1994-06-15 | 1995-12-21 | Seiko Epson Corporation | Fabrication d'un equipement a semi-conducteurs a couches minces, equipement a semi-conducteurs a couches minces, afficheur a cristaux liquides et equipement electronique |
| US5576222A (en) * | 1992-01-27 | 1996-11-19 | Tdk Corp. | Method of making a semiconductor image sensor device |
| US5744824A (en) * | 1994-06-15 | 1998-04-28 | Sharp Kabushiki Kaisha | Semiconductor device method for producing the same and liquid crystal display including the same |
| US5834827A (en) * | 1994-06-15 | 1998-11-10 | Seiko Epson Corporation | Thin film semiconductor device, fabrication method thereof, electronic device and its fabrication method |
| US5851860A (en) * | 1994-07-15 | 1998-12-22 | Sharp Kabushiki Kaisha | Semiconductor device and method for producing the same |
| US6391690B2 (en) | 1995-12-14 | 2002-05-21 | Seiko Epson Corporation | Thin film semiconductor device and method for producing the same |
| US6613613B2 (en) | 1994-08-31 | 2003-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Thin film type monolithic semiconductor device |
| JP2009049428A (ja) * | 1996-05-31 | 2009-03-05 | Xerox Corp | 半導体素子のための緩衝化基板 |
-
1991
- 1991-01-30 JP JP02941191A patent/JP3575698B2/ja not_active Expired - Lifetime
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5576222A (en) * | 1992-01-27 | 1996-11-19 | Tdk Corp. | Method of making a semiconductor image sensor device |
| US6017779A (en) * | 1994-06-15 | 2000-01-25 | Seiko Epson Corporation | Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device |
| US5744824A (en) * | 1994-06-15 | 1998-04-28 | Sharp Kabushiki Kaisha | Semiconductor device method for producing the same and liquid crystal display including the same |
| US5834827A (en) * | 1994-06-15 | 1998-11-10 | Seiko Epson Corporation | Thin film semiconductor device, fabrication method thereof, electronic device and its fabrication method |
| US5858819A (en) * | 1994-06-15 | 1999-01-12 | Seiko Epson Corporation | Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device |
| WO1995034916A1 (fr) * | 1994-06-15 | 1995-12-21 | Seiko Epson Corporation | Fabrication d'un equipement a semi-conducteurs a couches minces, equipement a semi-conducteurs a couches minces, afficheur a cristaux liquides et equipement electronique |
| US6335542B2 (en) | 1994-06-15 | 2002-01-01 | Seiko Epson Corporation | Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device |
| US6972433B2 (en) | 1994-06-15 | 2005-12-06 | Seiko Epson Corporation | Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device |
| US5851860A (en) * | 1994-07-15 | 1998-12-22 | Sharp Kabushiki Kaisha | Semiconductor device and method for producing the same |
| US6613613B2 (en) | 1994-08-31 | 2003-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Thin film type monolithic semiconductor device |
| US6391690B2 (en) | 1995-12-14 | 2002-05-21 | Seiko Epson Corporation | Thin film semiconductor device and method for producing the same |
| US6660572B2 (en) | 1995-12-14 | 2003-12-09 | Seiko Epson Corporation | Thin film semiconductor device and method for producing the same |
| JP2009049428A (ja) * | 1996-05-31 | 2009-03-05 | Xerox Corp | 半導体素子のための緩衝化基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3575698B2 (ja) | 2004-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0598409B1 (en) | A method of manufacturing a semiconductor device | |
| JP2917392B2 (ja) | 半導体装置の製造方法 | |
| JPH04245482A (ja) | 非単結晶半導体装置とその製造方法 | |
| JP2917388B2 (ja) | 半導体装置の製造方法 | |
| KR100317640B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JP2874271B2 (ja) | 半導体装置の製造方法 | |
| JP3278237B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH06260644A (ja) | 半導体装置の製造方法 | |
| JP3535465B2 (ja) | 半導体装置の作製方法 | |
| JPH0828509B2 (ja) | 薄膜トランジスターの活性領域の形成方法 | |
| JP3325664B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0656856B2 (ja) | 半導体装置の製造方法 | |
| JPS63250178A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0613607A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JP2556850B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3016486B2 (ja) | 薄膜トランジスタ | |
| JPH09162405A (ja) | 半導体装置およびその作製方法 | |
| JPS63283068A (ja) | 薄膜トランジスタの製造方法 | |
| JP2837473B2 (ja) | シリコン薄膜トランジスタ | |
| JP3417182B2 (ja) | 薄膜半導体装置の製造方法及び電子機器の製造方法 | |
| JP3473614B2 (ja) | 薄膜半導体装置及び電子機器 | |
| JP2648784B2 (ja) | 液晶表示パネル用絶縁ゲート型電界効果半導体装置 | |
| JPH04286335A (ja) | 薄膜半導体装置の製造方法 | |
| JP3111488B2 (ja) | 半導体装置及びその製造方法 | |
| JPH03161977A (ja) | 薄膜半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040511 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040702 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |