JPH04239782A - ジョセフソンデバイスの製造方法 - Google Patents

ジョセフソンデバイスの製造方法

Info

Publication number
JPH04239782A
JPH04239782A JP3021486A JP2148691A JPH04239782A JP H04239782 A JPH04239782 A JP H04239782A JP 3021486 A JP3021486 A JP 3021486A JP 2148691 A JP2148691 A JP 2148691A JP H04239782 A JPH04239782 A JP H04239782A
Authority
JP
Japan
Prior art keywords
film
josephson junction
josephson
niobium
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3021486A
Other languages
English (en)
Inventor
Shinichi Morohashi
信一 諸橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3021486A priority Critical patent/JPH04239782A/ja
Publication of JPH04239782A publication Critical patent/JPH04239782A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ジョセフソンデバイス
の製造方法の改良に関する。
【0002】
【従来の技術】ジョセフソンデバイスとは、ジョセフソ
ン効果を利用したスイッチング素子を云い、トンネル形
・ポイントコンタクト形・ブリッジ形等に大別される。 いづれの型式においても共通なことは、電流値が素子の
形状によって決定される臨界電流以下の場合は、電圧が
零になることである。
【0003】本発明はトンネル形ジョセフソンデバイス
の製造方法の改良であり、トンネル形ジョセフソンデバ
イスの基本的構成は、図15に示すように、二つの超伝
導体膜が、例えば5nm程度の二酸化シリコン、酸化ア
ルミニウム等の薄い絶縁物の膜を介して接触させられて
いる構造である。図において、11と13とは例えばニ
オブよりなる超伝導体膜であり、12は例えば酸化アル
ミニウムよりなる絶縁物膜である。
【0004】このようなジョセフソンデバイスを製造す
る方法の代表的な例として、SNEP(selecti
ve niobium etching proces
s)とSNAP(selective niobium
 anodization process)とが知ら
れている。
【0005】それぞれの例について、図を参照して、略
述する。 イ.SNEPの工程 図2参照 シリコン基板21上に、ニオブ膜よりなる下部電極22
とアルミニウム膜23と酸化アルミニウム膜よりなる絶
縁膜24とニオブ膜よりなる上部電極25とを形成する
。ニオブ膜22・25とアルミニウム膜23とは、DC
マグネトロンスパッタ法を使用して形成しうる。その成
膜条件の1例を示す。ニオブ膜22・25を成膜する場
合は、成長室内の雰囲気をアルゴン1.3Paとし、印
加電圧を300Vとし、印加電流を2.0Aとすること
であり、その場合は、200nm/min の堆積速度
が得られる。また、アルミニウム膜23を成膜する場合
は、成長室内の雰囲気をアルゴン1.3Paとし、印加
電圧を210Vとし、印加電流を0.1Aとすることで
あり、その場合は、6nm/min の堆積速度が得ら
れる。酸化アルミニウム膜24は、アルミニウム膜23
を酸化することにより容易に形成しうる。
【0006】図8参照 四フッ化炭素と酸素との混合ガスを使用してなす反応性
エッチング法を使用してなすリソグラフィー法を使用し
て、上部電極25をジョセフソン接合の形状に成形する
。 このジョセフソン接合の形状は、例えば、1辺が1.5
μmの正方形である。
【0007】つゞいて、アルゴンガスを使用してなすエ
ッチング法を使用して、絶縁膜24とアルミニウム膜2
3とをジョセフソン接合の形状に成形する。
【0008】図9参照 再び四フッ化炭素と酸素との混合ガスを使用してなす反
応性エッチング法を使用してなすリソグラフィー法を使
用して、下部電極22を成形して素子分離をなして、各
ジョセフソン素子相互間を絶縁する。
【0009】図10参照 二酸化シリコン膜等の絶縁物膜26を全面に形成した後
、リソグラフィー法を使用して上部電極コンタクト穴2
7と下部電極コンタクト穴28とを形成する。上部電極
コンタクト穴27の形状は、ジョセフソン接合の大きさ
よりやゝ小さく、1辺が1〜1.2μm程度の正方形で
あり、下部電極コンタクト穴28の形状は自由である。
【0010】このエッチングには、三フッ化メタンと酸
素とを使用してなす反応性エッチング法を使用すればよ
い。
【0011】図11参照 最後に、ニオブ膜を形成の上パターニングして、配線層
29を形成する。
【0012】このSNEPにおいては、上記のとうり、
上部電極コンタクト穴27の大きさは、上部電極25(
ジョセフソン接合)の大きさよりいくらか小さくならざ
るを得ない。
【0013】ロ.SNAPの工程 図2再参照 シリコン基板21上に、ニオブ膜よりなる下部電極22
とアルミニウム膜23と酸化アルミニウム膜よりなる絶
縁膜24とニオブ膜よりなる上部電極25とを形成する
。ニオブ膜22・25とアルミニウム膜23とは、DC
マグネトロンスパッタ法を使用して形成しうる。その成
膜条件の1例を示す。ニオブ膜22・25を成膜する場
合は、成長室内の雰囲気をアルゴン1.3Paとし、印
加電圧を300Vとし、印加電流を2.0Aとすること
であり、その場合は、200nm/min の堆積速度
が得られる。また、アルミニウム膜23を成膜する場合
は、成長室内の雰囲気をアルゴン1.3Paとし、印加
電圧を210Vとし、印加電流を0.1Aとすることで
あり、その場合は、6nm/min の堆積速度が得ら
れる。酸化アルミニウム膜24は、アルミニウム膜23
を酸化することにより容易に形成しうる。
【0014】図12参照 ジョセフソン接合形成予定領域上のみにレジスト膜31
を形成し、これをマスクとして陽極酸化をなして、マス
クされていない領域の上部電極25を酸化ニオブ膜25
aに転換する。なお、本例においては、図において左右
に並置される2個の接合が直列に使用される。そして、
図において左のジョセフソン接合は単なる電流通路であ
り、臨界電流は、図において右に示すジョセフソン接合
によって決定される。
【0015】図13参照 使用済みのレジスト膜31を溶解除去し、素子分離をな
し、二酸化シリコン膜等の絶縁物膜32を全面に形成し
た後、リソグラフィー法を使用して上部電極コンタクト
穴33・34を形成する。上部電極コンタクト穴33の
形状は、ジョセフソン接合の大きさよりやゝ小さく、1
辺が1〜1.2μm程度の正方形であり、他の上部電極
コンタクト穴34の形状は自由である。
【0016】このエッチングには、三フッ化メタンと酸
素とを使用してなす反応性エッチング法を使用すればよ
い。
【0017】図14参照 最後に、ニオブ膜35を形成の上パターニングして、配
線層29を形成する。
【0018】このSNAPにおいても、臨界電流を決定
する上部電極コンタクト穴33の大きさは、上部電極2
5(ジョセフソン接合)の大きさよりいくらか小さくな
らざるを得ない。
【0019】
【発明が解決しようとする課題】上記いづれの製造方法
においても、臨界電流を決定する上部電極コンタクト穴
27・33の大きさは、上部電極25(ジョセフソン接
合)の大きさよりいくらか小さくなる。そして、接合面
積を小さくする微細加工においては、コンタクト穴はよ
り微細加工精度が要求されてくる。
【0020】本発明の目的は、この欠点を解消すること
にあり、上部電極コンタクト穴の大きさを、ジョセフソ
ン接合の大きさより小さくする必要がなくなり、容易な
微細加工によるジョセフソンデバイスの製造方法を提供
することにある。
【0021】
【課題を解決するための手段】上記の目的は、下記の工
程を有するジョセフソンデバイスの製造方法によって達
成される。 第1工程 基板(21)上に、超伝導体膜よりなる下部電極(22
)と絶縁膜(24)と超伝導体膜よりなる上部電極(2
5)とを形成する 第2工程 ジョセフソン接合形成予定領域以外の上部電極(25)
を第2の絶縁膜(25a)に転換する 第3工程 超伝導体膜よりなるコンタクト層(41)を形成するコ
ンタクト層(41)と第2の絶縁膜(25a)と絶縁膜
(24)とを、ジョセフソン接合形成予定領域を十分カ
バーする領域から除去する 第4工程 第3の絶縁膜(43)を形成する 第5工程 コンタクト層(41)に達するジョセフソン接合領域コ
ンタクト穴(44)と下部電極(22)に達する下部電
極コンタクト穴(45)とを形成する 第6工程 ジョセフソン接合領域と接触する第1の配線(46)と
下部電極(22)と接触する第2の配線(47)とを形
成する。
【0022】
【作用】本発明に係るジョセフソンデバイスの製造方法
を実施して製造したジョセフソンデバイスにおいては、
ジョセフソン接合とその周囲若干の領域に存在する絶縁
膜25aとをカバーしてコンタクト層41が設けられて
おり、ジョセフソン接合用コンタクト穴44は、このコ
ンタクト層41を露出するように形成されているので、
ジョセフソン接合の実効面積がジョセフソン接合用コン
タクト穴44によって規制されないため、加工での最小
寸法が接合面積で決まる(従来の加工法では、加工の最
小寸法は接合面積より小さなコンタクト穴になる。)。 ジョセフソン接合によって規定される最大の臨界電流を
利用することができる。
【0023】
【実施例】以下に、図面を参照して、本発明の一実施例
に係るジョセフソンデバイスの製造方法の各工程につい
て、さらに説明する。
【0024】図2参照 シリコン基板21上に、ニオブ膜よりなる下部電極22
とアルミニウム膜23と酸化アルミニウム膜よりなる絶
縁膜24とニオブ膜よりなる上部電極25とを形成する
。ニオブ膜22・25とアルミニウム膜23とは、DC
マグネトロンスパッタ法を使用して形成しうる。その成
膜条件の1例を示す。ニオブ膜22・25を成膜する場
合は、成長室内の雰囲気をアルゴン1.3Paとし、印
加電圧を300Vとし、印加電流を2.0Aとすること
であり、その場合は、200nm/min の堆積速度
が得られる。また、アルミニウム膜23を成膜する場合
は、成長室内の雰囲気をアルゴン1.3Paとし、印加
電圧を210Vとし、印加電流を0.1Aとすることで
あり、その場合は、6nm/min の堆積速度が得ら
れる。酸化アルミニウム膜24は、アルミニウム膜23
を酸化することにより容易に形成しうる。
【0025】図3参照 ジョセフソン接合形成予定領域上のみにレジスト膜31
を形成し、これをマスクとして陽極酸化法を実行して、
マスクされていない領域の上部電極25を酸化ニオブ膜
25aに転換する。
【0026】図4参照 全面にニオブ膜(コンタクト層)41を形成する。
【0027】図5参照 リソグラフィー法を使用して、ジョセフソン接合(上部
電極25)の周囲に、いくらか酸化ニオブ膜25aを残
留させて、その他の領域から、ニオブ膜(コンタクト層
)41と酸化ニオブ膜25aと酸化アルミニウム膜24
とアルミニウム膜23とを除去する。42はレジストマ
スクである。ニオブのエッチングは、四フッ化炭素と酸
素との混合ガスを使用してなす反応性エッチング法を使
用すれば可能であり、酸化ニオブと酸化アルミニウムと
アルミニウムとのエッチングは、アルゴンガスを使用す
るエッチング法を使用すれば可能である。
【0028】図6参照 再び四フッ化炭素と酸素との混合ガスを使用してなす反
応性エッチング法を使用してなすリソグラフィー法を使
用して、下部電極22を成形して素子分離をなし各ジョ
セフソン素子相互間を絶縁する。
【0029】図7参照 二酸化シリコン膜等の絶縁膜43を全面に形成した後、
リソグラフィー法を使用して、ジョセフソン接合領域コ
ンタクト穴44と下部電極コンタクト穴45とを形成す
る。ジョセフソン接合領域コンタクト穴44の大きさは
、ニオブ膜(コンタクト層)41の大きさには制約され
るが、ジョセフソン接合(上部電極25)の大きさには
制約されず、臨界電流の大きさは、ジョセフソン接合(
上部電極25)の大きさによって規定される最大の大き
さを得ることができる。
【0030】図1参照 最後に、ニオブ膜46を形成の上パターニングして、配
線層46・47を形成する。
【0031】
【発明の効果】以上説明したとおり、本発明に係るジョ
セフソンデバイスの製造方法は、特許請求の範囲に記載
した工程を有しており、この製造方法を実施して製造し
たジョセフソンデバイスにおいては、ジョセフソン接合
とその周囲若干の領域に存在する絶縁膜とを十分カバー
してコンタクト層が設けられており、そのため、配線は
このコンタクト層と接触させればよく、ジョセフソン接
合そのものと接触させる必要はない。そのため、ジョセ
フソン接合用コンタクト穴は、このコンタクト層を露出
するように形成すればよいので、ジョセフソン接合の実
効面積がジョセフソン接合用コンタクト穴によって規制
されないため、加工の最小寸法が接合面積で決まり、微
細加工が容易になる。
【図面の簡単な説明】
【図1】本発明の一実施例に係るジョセフソンデバイス
の製造方法を実施して製造したジョセフソンデバイスの
構成図(断面図)である。
【図2】本発明の一実施例に係るジョセフソンデバイス
の製造方法の工程図である。
【図3】本発明の一実施例に係るジョセフソンデバイス
の製造方法の工程図である。
【図4】本発明の一実施例に係るジョセフソンデバイス
の製造方法の工程図である。
【図5】本発明の一実施例に係るジョセフソンデバイス
の製造方法の工程図である。
【図6】本発明の一実施例に係るジョセフソンデバイス
の製造方法の工程図である。
【図7】本発明の一実施例に係るジョセフソンデバイス
の製造方法の工程図である。
【図8】従来技術に係るジョセフソンデバイスの製造方
法(SNEP)の工程図である。
【図9】従来技術に係るジョセフソンデバイスの製造方
法(SNEP)の工程図である。
【図10】従来技術に係るジョセフソンデバイスの製造
方法(SNEP)の工程図である。
【図11】従来技術に係るジョセフソンデバイスの製造
方法(SNEP)を実施して製造したジョセフソンデバ
イスの構成図(断面図)である。
【図12】従来技術に係るジョセフソンデバイスの製造
方法(SNAP)の工程図である。
【図13】従来技術に係るジョセフソンデバイスの製造
方法(SNAP)の工程図である。
【図14】従来技術に係るジョセフソンデバイスの製造
方法(SNAP)を実施して製造したジョセフソンデバ
イスの構成図(断面図)である。
【図15】ジョセフソンデバイスの構成図である。
【符号の説明】
11・13  超伝導体膜 12  絶縁物膜 21  基板(シリコン基板) 22  下部電極(ニオブ膜) 23  アルミニウム膜 24  絶縁膜 25  上部電極(ニオブ膜) 26  絶縁物膜 27  上部電極コンタクト穴 28  下部電極コンタクト穴 29  配線層 31  レジスト膜 25a  酸化ニオブ膜 32  絶縁物膜 33・34  上部電極コンタクト穴 41  コンタクト層(ニオブ膜) 42  レジスト膜 43  絶縁膜 44  ジョセフソン接合領域コンタクト穴45  下
部電極コンタクト穴 46  第1の配線(ニオブ膜) 47  第2の配線(ニオブ膜)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  基板(21)上に、超伝導体膜よりな
    る下部電極(22)と絶縁膜(24)と超伝導体膜より
    なる上部電極(25)とを形成し、ジョセフソン接合形
    成予定領域以外の上部電極(25)を第2の絶縁膜(2
    5a)に転換し、全面に超伝導体膜よりなるコンタクト
    層(41)を形成し、該コンタクト層(41)と前記第
    2の絶縁膜(25a)と前記絶縁膜(24)とを、前記
    ジョセフソン接合形成予定領域を十分カバーする領域か
    ら除去し、全面に第3の絶縁膜(43)を形成し、該第
    3の絶縁膜(43)に前記コンタクト層(41)に達す
    るジョセフソン接合領域コンタクト穴(44)と前記下
    部電極(22)に達する下部電極コンタクト穴(45)
    とを形成し、前記ジョセフソン接合領域と接触する第1
    の配線(46)と前記下部電極(22)と接触する第2
    の配線(47)とを形成する工程を有することを特徴と
    するジョセフソンデバイスの製造方法。
JP3021486A 1991-01-23 1991-01-23 ジョセフソンデバイスの製造方法 Withdrawn JPH04239782A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3021486A JPH04239782A (ja) 1991-01-23 1991-01-23 ジョセフソンデバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3021486A JPH04239782A (ja) 1991-01-23 1991-01-23 ジョセフソンデバイスの製造方法

Publications (1)

Publication Number Publication Date
JPH04239782A true JPH04239782A (ja) 1992-08-27

Family

ID=12056306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3021486A Withdrawn JPH04239782A (ja) 1991-01-23 1991-01-23 ジョセフソンデバイスの製造方法

Country Status (1)

Country Link
JP (1) JPH04239782A (ja)

Similar Documents

Publication Publication Date Title
US4432134A (en) Process for in-situ formation of niobium-insulator-niobium Josephson tunnel junction devices
US5286336A (en) Submicron Josephson junction and method for its fabrication
JPH04239782A (ja) ジョセフソンデバイスの製造方法
JP2646440B2 (ja) ジョセフソン接合素子の製造方法
JPS6257263A (ja) ジヨセフソン集積回路の製造方法
JPS61263179A (ja) ジヨセフソン接合素子の製造方法
JPS5967675A (ja) ジヨセフソン集積回路装置の製造方法
JPS63224273A (ja) ジヨセフソン接合素子とその作製方法
JPS61144892A (ja) シヨセフソン集積回路の製造方法
JPS63289880A (ja) ジョセフソン接合素子の製造方法
JPS61229377A (ja) ジヨセフソン集積回路の製造方法
JPS6257262A (ja) ジヨセフソン接合素子の製造方法
JPS63296277A (ja) 半導体集積回路装置
JPS63107020A (ja) 半導体装置の製造方法
JPS6135577A (ja) ジヨセフソン接合素子
JPH0328074B2 (ja)
JPS58125880A (ja) ジヨセフソン接合素子
JPH1032264A (ja) 半導体装置及び半導体装置の製造方法
JPH0548159A (ja) 酸化物超伝導体装置及びその製造方法
JPS59181073A (ja) ジヨセフソン集積回路装置の製造方法
JPS62224988A (ja) トンネル型ジヨセフソン素子の製造方法
JPH08236826A (ja) ジョセフソン接合素子の製造方法
JPS59181075A (ja) ジヨセフソン集積回路装置の製造方法
JPS6396973A (ja) ジヨセフソン接合素子の製造方法
JPS62213287A (ja) ジヨセフソン素子の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980514