JPH04233238A - Ｌｄｄトランジスタの製造方法 - Google Patents

Ｌｄｄトランジスタの製造方法

Info

Publication number
JPH04233238A
JPH04233238A JP3158627A JP15862791A JPH04233238A JP H04233238 A JPH04233238 A JP H04233238A JP 3158627 A JP3158627 A JP 3158627A JP 15862791 A JP15862791 A JP 15862791A JP H04233238 A JPH04233238 A JP H04233238A
Authority
JP
Japan
Prior art keywords
conductivity type
film
polycrystalline silicon
impurity region
concentration impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3158627A
Other languages
English (en)
Other versions
JP2602589B2 (ja
Inventor
Goo Jung-Suk
丘　　　政　　　錫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of JPH04233238A publication Critical patent/JPH04233238A/ja
Application granted granted Critical
Publication of JP2602589B2 publication Critical patent/JP2602589B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はＬＤＤ（ライトリー　　
ドープト　　ドレイン（Ｌｉｇｈｔｌｙ　　Ｄｏｐｅｄ
　　Ｄｒａｉｎ））トランジスタ及びその製造方法に関
し、特に接合容量及びボデーエフェクト並びに短チャネ
ル効果を減少するのに適したＬＤＤトランジスタ及びそ
の製造方法に関する。
【０００２】
【従来の技術】従来のＬＤＤトランジスタの構造を図８
及び図９に示す。
【０００３】図８は、従来のＬＤＤトランジスタの第１
の例を示す断面図である。このトランジスタを作製する
には、まず、Ｐ型シリコン基板１上にゲート酸化膜３を
形成し、その上に多結晶シリコンを堆積してゲート電極
４を形成する。次に、シリコン基板１に硼素と燐をそれ
ぞれイオン注入して、Ｐ型不純物層６とＮ型低濃度不純
物層７を形成する。次に、酸化膜を堆積した後、リアク
ティブ　　イオン　　エッチングを行ってゲート電極４
の両側に側壁酸化膜１１を形成し、その後、シリコン基
板１に砒素をイオン注入してＮ型高濃度不純物層８を形
成して作製する。
【０００４】図９は、従来のＬＤＤトランジスタの第２
の例を示す断面図である。このトランジスタを作製する
には、まず、Ｐ型シリコン基板１にマスクを用いてチャ
ネル部分のみに硼素イオンを注入してＰ型不純物層１２
を形成した後、半導体基板１上にゲート酸化膜３を形成
し、その上に多結晶シリコンを堆積してゲート電極４を
形成する。次に、シリコン基板１に燐をイオン注入して
Ｎ型低濃度不純物層７を形成し、次に、酸化膜を堆積し
た後、リアクティブ　　イオン　　エッチングを実施し
てゲート電極４の両側に側壁酸化膜１１を形成し、その
後、Ｐ型シリコン基板１に砒素をイオン注入してＮ型高
濃度不純物層８を形成して作製する。
【０００５】
【発明が解決しようとする課題】このような従来のＬＤ
Ｄトランジスタにおいては、トランジスタを微細化する
に従って短チャネル効果が生じ、パンチスルーを起こし
やすくなる。これを改善するために、図８に示すように
、ソース，ドレイン領域７，８にＰ型不純物層６を設け
るか、図９に示すように、チャネル部分にＰ型不純物層
１２を設ける方法がある。
【０００６】しかし、Ｐ型不純物層６を設ける場合には
、Ｐ型不純物層６の存在によって、Ｎ型高濃度不純物層
８とＰ型基板１間の接合容量が増加するという問題があ
る。
【０００７】一方、チャネル部分にＰ型不純物層１２を
設ける場合には、閾値電圧Ｖｔには限度があるので、不
純物の濃度を高めるのに限度がある。更に、適当な閾値
電圧Ｖｔを維持するとしても、ボデーエフェクト（Ｂｏ
ｄｙ　　Ｅｆｆｅｃｔ：バックバイアスによる閾値電圧
Ｖｔの変化）が大きくなるという問題がある。
【０００８】本発明の目的は、ソース・ドレイン領域と
基板間の接合容量を減少するとともに、ボデーエフェク
トおよび短チャネル効果を減らして、動作速度を向上し
たＬＤＤトランジスタ及びその製造方法を提供すること
にある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明のＬＤＤトランジスタは、第１導電型の半導
体基板上に、ゲート電極に隣接する半導体基板の表面領
域のみに設けた第１導電型不純物領域と、各第１導電型
不純物領域内に設けた第１導電型と逆の第２導電型の低
濃度不純物領域と、各第２導電型の不純物領域の外側に
それぞれ設けた第２導電型の高濃度不純物領域とを含ん
で構成されることを特徴とする。
【００１０】また、第２導電型の高濃度不純物領域の厚
さを、第２導電型の低濃度不純物領域の厚さよりも薄く
することを特徴とする。
【００１１】また、本発明のＬＤＤトランジスタの製造
方法は、第１導電型の半導体基板上にフィールド酸化膜
を形成する工程と、上記半導体基板上に多結晶シリコン
膜、窒化膜、多結晶シリコン膜からなる積層体を選択的
に形成する工程と、上記積層体の側壁に側壁酸化膜を形
成する工程と、その上に多結晶シリコン膜を形成した後
、該多結晶シリコン膜に不純物をドープする工程と、上
記積層体上から上記フィールド酸化膜上に至る部分を残
して上記多結晶シリコン膜を除去する工程と、その上を
ホトレジスト膜で覆い、上記多結晶シリコン膜が露出す
るまでエッチバックする工程と、上記窒化膜が露出する
まで上記多結晶シリコン膜をエッチングする工程と、上
記側壁酸化膜をエッチングにより除去する工程と、上記
ホトレジスト膜を除去した後、上記側壁酸化膜があった
箇所の上記半導体基板に不純物をドープして、第１導電
型の不純物層と、上記第１導電型と逆の第２導電型の低
濃度不純物層とをそれぞれ形成する工程と、その上に絶
縁膜を形成した後、熱処理を行って、ドーピングされた
上記多結晶シリコン膜から不純物を拡散させて上記半導
体基板に第２導電型の高濃度不純物層を形成する工程と
、上記多結晶シリコン膜上にコンタクト孔を設け、そこ
に導電膜を堆積して電気的接続をとる工程とを含むこと
を特徴とする。
【００１２】
【作用】第１導電型高濃度不純物領域が、ゲートに隣接
する部分にのみ存在するので、ソース・ドレイン領域と
基板間の接合容量を減少するとともに、ボデーエフェク
トが減少する。
【００１３】また、第２導電型の高濃度不純物領域の厚
さを、第２導電型の低濃度不純物領域の厚さよりも薄く
することにより短チャンネル効果が減少する。
【００１４】
【実施例】本実施例の一実施例であるＬＤＤトランジス
タの製造工程断面図を図１〜図７に示し、その製造方法
及び構造を説明する。
【００１５】図１に示すように、Ｐ型シリコン基板１上
に窒化膜１３を堆積した後、マスクを用いてフィールド
酸化膜２を形成する部分の窒化膜１３をエッチングによ
り除去し、その場所にフィールド酸化膜２を形成する。
【００１６】次に、図２に示すように、窒化膜１３を除
去した後、ゲート酸化膜３を形成し、その上に、多結晶
シリコン膜４ａ、窒化膜１４、及び、多結晶シリコン膜
４ｂを順次堆積し、マスクを用いてパターニングして積
層体を形成する。
【００１７】次に、図３に示すように、公知の方法によ
り、上記積層体の両側に側壁酸化膜１１を形成した後、
ドーピングしてない多結晶シリコン膜５を堆積し、その
後、例えば砒素または燐のような不純物を多結晶シリコ
ン膜５にイオン注入する。
【００１８】次に、図４に示すように、マスクを用いて
、上記積層体からフィールド酸化膜に至る部分を残して
多結晶シリコン膜５を除去し、次に、ホトレジスト膜１
５で覆った後、多結晶シリコン膜５が現われるまでエッ
チバックして平坦化する。
【００１９】次に、図５に示すように、窒化膜１４が現
われるまで多結晶シリコン膜４ｂ及び５の一部をエッチ
ングして除去する。
【００２０】次に、図６に示すように、側壁酸化膜１１
をエッチングして除去し、ホトレジスト膜１５を除去し
た後、側壁酸化膜１１があった箇所のシリコン基板１に
、例えば硼素またはＢＦ２のような不純物をイオン注入
してＰ型不純物層６を形成したうえで、砒素または燐の
ような不純物をイオン注入してＮ型低濃度不純物層７を
形成する。
【００２１】次に、図７に示すように、ＳＯＧ、ＢＰＳ
Ｇ等からなる絶縁膜９を形成し、熱処理を行って、多結
晶シリコン膜５から不純物を拡散させ、Ｎ型低濃度不純
物層７よりも厚さが薄いＮ型高濃度不純物層８を形成す
る。次に、多結晶シリコン膜５の上の絶縁膜９の部分に
コンタクト孔を設け、そこに導電膜１０を堆積して電気
的接続をとり、ＬＤＤトランジスタを形成する。
【００２２】上記のように作製したＬＤＤトランジスタ
においては、高濃度のＰ型不純物領域６が、ゲート電極
４ａに隣接する部分にのみ存在するので、ソース・ドレ
イン領域８と基板１間の接合容量を減少するとともに、
ボデーエフェクトが減少する。また、Ｎ型高濃度不純物
層８の厚さが、Ｎ型低濃度不純物層７の厚さよりも薄い
ので、短チャネル効果が減少する。
【００２３】
【発明の効果】以上説明したように、本発明によれば、
ソース・ドレイン領域と基板間の接合容量が減少すると
ともに、ボデーエフェクトが減少し、かつ、短チャネル
効果が減少するので、トランジスタの動作特性が向上し
、チップの動作速度が向上する。
【図面の簡単な説明】
【図１】本発明の一実施例であるＬＤＤトランジスタの
製造工程及び構造を説明するための半導体装置の製造工
程断面図である。
【図２】本発明の一実施例であるＬＤＤトランジスタの
製造工程及び構造を説明するための半導体装置の製造工
程断面図である。
【図３】本発明の一実施例であるＬＤＤトランジスタの
製造工程及び構造を説明するための半導体装置の製造工
程断面図である。
【図４】本発明の一実施例であるＬＤＤトランジスタの
製造工程及び構造を説明するための半導体装置の製造工
程断面図である。
【図５】本発明の一実施例であるＬＤＤトランジスタの
製造工程及び構造を説明するための半導体装置の製造工
程断面図である。
【図６】本発明の一実施例であるＬＤＤトランジスタの
製造工程及び構造を説明するための半導体装置の製造工
程断面図である。
【図７】本発明の一実施例であるＬＤＤトランジスタの
製造工程及び構造を説明するための半導体装置の製造工
程断面図である。
【図８】従来のＬＤＤトランジスタの断面図の第１例で
ある。
【図９】従来のＬＤＤトランジスタの断面図の第２例で
ある。
【符号の説明】
１　　Ｐ型シリコン基板 ２　　フィールド酸化膜 ３　　ゲート酸化膜 ４　　ゲート電極 ４ａ　　多結晶シリコン膜またはゲート４ｂ　　多結晶
シリコン膜 ５　　多結晶シリコン膜 ６　　Ｐ型不純物層 ７　　Ｎ型低濃度不純物層 ８　　Ｎ型高濃度不純物層 ９　　絶縁膜 １０　　導電膜 １１　　側壁酸化膜 １２　　Ｐ型不純物層 １３，１４　　窒化膜 １５　　フォトレジスト膜

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】第１導電型の半導体基板上に選択的に設け
    たゲート電極と、上記ゲート電極に隣接する上記半導体
    基板の表面領域のみに設けた第１導電型不純物領域と、
    上記各第１導電型不純物領域内に設けた上記第１導電型
    と逆の第２導電型の低濃度不純物領域と、上記各第２導
    電型の不純物領域の外側にそれぞれ設けた第２導電型の
    高濃度不純物領域とを含んで構成したことを特徴とする
    ＬＤＤトランジスタ。
  2. 【請求項２】上記第２導電型の高濃度不純物領域の厚さ
    は、上記第２導電型の低濃度不純物領域の厚さよりも薄
    いことを特徴とする請求項１記載のＬＤＤトランジスタ
    。
  3. 【請求項３】第１導電型の半導体基板上にフィールド酸
    化膜を形成する工程と、上記半導体基板上に多結晶シリ
    コン膜、窒化膜、多結晶シリコン膜からなる積層体を選
    択的に形成する工程と、上記積層体の側壁に側壁酸化膜
    を形成する工程と、その上に多結晶シリコン膜を形成し
    た後、該多結晶シリコン膜に不純物をドープする工程と
    、上記積層体上から上記フィールド酸化膜上に至る部分
    を残して上記多結晶シリコン膜を除去する工程と、その
    上をホトレジスト膜で覆い、上記多結晶シリコン膜が露
    出するまでエッチバックする工程と、上記窒化膜が露出
    するまで上記多結晶シリコン膜をエッチングする工程と
    、上記側壁酸化膜をエッチングにより除去する工程と、
    上記ホトレジスト膜を除去した後、上記側壁酸化膜があ
    った箇所の上記半導体基板に不純物をドープして、第１
    導電型の不純物層と、上記第１導電型と逆の第２導電型
    の低濃度不純物層とをそれぞれ形成する工程と、その上
    に絶縁膜を形成した後、熱処理を行って、ドーピングさ
    れた上記多結晶シリコン膜から不純物を拡散させて上記
    半導体基板に第２導電型の高濃度不純物層を形成する工
    程と、上記多結晶シリコン膜上にコンタクト孔を設け、
    そこに導電膜を堆積して電気的接続をとる工程とを含む
    ことを特徴とするＬＤＤトランジスタの製造方法。
  4. 【請求項４】上記多結晶シリコンにドープする不純物と
    して燐または砒素を用いることを特徴とする請求項３記
    載のＬＤＤトランジスタの製造方法。
  5. 【請求項５】上記第１導電型の不純物層を形成するため
    の不純物として硼素またはＢＦ２を用いることを特徴と
    する請求項３記載のＬＤＤトランジスタの製造方法。
JP3158627A 1990-06-30 1991-06-28 Ｌｄｄトランジスタの製造方法 Expired - Fee Related JP2602589B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019900009896A KR930011031B1 (ko) 1990-06-30 1990-06-30 Ldd 제조방법 및 구조
KR90-9896 1990-06-30

Publications (2)

Publication Number Publication Date
JPH04233238A true JPH04233238A (ja) 1992-08-21
JP2602589B2 JP2602589B2 (ja) 1997-04-23

Family

ID=19300752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3158627A Expired - Fee Related JP2602589B2 (ja) 1990-06-30 1991-06-28 Ｌｄｄトランジスタの製造方法

Country Status (3)

Country Link
JP (1) JP2602589B2 (ja)
KR (1) KR930011031B1 (ja)
DE (1) DE4121456C2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010000789A (ko) * 2000-10-19 2001-01-05 김주연 맥반석을 함유한 합성수지재 몰딩의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58147074A (ja) * 1981-12-30 1983-09-01 マステク・コ−パレイシヤン 金属酸化物半導体トランジスタデバイス及びその製法
JPS60263468A (ja) * 1984-06-12 1985-12-26 Toshiba Corp 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4442589A (en) * 1981-03-05 1984-04-17 International Business Machines Corporation Method for manufacturing field effect transistors
EP0071335B1 (en) * 1981-07-27 1986-10-15 Xerox Corporation Field effect transistor
US4697198A (en) * 1984-08-22 1987-09-29 Hitachi, Ltd. MOSFET which reduces the short-channel effect
EP0227971A1 (de) * 1985-12-17 1987-07-08 Siemens Aktiengesellschaft MOS-Transistor mit kurzer Gatelänge für hochintegrierte Schaltungen und Verfahren zu seiner Herstellung
DE3737144A1 (de) * 1986-11-10 1988-05-11 Hewlett Packard Co Metalloxid-halbleiter-feldeffekttransistor (mosfet) und verfahren zu seiner herstellung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58147074A (ja) * 1981-12-30 1983-09-01 マステク・コ−パレイシヤン 金属酸化物半導体トランジスタデバイス及びその製法
JPS60263468A (ja) * 1984-06-12 1985-12-26 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2602589B2 (ja) 1997-04-23
KR920001743A (ko) 1992-01-30
KR930011031B1 (ko) 1993-11-19
DE4121456A1 (de) 1992-01-09
DE4121456C2 (de) 1996-08-29

Similar Documents

Publication Publication Date Title
US5714393A (en) Diode-connected semiconductor device and method of manufacture
KR100223846B1 (ko) 반도체 소자 및 그의 제조방법
KR100223927B1 (ko) 전계 효과 트랜지스터 및 그 제조방법
US20030151097A1 (en) Structure of semiconductor device and method for manufacturing the same
US6709939B2 (en) Method for fabricating semiconductor device
JPS6055665A (ja) 半導体装置の製造方法
US6562686B2 (en) Method for fabricating semiconductor device
JPH03112136A (ja) 半導体装置の製造方法
US7285449B2 (en) Semiconductor device manufacture method including process of implanting impurity into gate electrode independently from source /drain and semiconductor device manufactured by the method
US5920784A (en) Method for manufacturing a buried transistor
JP2602589B2 (ja) Ｌｄｄトランジスタの製造方法
KR100415191B1 (ko) 비대칭형 씨모스 트랜지스터의 제조 방법
KR950001152B1 (ko) 반도체장치 및 그 제조방법
KR100448090B1 (ko) 반도체 소자 제조방법
KR100421899B1 (ko) 반도체소자제조방법
KR19990084304A (ko) 반도체소자 및 그의 제조방법
JPH10261795A (ja) 絶縁ゲート型電界効果トランジスタ及びその製造方法
JPH0536716A (ja) 半導体装置およびその製造方法
JPH07106569A (ja) 半導体装置およびその製造方法
KR100249015B1 (ko) 트랜지스터의 형성 방법
KR100309645B1 (ko) 반도체장치 및 그 제조방법
KR0175366B1 (ko) 반도체 장치 및 그 제조 방법
KR100226496B1 (ko) 반도체장치의 제조방법
JPH07122741A (ja) 半導体装置の製造方法
JPS63150965A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees