JPH0423153A

JPH0423153A - インタフェース信号異常検出装置

Info

Publication number: JPH0423153A
Application number: JP2128370A
Authority: JP
Inventors: Mikitaka Murase; 村瀬　幹卓
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1990-05-18
Filing date: 1990-05-18
Publication date: 1992-01-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕情報処理装置のデータ伝送路におけるインタフェース信
号の異常を検出するインタフェース信号異常検出装置に
関し、複数の応答が同時に出された場合の伝送路に現われる異
常電圧を検出して、誤動作、故障等の不具合を未然に回
避することを目的とし、インタフェース回路に設けられ
たレシーバの入力側に伝送路の異常電圧を監視する電圧
検出回路を有する異常検出回路を接続し、前記伝送路の
電圧異常が生じた時にインタフェース制御回路側へイン
タフェース信号異常を通知するような構成としたもので
ある。

〔産業上の利用分野　〕

本発明は、情報処理装置のデータ伝送路におけるインタ
フェース信号の異常を検出するインタフェース信号異常
検出装置に関する。

（従来の技術　）対象とする情報処理装置の構成としては、第６図に示す
ように、ホスト装置１と、そのホスト装置１に伝送路１
ａを介して接続されている複数のワークステーション（
ＷＳ）２ａ、・・・、２ｎとからなり、各ワークステー
ション２ａ、・・・。

２ｎは識別のためにアドレス＃１．・・・、＃ｎをホス
ト装置１に登録している。

各ワークステーション２ａ、・・・、２ｎは、第７図に
示すように、マイクロプロセッサユニット（ＭＰＵ）３
と、記憶装置（ＭＳ）４と、入出力装置（Ｉｌｏ）５と
、コントロールストレージＣ３）６と、送受信データバ
ッファ７と、伝送路１ａと接続するインタフェース（Ｉ
　／Ｆ　）回路８と、機番スイッチ９ａからの信号とイ
ンタフェース回路８を介して入力したデータの指定する
機番とを比較する機番比較回路９と、各装置の間におけ
るデータの伝送を制御するインタフェース制御回路１０
とからなる。

機番比較回路９は、第８図に示すように、機番スイッチ
９ａからのデータの各ビットと受信データにおけるアド
レス部の各ビットについてそれぞれ論理積をとるアンド
回路１１ａ、ｌｌｂ。

１１ｃと、それら３つのアンド回路１１ａ。

１１ｂ、ｌｌｃの出力の論理積をとるアンド回路ｌｉｄ
とからなり、３ビツトのデータをアンド回路１１ａ〜ｌ
ｉｄを組み合わせた回路を介して機番が一致するかを見
るもので、アンド回路ｌｉｄの出力が機番一致信号とな
る。

この従来の情報処理装置では、第６図に示すように、ホ
スト装置１から端末監視のために特定（例えばアドレス
＃２）のワークステーション２ｂに対してポーリングコ
マンドを送信したとすると、そのワークステーション２
ｂはポーリングコマンドの中のアドレスを調べ、そのア
ドレスが自アドレスと一致した場合にホスト装置１側へ
応答をかえす。

この際、インタフェース制御回路１０は、インタフェー
ス回路８を介して入力したポーリングコマンドの中のア
ドレスと機番スイッチ９ａで設定されたアドレスとが一
致している場合に、インタフェース回路８に対してホス
ト装置１側へ応答信号を送信することを指示する。

〔発明が解決しようとする課題　〕

上記従来の情報処理装置では、機番スイッチ９ａの誤設
定、機番スイッチ９ａのハード故障、またはコントロー
ルストレージ６のプログラムミス等により、伝送路ｌａ
上に同一機番のワークステーション２ａ、２ｂ、・・・
、または２ｎが複数存在すると、ホスト装置１からのポ
ーリングコマンドに対し、複数のワークステーション２
ａ。

２ｂ、・・・、または２ｎが同時にデータを送信するこ
とになり、システムの誤動作、ドライバの故障の原因と
なる等という問題点があった。

本発明は、上記問題点に鑑みて成されたものであり、そ
の解決を目的として設定される技術的課題は、複数の応
答が同時に出された場合の伝送路に現われる異常電圧を
検出して、誤動作、故障等の不具合を未然に回避するイ
ンタフェース信号異常検出装置を提供することにある。

〔課題を解決するための手段　〕

本発明は、上記課題を解決するための具体的な手段とし
て、インタフェース信号異常検出装置を構成するにあた
り、第１図に示すように、インタフェース回路２１に設
けられたレシーバ（ＲＶ）２１ａの入力側に伝送路２２
の異常電圧を監視する電圧検出回路２１ｂを有する異常
検出回路２１ｃを接続し、前記伝送路２２の電圧異常が
生した時にインタフェース制御回路２３側へインタフェ
ース信号異常を通知するものである。

（作用）本発明は上記構成により、伝送路２２を介してインタフ
ェース回路２１に入力されるインタフェース信号が、そ
の電圧をレシーバ２１ａの入力側で、異常検出回路２１
ｃの電圧検出回路２１ｂにより調べられ、そのインタフ
ェース信号の電圧異常が検出された場合には、インタフ
ェース信号の異常であることを異常検出回路２１ｃから
インタフェース制御回路２３へ通知する。この通知によ
り、インタフェース制御回路２３が信号入力を止めてシ
ステムの誤動作や装置の故障を未然に防止する。

（実施例　）以下、本発明の実施例としてホスト装置のインタフェー
ス回路に伝送路の異常検出回路を設けた場合について図
示説明する。

第２図に示すように、ホスト装置４０は、セントラルプ
ロセツシングユニット（ＣＰＵ）４１と、メインストレ
ージ（ＭＳ）４２と、インフット／アウトフットユニッ
ト４３と、インタフェース制御に必要なプログラムやデ
ータを格納するコントロールストレージ４４と、送受信
データバッファ４５と、データ伝送路１ａと接続するイ
ンタフェース回路４６と、ホスト装置４０内の各装置の
間におけるデータの伝送を制御するインタフェース制御
回路４７とからなる。

インタフェース回路４６には、第３図に示すように、デ
ータ伝送路１ａを接続するＴＴＬのドライバ（ＤＶ）４
６ａとリニアＩＣのレシーバ（ＲＶ）４６ｂとの直近に
おける伝送路接続位置から異常検出回路４６ｃを接続す
る。

異常検出回路４６ｃは、３つの抵抗Ｒ１゜Ｒ２，Ｒ３の
間の電圧を比較する比較器５１を利用した電圧検出回路
５２と、この電圧検出回路５２の出力をノット（ＮＯＴ
）回路５３を介して入力しバッファとして利用するドラ
イバ５４を介して異常検出結果をインタフェース制御回
路４７へ通知するＪＫフリップフロップ５５からなる。

その他、ワークステーション２ａ、２ｂ。

２ｃは従来装置と同様のものとする。

この構成において、第４図に示すように、ホスト装置４
０がポーリングコマンドをアドレス＃１のワークステー
ション２ａに出したところ、アドレス＃３のワークステ
ーション２Ｃが故障を起こして応答信号を出力し、ポー
リングコマンドを受けたワークステーション２ａから出
力された応答信号と重複してデータ伝送路１ａに載せら
れたとする。すると、第５図に示すように、ワークステ
ーション２ａの応答とワークステーション２ｃの応答と
が正規のレベルの信号を出力してもデータ伝送路１ａを
介してホスト装置４０のインタフェース回路４６に入力
される信号は正常な電圧レベルよりも高い電圧レベルの
信号が入力することになる。

従って、その電圧を異常検出回路４６ｃによってデータ
伝送路１ａからレシーバ４６ｂに入る前の位置で監視し
ていると、抵抗Ｒ１，Ｒ２，Ｒ３で設定された値（図中
の破線の電圧レベル）を超えた場合に、電圧検出回路５
２の出力がローレベルとなり、フリップフロップ５５が
１にセットされ、ドライバ５４を介した異常検出回路４
６ｃからインタフェース制御回路４７へ異常電圧の発生
を知らせる。

このように実施例では、ワークステーション２ａ、２ｂ
、または２Ｃの不具合によってインタフェース回路４６
に入力される信号の電圧レベルが異常に高くなる場合を
的確に検出することがてき、システムの誤動作や装置の
故障が起こることを未然に防ぐことができる。

上記実施例では、ホスト装置４０側に異常検出回路４６
ｃを設けたが、特に此に限定することばなく、異常検出
回路４６ｃをホスト装置４０側に代えて各ワークステー
ション２ａ、２ｂ、２ｃ側にそれぞれ設けても良い。

〔発明の効果　〕

以上のように本発明では、情報処理装置におけるデータ
伝送路上のインタフェース信号について、異常検出回路
２１ｃの電圧検出回路２１ｂにより、インタフェース回
路２１のレシーバ２１ａの入力側で電圧異常を監視させ
、電圧異常が検出された場合には異常検出回路２１ｃよ
りインタフェース制御回路２３側へインタフェース信号
の異常を通知して、異常時の後処理ができるようにした
ことによって、システムの誤動作や装置の故障が未然に
防止することができ、システムの信頼性を向上させるこ
とができ、運用上の経費が削減できる。

【図面の簡単な説明】

第１図は、本発明の原理構成図、第２図は、実施例のホスト装置構成図、第３図は、実施
例の異常検出回路構成図、第４図は、実施例のシステム
における信号異常を示す構成説明図、第５図は、実施例におけるインタフェース信号の波形図
、第６図は、従来の情報処理装置を示す構成図、第７図は
、従来のワークステーションを示す構成図、第８図は、従来の機番比較回路を示す構成図。２１・・・インタフェース回路２１ａ・・・レシーバ（ＲＶ）２１ｂ・・・電圧検出回路２１ｃ・・・異常検出回路２２・・・伝送路２３・・・インタフェース制御回路ホスト［１ホ０−リン２゛コマンド井ＳＳ２Ｓ３アドレスヰ井２数階鑓− ＃１實＊例のシステムにあ１する信号異常をホ丁構黛盲え明
図第図、ＥｌｌｌｌＮは正７寛な花きの電圧ルへ１し突方ｆ！
？ＩＩＩ：Ｌけるイン９フ工−ス信号のシ反ｉヒ図ホー
リン２コマンド（≠２）アドレス＃＃２＃３炙東の情１１ＩＬＸ！理装置乞示１積抗図第６図

Claims

【特許請求の範囲】

インタフェース回路（２１）に設けられたレシーバ（２
１ａ）の入力側に伝送路（２２）の異常電圧を監視する
電圧検出回路（２１ｂ）を有する異常検出回路（２１ｃ
）を接続し、前記伝送路（２２）の電圧異常が生じた時
にインタフェース制御回路（２３）側へインタフェース
信号異常を通知することを特徴とするインタフェース信
号異常検出装置。