JPH04229670A - 高感度ホール素子の製造方法 - Google Patents

高感度ホール素子の製造方法

Info

Publication number
JPH04229670A
JPH04229670A JP3097125A JP9712591A JPH04229670A JP H04229670 A JPH04229670 A JP H04229670A JP 3097125 A JP3097125 A JP 3097125A JP 9712591 A JP9712591 A JP 9712591A JP H04229670 A JPH04229670 A JP H04229670A
Authority
JP
Japan
Prior art keywords
hall element
magnetic
magnetic amplification
substrate
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3097125A
Other languages
English (en)
Other versions
JP3069143B2 (ja
Inventor
Takashi Ito
隆 伊藤
Kenzo Harada
原田 謙三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Chemical Industry Co Ltd
Original Assignee
Asahi Chemical Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Chemical Industry Co Ltd filed Critical Asahi Chemical Industry Co Ltd
Priority to JP3097125A priority Critical patent/JP3069143B2/ja
Publication of JPH04229670A publication Critical patent/JPH04229670A/ja
Application granted granted Critical
Publication of JP3069143B2 publication Critical patent/JP3069143B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Hall/Mr Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、磁性材料を用いて磁気
増幅を行うことで高感度化をはかった高感度ホール素子
の製造方法に関するものである。
【0002】
【従来の技術】従来、ホール素子の磁気増幅方法として
は図11に示すようにホール素子を形成する基板の裏面
に磁性材料を接着する方法、図12に示すようにホール
素子感磁部の表面に磁性材料よりなる磁気増幅チップを
配置する方法、図13に示すようにホール素子感磁部の
表面に磁性材料の粉体を混入した樹脂をポッティングす
る方法などが行われている。また、より大きな磁気増幅
効果を得るために図10に示すように基板側に磁性材料
を配置する前記第1の方法とホール素子感磁部の表面に
磁性材料を配置する前記第2及び第3の方法を組み合わ
せることも良く行われている。しかし、前記第2の方法
ではホール素子の大きさがコストダウン等のために小さ
くなると、素子組立上の機械的精度のため対応できず、
特にホール素子ペレットサイズが0.50mm角以下の
場合、ホール素子感磁部の表面に量産的に磁気増幅チッ
プを配置することは不可能である。また前記第3の方法
では、樹脂の存在によりチップを配置した場合のような
充分な磁気増幅効果を得ることは不可能である。
【0003】
【本発明が解決しようとする課題】本発明の目的は以上
説明した問題点を解消し、磁気増幅効果により高感度特
性を持つ小型のホール素子を量産的に製造するための製
造方法を提供することにある。
【0004】
【課題を解決するための手段】本発明は、小型のホール
素子感磁部上に従来組立上精度のために不可能であった
磁気増幅チップを量産的に精度良く形成することを可能
とするものである。以下、本発明の製造方法の一例につ
いて説明する。図1(a)に示すようにホール素子パタ
ーンの形成された基板1の表面に、図1(b)に示すよ
うに、磁性材料よりなる板5を接着する。次に図1(c
)に示すように前記基板表面のホール素子パターンに合
わせて前記板5の表面にフォトリソグラフィーにより磁
気増幅チップパターンのレジスト6を形成する。次いで
ダイシングソー等による切断技術を用いて前記板を図1
(d)のごとく磁気増幅チップ形状に加工する。続いて
図1(e)に示すごとく前記レジストをマスクとして前
記板5をエッチングすることにより磁気増幅チップに分
割する。
【0005】これをダイシングにより個別のホール素子
ペレットに切断し、ダイボンド、ワイヤボンド、モール
ドをすることで、図1(f)に示すごとくホール素子感
磁部の表面に磁気増幅チップを精度良く配置した小型の
ホール素子を作製する。また、本発明においては図2(
a)のごとくホール素子の形成された基板1の表面に、
磁性材料よりなる板5を接着する前に、あらかじめダイ
シングソー等による切断技術を用いて前記板5を磁気増
幅チップ形状に加工しても良く、これを図2(b)のよ
うにホール素子パターンに合わせて接着した後、エッチ
ングにより個別の磁気増幅チップに分離しても良い。
【0006】さらに、図3(a)のごとくホール素子の
形成された基板1の表面に、磁性材料よりなる板5を接
着する前に、あらかじめダイシングソー等による切断技
術を用いて前記板5を磁気増幅チップ形状に加工し、こ
れを図3(b)のごとくホール素子パターンに合わせて
接着した後、エッチングにより個別の磁気増幅チップに
分離しても良い。
【0007】また、図2(a)、図3(a)の磁性材料
よりなる板5の加工を、図4(a)のごとく板の両面よ
り行うことはより好ましい方法である。さらに、図3(
b)、図4(b)のごとく磁性材料よりなる板5をホー
ル素子パターンに合わせて接着したものを、ダイシング
ソー等を用いて切断することにより個別の磁気増幅チッ
プに分離しても良い。
【0008】ホール素子の信頼性を高めるため、磁性材
料よりなる板を接着する前に、絶縁のためあらかじめ板
の接着面に樹脂等を塗布することは好ましい。また感光
性ポリイミド樹脂などをあらかじめホール素子パターン
表面の電極部以外の部分に形成しておくことは特に好ま
しい。さらに、あらかじめ、もしくはエッチングあるい
はダイシングにより個別の磁気増幅チップに分離した後
、チップ上面を感光性ポリイミド樹脂等で保護すること
は一層好ましい。
【0009】又、本発明の別の製造方法の一例について
説明する。本発明においては図5(a)のような磁性材
料よりなる板5の表面にフォトリソグラフィーにより図
5(b)のような磁気増幅チップパターンのレジスト6
を形成し、次に図5(c)のようにエッチングにより前
記板5を磁気増幅チップ形状に加工し、これを図5(d
)、図5(e)のようにホール素子パターンの形成され
た基板1の表面にホール素子パターンに合わせて接着し
た後、図5(f)のようにエッチングにより個別の磁気
増幅チップに分離する。
【0010】これをダイシングにより個別のホール素子
ペレットに切断し、ダイボンド、ワイヤボンド、モール
ドをすることで、図5(g)のようなホール素子感磁部
の表面に磁気増幅チップを精度良く配置した小型のホー
ル素子を作製する。又、図5(c)の磁性材料よりなる
板のエッチングによる加工を、図6(a)のように板の
両面より行うことはより好ましい方法であり、図6(b
)のようにこの磁性材料よりなる板5をホール素子パタ
ーンに合わせて接着したものを、エッチングにより個別
の磁気増幅チップに分離しても良い。
【0011】又、図5(e)、図6(b)において図5
(f)のように個別の磁気増幅チップに分離する方法は
エッチングで行っても良いが、ダイシングソー等を用い
て切断することにより行うことも好ましい方法である。 更に、本発明の別の製造方法の一例について説明する。 本発明においては、図7(a)のような磁性材料よりな
る板5を支持用物体12に固定した上で、図7(b)の
ように前記板を磁気増幅チップに加工し、次に図7(c
)のようにホール素子パターンの形成された基板1の表
面にホール素子パターンに合わせて接着した後、図7(
d)のように支持用物体を磁気増幅チップより離すこと
で個別の磁気増幅チップを形成する。これをダイシング
により個別のホール素子ペレットに切断し、ダイボンド
、ワイヤボンド、モールドをすることで、図5(g)の
ようなホール素子感磁部の表面に磁気増幅チップを精度
良く配置した小型のホール素子を作製する。図5(g)
において、7はパッシベーション膜、8はAuワイヤー
、9はリード線、11はモールド樹脂を示す。
【0012】本発明の製造法において用いられる磁性材
料は残留磁化の小さい、透磁率の高い材料なら何でも良
いが、フェライト、ハーマロイ、センダスト等は特に好
ましいものである。又、磁性材料の板を磁気増幅チップ
形状に加工もしくは磁気増幅チップに分離するのに用い
る切断技術は寸法精度の優れたものであれは何でも良い
が、ダイシングソーやレーザー加工機等を用いたものは
特に好ましいものである。
【0013】磁性材料の板を磁気増幅チップ形状に加工
もしくは磁気増幅チップに分離するのに用いるエッチン
グ技術はウェットエッチング、ドライエッチングのいず
れでも良いが、ウェットエッチングは簡便な方法であり
特に好ましい。ウェットエッチングの方法はエッチング
液に浸す方法、エッチング液をスプレー状に吹きかける
方法等があるが、いずれも好ましい。エッチング液はエ
ッチレートの速い、ホール素子パターン及び接着剤を侵
さないものならば何でも良いが、特に磁性材料としてパ
ーマロイ等を用いた場合には、塩化第2鉄・塩酸系エッ
チング液は特に好ましいものである。
【0014】本発明の製造法において用いられる磁性材
料よりなる板を固定するための支持用物体は加工された
チップが固定できるものであれば何でも良いが、ホール
素子パターンに合わせて基板の表面に接着することから
、ガラス、テープ等の透明のものは好ましく用いられる
。又、板の固定は接着剤、ワックス等が用いられるが、
後で磁気増幅チップと支持用物体を離すことから、ワッ
クスは特に好ましく用いられる。
【0015】本発明の製造方法において良く用いられる
磁気増幅チップ形状に加工したものをホール素子パター
ンの形成された基板の表面に、ホール素子パターンに合
わせて接着する工程はどのような方法で行っても良いが
、例えば図8のようにあらかじめ接着剤10を薄くのば
したガラス板13の上に、磁気増幅チップ14の凸部を
のせることで、磁気増幅チップの接着面のみに接着剤を
つけることは好ましい方法である。
【0016】以上説明したように、本発明による製造方
法は磁性材料よりなる板のダイシングソーあるいはフォ
トリソグラフィー・エッチング等による加工技術を基本
として、フォトリソグラフィー・エッチング技術あるい
は切断技術等を用いて個別に分離された磁気増幅チップ
を形成するもので、ウェハー単位で大面積にわたり、一
度に精度良く磁気増幅チップを形成することができる量
産性に優れた製造方法である。
【0017】
【作用】本発明の製造方法によれば、従来不可能であっ
た小型のホール素子(ペレットサイズが0.50mm角
以下)においても、ホール素子感磁部の表面に量産的に
磁気増幅チップを配置することが可能となり、また従来
の素子組立上の機械的精度に比べて、磁気増幅チップの
形成精度が飛躍的に向上することから、高感度でかつ感
度ばらつきの少ないホール素子を製造することができる
【0018】
【実施例】
【0019】
【実施例1】半絶縁性で厚さ0.3mm、片面を鏡面研
磨した直径2インチのGaAs基板を12枚セットした
ホルダーを基板導入室より準備室を通して大型の分子線
エピタキシー装置の超高真空である成長室へセットした
。この基板ホルダーを水平回転させるとともにGaAs
基板を基板加熱ヒーターにより輻射加熱し、基板の鏡面
側に対向して装着されているIn、Asの蒸発源より、
In、Asを60分間蒸発させ、厚さ1.0μmのIn
As鏡面単結晶薄膜をGaAsの基板の鏡面側に成長さ
せた。次に、このGaAs基板上に成長したInAs薄
膜の表面にフォトリソグラフィーの手法によりレジスト
パターンを所要の形状で形成したのち、電極となる金属
層を形成し、しかるのちレジストを除去した。次いで表
面に第2回目のレジストパターンをフォトリソグラフィ
ーの手法により形成した。このレジストをマスクとして
、ウェットエッチングにより、InAs上に形成した電
極層の一部とInAs薄膜をエッチングした。さらに、
前面に絶縁層として厚さ0.3μmSi3 N4 をプ
ラズマCVD法により基板加熱温度300℃で形成した
。前述のフォトリソグラフィー法によりレジストパター
ンを形成し、電極部上のSi3 N4 を反応性イオン
エッチングにより除去した。これらの工程により、1枚
の基板上に約8,500個の図1(a)に示したような
0.36mm角のホール素子パターンを作製した。
【0020】次にホール素子パターンの形成された基板
の表面に図1(b)に示すごとく厚さ0.2mmのパー
マロイ(Ni  78%)の板をエポキシ樹脂を用いて
接着した。次に図1(c)のごとく前記基板表面のホー
ル素子パターンに合わせて前記板の表面にフォトリソグ
ラフィーにより磁気増幅チップパターンのレジストを形
成した。続いて図1(d)に示すごとくダイシングソー
を用いて深さ180μmまで前記板を磁気増幅チップ形
状に切断した。次に前記レジストをマスクとして塩化第
2鉄・塩酸系エッチャント(超純水1l:塩化第2鉄6
00g:塩酸50cc)を用いて前記板を20分間エッ
チングすることにより、図1(e)に示すごとく個別の
磁気増幅チップに分離した。次いでアッシング装置を用
いてO2 ガスプラズマ中で1時間アッシングを行い、
電極部のエポキシ樹脂を除去した。
【0021】これをダイシングにより0.4mm角の個
別のホール素子ペレットに切断し、自動ダイボンダーに
よりリード上にこのチップをダイボンドし、次に自動ワ
イヤーボンダーでリードとホール素子の電極部をAuワ
イヤーで接続した。トランスファーモールダーによりエ
ポキシモールドしたのち、このモールドされた素子のタ
イバーカット、リードカットを行い、個々の樹脂モール
ドされた図1(f)に示すごとくホール素子感磁部の表
面に磁気増幅チップを精度良く配置した小型のホール素
子を作製した。
【0022】このようにして製作したホール素子の代表
的な特性を表1に示す。磁気増幅構造を持たない素子に
比べて、磁気増幅効果により1.6倍の高感度化を実現
した。
【0023】
【表1】
【0024】また、表2に本発明の製造プロセスにより
作製されたホール素子の感度ばらつきの量を比較のため
、従来の機械的方法で磁気増幅チップをのせた0.8m
m角の大きなホール素子の感度ばらつきの量と比較した
【0025】
【表2】
【0026】本発明の製造方法によれば、磁気増幅チッ
プの高さ、のせる位置等が従来の機械的精度で決まる方
法に比べて厳密に精度良く決まることから、従来の方法
では磁気増幅チップを量産的にのせることが不可能であ
った。0.5mm角以下という小型のホール素子ペレッ
トサイズでありながら、得られた素子の感度ばらつきは
従来法の1/3程度となっている。
【0027】
【実施例2】半絶縁性で厚さ.3mm、直径2インチの
GaAs基板にイオン注入装置を用いて、シリコンイオ
ン(Si+ )を加速エネルギー300KeV、ドーズ
量2.3×1012/cm2 で注入した。そして、ア
ルシン(AsH3 )雰囲気中850℃の温度で10秒
間のラピッドアニール処理を行い、GaAs基板の表面
にn型の導電層を形成した。次にこのGaAs基板の表
面にフォトリソグラフィーの手法によりレジストパター
ンを所要の形状で形成したのち、このレジストをマスク
としてウェットエッチングにより、ホール素子感磁部パ
ターンを形成したのちレジストを除去した。次いで、全
面に絶縁層として厚さ0.3μmのSi3 N4 をプ
ラズマCVD法により基板加熱温度300℃で形成した
。続いて、電極金属とオ−ム性接触を形成する部分のS
i3 N4 をエッチングするために、表面に第2回目
のレジストパタ−ンをフォトリソグラフィ−の手法によ
り形成した。このレジストをマスクとして、ウェットエ
ッチングにより、Si3 N4 をエッチングした後、
AuGe、Ni、Auを各々0.25μm、0.05μ
m、0.35μmの厚さで蒸着し、ついでリフトオフ法
によりレジスト及びレジスト上の金属を除去した。更に
、オ−ミック性接触を得るために、赤外線加熱炉N2 
ガス雰囲気中で400℃5分間の合金化処理を行い1枚
の基板上に約8,500個の図1(a)に示したような
0.36mm角のホ−ル素子パタ−ンを作製した。次に
この基板を裏面より研磨することで基板の厚みを120
μmとした後、エポキシ樹脂を用いて300μmのフェ
ライトを基板の裏面に接着した。次にホ−ル素子パター
ンの形成された基板の表面に図3(a)のようにあらか
じめダイシングソ−を用いて深さ180μmまで磁気増
幅チップ形状に切断された厚さ0.2mmのパ−マロイ
(Ni78%)の板を接着剤として東京応化製ポジレジ
スト(OFPR800)を用いて基板表面のホ−ル素子
パタ−ンに合わせて図3(b)に示すごとく接着した。 次いで、塩化第2鉄・塩酸系エッチャント(超純水1l
:塩化第2鉄600g:塩酸50cc)を用いて前記板
を20分間全面エッチングすることにより、図1(e)
に示すごとく個別の磁気増幅チップに分離した。更に、
個別に分離された磁気増幅チップをマスクとして露光・
現像を行うことにより電極部のレジストを除去した。
【0028】これをダイシングにより0.4mm角の個
別のホ−ル素子ペレットに切断し、自動ダイボンダ−に
よりリ−ド上にこのチップをダイボンドし、続いて、自
動ワイヤ−ボンダ−でリ−ドとホ−ル素子の電極部をA
uワイヤ−で接続した。トランスファ−モ−ルダ−によ
りエポキシモ−ルドしたのち、このモ−ルドされた素子
のタイバ−カット、リ−ドカットを行い、個々の樹脂モ
−ルドされた図10に示すごとく、ホ−ル素子感磁部の
表面に磁気増幅チップを精度良く配置した小型のホ−ル
素子を作製した。
【0029】このようにして製作したホ−ル素子の代表
的な特性を表3に示す。磁気増幅構造を持たない素子に
比べて、磁気増幅効果により2.8倍の高感度化を実現
した。
【0030】
【表3】
【0031】
【実施例3】実施例2と同様に作製されたホ−ル素子パ
タ−ンの形成された基板の表面に図3(a)に示すごと
くあらかじめダイシングソ−を用いて深さ180μmま
で磁気増幅チップ形状に切断された厚さ0.2mmのパ
−マロイ(Ni  78%)の板をエポキシ樹脂を用い
て基板表面のホ−ル素子パタ−ンに合わせて図3(b)
のように接着した。次いでダイシングソ−を用いて20
μmの切り残し部を切断することにより、図1(e)に
示すごとく個別の磁気増幅チップに分離した。
【0032】これをダイシングにより0.4mm角の個
別のホ−ル素子ペレットに切断し、自動ダイボンダ−に
よりリ−ド上にこのチップをダイボンドし、続いて自動
ワイヤ−ボンダーでリ−ドとホ−ル素子の電極部をAu
ワイヤ−で接続した。トランスファ−モ−ルダ−により
エポキシモ−ルドしたのち、このモ−ルドされた素子の
タイバ−カット、リ−ドカットを行い、個々の樹脂モ−
ルドされた図10に示すごとくホ−ル素子感磁部の表面
に磁気増チップを精度良く配置した小型のホ−ル素子を
作製した。
【0033】このようにして得られたホ−ル素子は実施
例2と同等の特性を示した。
【0034】
【実施例4】半絶縁性で厚さ300μm、片面を鏡面研
磨した直径2インチのGaAs基板を12枚セットした
ホルダ−を基板導入室より準備室を通して大型の分子線
エピタキシ−装置の超高真空である成長室へセットした
。この基板ホルダ−を水平回転させるとともにGaAs
基板を基板加熱ヒ−タ−により輻射加熱し、基板の鏡面
側に対向して装着されているIn,Asの蒸発源よりI
n、Asを60分間蒸発させ、厚さ1.0μmのInA
s鏡面単結晶薄膜をGaAsの基板の鏡面側に成長させ
た。次に、このGaAs基板上に成長したInAs薄膜
の表面にフォトリソグラフィ−の手法によりレジストパ
タ−ンを所要の形状で形成したのち、電極となる金属層
を形成し、しかるのちレジストを除去した。次いで、表
面に第2回目のレジストパタ−ンをフォトリソグラフィ
−の手法により形成した。このレジストをマスクとして
、ウェットエッチングにより、InAs上に形成した電
極層の一部とInAs薄膜をエッチングした。さらに、
全面に絶縁層として厚さ0.3μmSi3 N4 をプ
ラズマCVD法により基板加熱温度300℃で形成した
。前述のフォトリソグラフィ−法によりレジストパタ−
ンを形成し、電極部上のSi3 N4 を反応性イオン
エッチングにより除去した。これらの工程により、1枚
の基板上に約8,500個の図5(d)に示したような
0.36mm角のホ−ル素子パタ−ンを作製した。
【0035】次に、磁気増幅チップ形状に加工された磁
性材料よりなる板を作製するために、図5(a)のよう
な厚さ200μmのパ−マロイ(Ni  78%)の板
の表面に図5(b)のようにフォトリソグラフィ−によ
り磁気増幅チップパタ−ンのレジストを形成した。更に
これを深さ180μmまでエッチングすることで、図5
(c)のような磁気増幅チップ形状に加工これたパ−マ
ロイの板を作製した。
【0036】続いて、ホ−ル素子パタ−ンの形成された
前記基板の表面の電極部を除いた部分に感光性ポリイミ
ド樹脂を用いて保護層を形成した上で、前記基板の表面
にエポキシ樹脂を用いて図5(d)、図5(e)のよう
に磁気増幅チップ形状に加工されたパ−マロイの板をホ
−ル素子パタ−ンに合わせて接着した。パ−マロイの板
の表面に磁気増幅チップパタ−ンのレジストをフォトリ
ソグラフィ−により形成した後、塩化第2鉄、塩酸系エ
ッチャント(超純水1l:塩化第2鉄600g:塩酸5
0cc)を用いて前記板を20分間エッチングすること
で、図5(f)のように個別の磁気増幅チップに分離し
た。これをダイシングにより0.4mm角の個別のホ−
ル素子ペレットに切断し、自動ダイボンダ−によりリ−
ド上にこのチップをダイボンドし、次に、自動ワイヤ−
ボンダ−でリ−ドとホ−ル素子の電極部をAuワイヤ−
で接続した。トランスファ−モ−ルダ−によりエポキシ
モ−ルドしたのち、このモ−ルドされた素子のタイバ−
カット、リードカットを行い、個々の樹脂モールドされ
た図5(g)のようなホール素子感磁部の表面に磁気増
幅チップを精度良く配置した小型のホール素子を作製し
た。
【0037】こうして製作したホール素子の代表的な特
性を表4に示した。磁気増幅構造を持たない素子に比べ
て、磁気増幅効果により1.6倍の高感度化を実現した
【0038】
【表4】
【0039】又、表5に本発明の製造プロセスにより作
製されたホール素子の感度ばらつきの量を比較のため、
従来の機械的方法で磁気増幅チップをのせた0.8mm
角の大きなホール素子の感度のばらつきの量と比較した
。本発明の製造方法によれば、磁気増幅チップの高さ、
のせる位置等が従来の機械的精度で決まる方法に比べて
厳密に精度良く決まることから、従来の方法では磁気増
幅チップを量産的にのせることが不可能であった0.5
mm角以下という小型のホール素子ペレットサイズであ
りながら、得られた素子の感度ばらつきは従来法の1/
4程度となっている。
【0040】
【表5】
【0041】
【実施例5】半絶縁性で厚さ300μm、直径2インチ
のGaAs基板にイオン注入装置を用いて、シリコンイ
オン(Si+ )を加速エネルギー300KeV、ドー
ズ量2.3×1012/cm2 で注入した。そして、
アルシン(AsH3 )雰囲気中850℃の温度で10
秒間のラピッドアニール処理を行い、GaAs基板の表
面にn型の導電層を形成した。次に、このGaAs基板
の表面にフォトリソグラフィーの手法によりレジストパ
ターンを所要の形状で形成したのち、このレジストをマ
スクとして、ウェットエッチングにより、ホール素子感
磁部パターンを形成したのちレジストを除去した。次い
で、前面に絶縁層として厚さ0.3μmのSi3 N4
 をプラズマCVD法により基板加熱温度300℃で形
成した。続いて、電極金属とオーム性接触を形成する部
分のSi3 N4 をエッチングするために、表面に第
2回目のレジストパターンをフォトリソグラフィーの手
法により形成した。このレジストをマスクとして、ウェ
ットエッチングにより、Si3 N4 をエッチングし
た後、AuGe、Ni、Auを各々0.25μm、0.
5μm、0.35μmの厚さで蒸着し、ついでリフトオ
フ法によりレジスト及びレジスト上の金属を除去した。 更に、オーミック性接触を得るために、赤外線加熱炉N
2 ガス雰囲気中で400℃5分間の合金化処理を行い
1枚の基板上に約8,500個の図5(d)に示したよ
うな0.36mm角のホール素子パターンを作製した。
【0042】次にこの基板を裏面より研磨することで基
板の厚みを120μmとした後、エポキシ樹脂を用いて
300μmのフェライトを基板の裏面に接着した。次に
、両面マスクアライナーを用いて厚さ200μmのパー
マロイ(Ni78%)の板の両面に磁気増幅チップパタ
ーンのレジストを形成し、これを両面より90μmずつ
エッチング加工することで、図6(a)のような磁気増
幅チップ形状に加工されたパーマロイよりなる板を作製
した。
【0043】続いて、ホール素子パターンの形成された
前記基板の表面に図6(b)のように磁気増幅チップ形
状に加工されたパーマロイの板を前記基板表面のホール
素子パターンに合わせてエポキシ樹脂を用いて接着した
。次に、ダイシングソーを用いて20μmの凹部を切断
することで、図5(f)のように個別の磁気増幅チップ
に分離した。これをダイシングにより0.4mm角の個
別のホール素子μペレットに切断し、自動ダイボンダー
によりリード上にこのチップをダイボンドし、次に、自
動ワイヤーボンダーでリードとホール素子の電極部をA
uワイヤーで接続した、トランスファーモールダーによ
りエポキシモールドしたのち、このモールドされた素子
のタイバーカット、リードカットを行い、個々の樹脂モ
ールドされた図10のようなホール素子感磁部の表面に
磁気増幅チップを精度良く配置した小型のホール素子を
作製した。
【0044】こうして製作したホール素子の代表的な特
性を表6に示した。磁気増幅構造を持たない素子に比べ
て、磁気増幅効果により2.9倍の高感度化を実現した
【0045】
【表6】
【0046】
【実施例6】半絶縁性で厚さ300μm、片面を鏡面研
磨した直径2インチのGaAs基板を12枚セットした
ホルダーを基板導入室より準備室を通して大型の分子線
エピタキシー装置の超高真空である成長室へセットした
。この基板ホルダーを水平回転させるとともにGaAs
基板を基板加熱ヒーターにより輻射加熱し、基板の鏡面
側に対向して装着されているIn、Asの蒸発源より、
In、Asを60分間蒸発させ、厚さ1.0μmのIn
As鏡面単結晶薄膜をGaAsの基板の鏡面側に成長さ
せた。次に、このGaAs基板上に成長したInAs薄
膜の表面にフォトリソグラフィーの手法によりレジスト
パターンを所要の形状で形成したのち、電極となる金属
層を形成し、しかるのちレジストを除去した、次いで、
表面に第2回目のレジストパターンをフォトリソグラフ
ィーの手法により形成した。このレジストをマスクとし
て、ウェットエッチングにより、InAs上に形成した
電極層の一部とInAs薄膜をエッチングした。さらに
、全面に絶縁層として厚さ0.3μmSi3 N4 を
プラズマCVD法により基板加熱温度300℃で形成し
た。前述のフォトリソグラフィー法によりレジストパタ
ーンを形成し、電極部上のSiN4 を反応性イオンエ
ッチングにより除去した。これらの工程により、1枚の
基板上に約8,500個の図9(c)に示したような0
.36mm角のホール素子パターンを作製した。
【0047】次に、ホール素子パターンの形成された基
板の表面に図9(b)のようなあらかじめダイシングソ
ーを用いて深さ120μmまで磁気増幅チップ形状に切
断された厚さ200μmのMn−Znフェライトの板を
基板表面のホール素子パターンに合わせて図9(c)、
図9(d)のように接着した。続いて、ダイシングソー
を用いて80μmの凹部を切断することで、図9(e)
のように個別の磁気増幅チップに分離した。これをダイ
シングにより0.4mm角の個別のホール素子ペレット
に切断し、自動ダイボンダーによりリード上にこのチッ
プをダイボンドし、次に、自動ワイヤーボンダーでリー
ドとホール素子の電極部をAuワイヤーで接続した。ト
ランスファーモールダーによりエポキシモールドしたの
ち、このモールドされた素子のタイバーカット、リード
カットを行い、個々の樹脂モールドされた図9(f)の
ようなホール素子感磁部の表面に磁気増幅チップを精度
良く配置した小型のホール素子を作製した。
【0048】こうして製作したホール素子の代表的な特
性を表7に示した。磁気増幅構造を持たない素子に比べ
て、磁気増幅効果により1.6倍の高感度化を実現した
【0049】
【表7】
【0050】又、本発明の製造プロセスにより作製され
たホール素子においても感度ばらつきの量は、従来の機
械的方法で磁気増幅チップをのせたものに比べて小さく
、試作例1と同程度であった。
【0051】
【実施例7】半絶縁性で厚さ300μm、直径2インチ
のGaAs基板にイオン注入装置を用いて、シリコンイ
オン(Si+ )を加速エネルギー300KeV、ドー
ズ量2.3×1012/cm2 で注入した。そして、
アルシン(AsN3 )雰囲気中850℃の温度で10
秒間のラピッドアニール処理を行い、GaAs基板の表
面にn型の導電層を形成した。次に、このGaAs基板
の表面にフォトリソグラフィーの手法によりレジストパ
ターンを所要の形状で形成したのち、このレジストをマ
スクとして、ウェットエッチングにより、ホール素子感
磁部パターンを形成したのちレジストを除去した。次い
で、全面に絶縁層として厚さ0.3μmのSi3 N4
 をプラズマCVD法により基板加熱温度300℃で形
成した。続いて、電極金属とオーム性接触を形成する部
分のSi3 N4 をエッチングするために、表面に第
2回目のレジストパターンをフォトリソグラフィーの手
法により形成した。このレジストをマスクとして、ウェ
ットエッチングにより、Si3 N4 をエッチングし
た後、AuGe、Ni、Auを各々0.25μm、0.
05μm、0.35μmの厚さで蒸着し、ついでリフト
オフ法によりレジスト及びレジスト上の金属を除去した
。更に、オーミック性接触を得るために、赤外線加熱炉
N2 ガス雰囲気中で400℃5分間の合金化処理を行
い1枚の基板上に約8,500個の図9(c)に示した
ような0.36mm角のホール素子パターンを作製した
【0052】次にこの基板を裏面より研磨することで基
板の厚みを120μmとした後、エポキシ樹脂を用いて
300μmのフェライトを基板の裏面に接着した。次に
、厚さ200μmのMn−Znフェライトの板を支持用
物体としてのガラス板にワックスを用いて図7(a)の
ように接着固定した上で、ダイシングソーを用いて図7
(b)のようにガラス板まで切り込むことで、フェライ
ト板の切断を行った。続いて、ホール素子パターンの形
成された前記基板の表面に磁気増幅チップを前記ホール
素子パターンに合わせて図7(c)のようにエポキシ樹
脂を用いて接着した。次に溶剤を用いてワックスを溶か
してガラス板を取り外すことで、図7(d)のように個
別の磁気増幅チップに分離した。これをダイシングによ
り0.4mm角の個別のホール素子ペレットに切断し、
自動ダイボンダーによりリード上にこのチップをダイボ
ンドし、次に、自動ワイヤーボンダーでリードとホール
素子の電極部をAuワイヤーで接続した。トランスファ
ーモールダーによりエポキシモールドしたのち、このモ
ールドされた素子のタイバーカット、リードカットを行
い、個々の樹脂モールドされた図10のようなホール素
子の感磁部の表面に磁気増幅チップを精度良く配置した
小型のホール素子を作製した。
【0053】こうして製作したホール素子の代表的な特
性を表8に示した。磁気増幅構造を持たない素子に比べ
て、磁気増幅効果により3倍の高感度化を実現した。
【0054】
【表8】
【0055】
【発明の効果】以上説明したごとく、本発明の製造方法
によれば、従来不可能であった小型のホール素子(ペレ
ットサイズが0.50mm角以下)においても、ホール
素子感磁部の表面に量産的に磁気増幅チップを配置する
ことが可能となり、また従来の素子組立上の機械的精度
に比べて、磁気増幅チップの形成精度が飛躍的に向上す
ることから、高感度で、かつ感度ばらつきの少ないホー
ル素子を製造することができる。
【0056】すなわち本発明の製造方法は磁気増幅タイ
プのホール素子作製に関して、ホール素子ペレットの小
型化を可能にするとともに、チップ形成精度を向上させ
て感度のばらつきを少なくし、大幅な歩留まり向上及び
コストダウンを可能としたものである。
【図面の簡単な説明】
【図1】本発明の製造方法の工程の1例を示す平面図ま
たは断面図である。
【図2】本発明の製造方法の1例を示す断面図である。
【図3】本発明の製造方法の別の例を示す断面図である
【図4】本発明の製造方法の別の例を示す断面図である
【図5】本発明の製造方法の工程の別の例を示す断面図
または平面図である。
【図6】本発明の製造方法の別の例を示す断面図である
【図7】本発明の製造方法の別の例を示す断面図である
【図8】磁気増幅チップに接着剤をつける方法の1例を
示す断面図である。
【図9】本発明の製造方法の工程の別の例を示す断面図
または平面図である。
【図10】磁気増幅効果を有するホール素子の1例を示
す断面図である。
【図11】磁気増幅効果を有するホール素子の別の例を
示す断面図である。
【図12】磁気増幅効果を有するホール素子の別の例を
示す断面図である。
【図13】磁気増幅効果を有するホール素子の別の例を
示す断面図である。
【符号の説明】
1  基板 2  ホール素子感磁部 3  電極 4  半導体薄膜 5  磁性材料からなる板 6  レジスト 10  接着剤 13  板 14  磁気増幅チップ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  ホール素子の形成された基板の表面に
    磁性材料よりなる板を接着する工程と、前記板を磁気増
    幅チップ形状に加工する工程と、前記板を磁気増幅チッ
    プに分離する工程よりなる高感度ホール素子の製造方法
  2. 【請求項2】  磁性材料よりなる板を支持用物体に固
    定する工程と、前記板を磁気増幅チップに加工する工程
    と、ホール素子の形成された基板の表面に前記磁気増幅
    チップを接着する工程と、前記磁気増幅チップを支持用
    物体より離す工程よりなる高感度ホール素子の製造方法
JP3097125A 1990-09-04 1991-04-26 高感度ホール素子の製造方法 Expired - Lifetime JP3069143B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3097125A JP3069143B2 (ja) 1990-09-04 1991-04-26 高感度ホール素子の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP23233690 1990-09-04
JP2-232336 1990-09-04
JP3097125A JP3069143B2 (ja) 1990-09-04 1991-04-26 高感度ホール素子の製造方法

Publications (2)

Publication Number Publication Date
JPH04229670A true JPH04229670A (ja) 1992-08-19
JP3069143B2 JP3069143B2 (ja) 2000-07-24

Family

ID=26438333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3097125A Expired - Lifetime JP3069143B2 (ja) 1990-09-04 1991-04-26 高感度ホール素子の製造方法

Country Status (1)

Country Link
JP (1) JP3069143B2 (ja)

Also Published As

Publication number Publication date
JP3069143B2 (ja) 2000-07-24

Similar Documents

Publication Publication Date Title
US9412620B2 (en) Three-dimensional integrated circuit device fabrication including wafer scale membrane
US7037751B2 (en) Fabrication of stacked microelectronic devices
JP4685356B2 (ja) 磁電変換素子及びその製造方法
TW201140674A (en) Processing method for package substrate
EP0129914B1 (en) A method for manufacturing an integrated circuit device
JPH0462877A (ja) 半導体圧力センサおよびそれを有する半導体装置の製造方法
US4883773A (en) Method of producing magnetosensitive semiconductor devices
JP3086476B2 (ja) 高感度ホール素子
JP3464369B2 (ja) 薄型高感度ホール素子の製造方法
JPH0595139A (ja) ホール素子及びその製造法
JPH04229670A (ja) 高感度ホール素子の製造方法
JP3197297B2 (ja) 高感度ホール素子の製造方法
JP2016164549A (ja) 磁気センサおよびその製造方法
JP2849100B2 (ja) 磁電変換素子およびその製造方法
JPH0575177A (ja) ホール素子及びその製造方法
JP2001085453A (ja) 半導体装置の製造方法
JP3264962B2 (ja) 磁電変換素子の製造方法
JP2732609B2 (ja) 磁電変換素子
US20070184580A1 (en) Method of making a small substrate compatible for processing
JPS6029914A (ja) 薄膜ヘツド
JPS62131589A (ja) 強磁性体磁気抵抗素子の製造法
JP5131775B2 (ja) 電流センサの製造方法
JPH05109592A (ja) 化合物半導体装置用ウエハ及びその製造方法
JPH09331088A (ja) ホール素子
JPH0238981A (ja) 磁電変換素子

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000509

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080519

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090519

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090519

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100519

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110519

Year of fee payment: 11

EXPY Cancellation because of completion of term