JP5131775B2 - 電流センサの製造方法 - Google Patents

電流センサの製造方法 Download PDF

Info

Publication number
JP5131775B2
JP5131775B2 JP2008319506A JP2008319506A JP5131775B2 JP 5131775 B2 JP5131775 B2 JP 5131775B2 JP 2008319506 A JP2008319506 A JP 2008319506A JP 2008319506 A JP2008319506 A JP 2008319506A JP 5131775 B2 JP5131775 B2 JP 5131775B2
Authority
JP
Japan
Prior art keywords
adhesive
sensitive portion
single crystal
crystal substrate
hall element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008319506A
Other languages
English (en)
Other versions
JP2010145109A (ja
Inventor
正幸 原野
智幸 山崎
健介 村上
明彦 平林
真 工藤
直人 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP2008319506A priority Critical patent/JP5131775B2/ja
Publication of JP2010145109A publication Critical patent/JP2010145109A/ja
Application granted granted Critical
Publication of JP5131775B2 publication Critical patent/JP5131775B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明は、ホール素子を内蔵した電流センサの製造方法に関するものである。
図2は、特許文献1に記載されたホール素子の製造工程を示す図である。以下、この製造工程を略述する。
まず、半絶縁性GaAs(ガリウムヒ素)基板1の所望の領域にSiイオンを注入し、熱処理を行って注入領域をn形にすることにより、ホール素子の能動層を形成する。この能動層にオーミック電極を形成し、GaAs基板1の一方の面にホール素子としての感磁性部2を形成する(図2(a))。
次に、GaAs基板1の感磁性部2が形成された面にガラスやセラミックからなるラッピング用治具3を貼り付け、GaAs基板1の反対側の面(感磁性部2側ではない面)をラッピングする(図2(b),(c))。なお、図2(c)では、ラッピングにより薄くなったGaAs基板を符号4で示してある。このラッピング後のGaAs基板4の厚さは、感度を向上させる観点から、100[μm]以下(例えば100[μm])とする。
次いで、GaAs基板4をラッピング用治具3に貼り付けたままの状態で、エポキシ樹脂を用いて、GaAs基板4上に300[μm]程度の厚さを持つ磁性体基板(例えばNi−Znフェライト基板)5を貼り付ける(図2(d))。
更に、ラッピング用治具3を取り外してから、GaAs基板4を上にして、すなわち磁性体基板5の裏面に粘着テープ6を貼り付け(図2(e))、ダイシングにより例えば0.55[mm]角の個別チップに分割する(図2(f))。
こうして作成した個別チップを対象として、通常のチップと同様の方法でダイボンド、ワイヤボンド、樹脂モールドを行い、図3に示すような電流センサとしての感磁性半導体装置を得るものである。
なお、図3において、4Aは分割後のGaAs基板(チップ)、5Aは磁性体基板(磁性体片)、7はリードフレーム、8は端子引き出し用ワイヤ、9はパッケージ樹脂である。
上記従来技術では、ラッピングにより薄くなったGaAs基板4をラッピング用治具3に貼り付けたままで、その上に磁性体基板5を貼り付けるようにしているため、GaAs基板4の割れを防止して組み立てを容易にすると共に、磁性体基板(磁性体片)5Aを厚くしてGaAs基板4Aの感磁性部2に近付けることにより、磁束の収束による感度向上を可能にしている。
特開昭63−152185号公報(第2頁右下欄第1行〜第3頁右上欄第17行、第2図等)
しかるに、上記従来技術には、図2(b)の工程において、GaAs基板1の感磁性部2が形成された面にラッピング用治具3を貼り付ける際の接着剤の成膜条件(接着剤の種類や厚さ、温度等)や接着条件(温度、圧力、時間等)について何ら具体的に開示されていない。このため、感磁性部2とラッピング用治具3との接着面に介在する接着剤の厚さを均一にすることが難しく、割れやすいGaAs基板1を破損させずに100[μm]以下の厚さまで均一にラッピングすることは困難である。
また、図2(d)の工程による磁性体基板5の接着工程についても、接着剤として単にエポキシ樹脂を用いることしか開示されておらず、エポキシ樹脂の厚さの不均一に起因して接着時に荷重が偏り、GaAs基板4が割れてしまう心配がある。
従って、上記従来技術では、エポキシ樹脂等の接着剤の厚さ、ひいては分割形成後のホール素子チップの厚さを均一にできる保証がなく、個々のホール素子チップや電流センサの感度特性にバラツキを生じたり、製品の歩留まりが低くなる等の問題があった。
そこで、本発明の解決課題は、単結晶基板の接着工程に使用される接着剤の成膜条件や接着条件を改良して単結晶基板の破損を防止し、ホール素子チップの厚さを均一化することにより、感度特性が均一で歩留まりに優れた電流センサの製造方法を提供することにある。
上記課題を解決するため、発明は、III−V族化合物半導体単結晶基板の鏡面研磨面にホール素子パターンとしての感磁性部を形成する第1工程と、
前記単結晶基板と同等以上の大きさを持ち、かつ、厚さが均一な支持基板の一面と、前記感磁性部が形成された側の前記単結晶基板の一面と、の少なくとも一方に、仮接着剤を均一の厚さに成膜する第2工程と、
前記仮接着剤を介して、前記支持基板の一面と前記感磁性部が形成された側の前記単結晶基板の一面とを所定の接着条件のもとで仮接着する第3工程と、
第3工程により得られた部材の前記単結晶基板の裏面を、前記感磁性部が露出するまで研磨する第4工程と、
第4工程により露出した前記感磁性部の表面に、本接着剤を均一の厚さに成膜する第5工程と、
個々の前記感磁性部を前記支持基板ごと切断して多数のホール素子チップを分割形成する第6工程と、
前記本接着剤を介して、前記ホール素子チップを、電流センサ用の磁性体コアに所定の接着条件のもとで本接着する第7工程と、
第7工程により前記磁性体コアに接着された前記ホール素子チップから前記支持基板を除去し、前記感磁性部に電極を形成してこの感磁性部を覆うように保護膜を形成する第8工程と、
前記磁性体コア及び前記感磁性部を含む磁気回路を構成するように他の磁性体コアを組み付ける第9工程と、
を有し、
前記第2工程では、前記支持基板または前記単結晶基板の一面に前記仮接着剤を適量滴下してスピンコートした後に、ソフトベーク、ハードベークを順次行って前記仮接着剤を均一の厚さに成膜し、更に、
前記第3工程における接着条件として、前記支持基板の一面と前記単結晶基板の一面とを、成膜後の前記仮接着剤を介して1.22〜1.33[kg/cm ]の圧力で加圧し、160〜200[℃]にて3〜10分間加熱し、
前記第5工程では、前記感磁性部の表面に前記本接着剤を希釈してなる混合液を適量滴下してスピンコートした後にプレキュア乾燥を行い、その後、紫外線を照射して所定時間放置することにより前記本接着剤を均一の厚さに成膜し、更に、
前記第7工程における接着条件として、前記ホール素子チップと前記磁性体コアとを、成膜後の前記本接着剤を介して30〜40[kg/cm ]の圧力で加圧し、130〜150[℃]にて30〜90分間加熱するものである。
本発明によれば、半導体単結晶基板の支持基板への仮接着工程や電流センサ用の磁性体コアとの本接着工程において、これらに使用される接着剤の成膜条件や接着条件を改良することにより、単結晶基板の破損を防止し、ホール素子チップの厚さを均一化することができる。このため、感度特性が均一で歩留まりに優れ、かつ低ノイズの電流センサを実現することができる。
以下、図に沿って本発明の実施形態を説明する。
図1は、この実施形態に係る電流センサの製造工程を示す図である。ここでは、感磁性部を作り込む半導体基板として、電子移動度が大きいIII−V族化合物半導体単結晶基板であるInSb(インジウムアンチモン)基板を用いた電流センサにつき説明する。
まず、厚さが例えば450[μm]で直径が例えば2インチのInSb単結晶基板10の両面を鏡面研磨し、その鏡面研磨面にフォトリソグラフィによりレジストパターンを形成した後、エッチングやブラスト等の方法により、十字形のホール素子パターンである感磁性部11を多数、形成する(図1(a),(b))。ここで、感磁性部11の深さは1〜10[μm]とすることが望ましい。
InSb単結晶基板10は非常に割れやすいため、後の研磨工程に耐え得るように、シリコンやセラミックスからなる厚さが均一な支持基板12を準備する(図1(c))。この支持基板12の厚さは、例えば500[μm]であり、その直径はInSb単結晶基板10と同等以上(例えば3インチ)とする。支持基板12の厚さにばらつきがある場合には、両面を鏡面研磨して平行度を出す。
図1(b)の工程により多数の感磁性部11が形成された側のInSb単結晶基板10の一面と支持基板12の一面との少なくとも一方に、仮接着剤13を成膜し、両面を貼り合わせて仮接着する(図1(d))。仮接着剤13には、耐熱性、耐薬品性、膜厚均一性に優れたものが要求され、例えば「ウェハーボンド(登録商標)」(米国ブリューワーサイエンス社製)が用いられ、その成膜方法は、スピンコート、ダイコート、スリットコート、スプレーコートまたはスクリーン印刷のように、塗布膜厚を均一に制御可能な方法を使用する。
例えば、スピンコートにより成膜する場合には、感磁性部11が形成された側のInSb単結晶基板10の面の中心付近に、仮接着剤13としての「ウェハーボンド(登録商標)」を適量滴下し、3000[r/min](60秒間)でスピンコートする。その後、ホットプレート上で100[℃](2分間)のソフトベーク、120[℃](2分間)のハードベークを行う。これにより、仮接着剤13の膜厚は約6[μm]が得られる。
なお、InSb単結晶基板10の一面と支持基板12の一面との接着には、真空排気機能付きの加熱貼り合わせ装置を使用すると良い。
この場合の接着条件は、例えば、InSb単結晶基板10の一面と支持基板12の一面との加圧圧力が1.22〜1.33[kg/cm]、加熱温度が180[℃]、時間が5分間である。ここで、加熱温度は160〜200[℃]、加熱時間は3〜10分間の範囲であれば、所期の接着作用を得ることができる。
次に、図1(d)に示す部材のInSb単結晶基板10の裏面を、精密研磨装置により、感磁性部11が露出するまで研磨する(図1(e))。この研磨には、CMP研磨(化学機械研磨)を用いることが望ましい。
図1(e)の研磨工程により露出した感磁性部11の面に、本接着剤14を成膜する(図1(f))。本接着剤14としては、耐熱性、耐薬品性、膜厚均一性に優れ、かつ低線膨張係数が要求され、例えば、アルカリ現像型接着剤TR61965(太陽インキ製造株式会社製)と希釈液(プロピレングリコールモノメチルエーテルアセテート)とを1対1の比率で混合したものを用い、仮接着時と同様に塗布膜厚を均一に制御可能なスピンコート、ダイコート、スリットコート、スプレーコートまたはスクリーン印刷等の成膜方法を用いる。
例えば、スピンコートにより成膜する場合には、感磁性部11の面の中心付近に、本接着剤14の混合液を適量滴下し、6000[r/min](60秒間)でスピンコートする。その後、ホットプレート上で80[℃](10分間)のプレキュア乾燥を行い、中心波長が352[nm]のUVランプにて410[mJ/cm]の紫外線照射をした状態で10分間放置する。
なお、本接着剤14は、次工程のダイシングの際に接着性に影響を与えないように、プレキュア乾燥後に一旦、タックフリー性(粘着性が無くなること)を示すものを用いる。本接着剤14の膜厚は、1〜5[μm]が望ましい。
次に、支持基板12の裏面にダイシング用粘着フィルム(図示せず)を貼り、切断して多数のホール素子チップ15を分割形成する(図1(g))。
次いで、このようにして形成したホール素子チップ15を用いて電流センサを形成する。すなわち、まず、クランプ式電流センサの磁性体コアとなるフェライトコア20の表面にホール素子チップ15を載置し、これを位置合わせ用治具により位置決めして本接着剤14側の面を加熱接着する(図1(h))。
この場合の接着条件は、例えば、加圧時の圧力が35[kg/cm]、加熱温度が150[℃]、時間が1時間である。ここで、加圧時の圧力は30〜40[kg/cm]、加熱温度は130〜150[℃]、加熱時間は30〜90分間の範囲であれば、所期の接着作用を得ることができる。
なお、フェライトコア20の表面には、図示するようにホール素子チップ15を接着する面に厚さ0.5[μm]程度の金属酸化物絶縁膜21を形成する。
次に、剥離液としてウェハーボンドリムーバーを130℃に加熱し、その中にホール素子チップ15を浸漬して支持基板12を除去する(図1(i))。その後、感磁性部11に導通するCr,Cu等の電極22とSiO等の金属酸化膜保護膜23とを、真空蒸着やスパッタリングにより形成する(図1(j))。
その後、図示されていないが、感磁性部11の電極22にフレキシブル基板やコネクタを接続し、フェライトコア20の上面両端にL形コア、I形コアをそれぞれ固定してからこれらにコイルを実装してエポキシ樹脂にてポッティング等を行い、更に、L形コア、I形コアの上端部に上辺コアを開閉自在に取り付けることにより、クランプ式電流センサが作成される。ここで、感磁性部11は各コアによって形成される磁気回路上に位置しており、各コアの内側空間を貫通する導体の電流を測定するものである。
なお、この種の構造を持つクランプ式電流センサは、例えば特許第3943263号公報に記載されている。
以上のように本実施形態によれば、図1(d)の仮接着工程及び図1(h)の本接着工程において、所定の接着剤を成膜して所定の条件のもとで各部材を接着することにより、InSb単結晶基板10や感磁性部11の破損を防ぎ、ホール素子チップ15の厚さを均一化して感度特性にバラツキのない電流センサを実現することができる。
また、直流から高周波に至る微小電流測定用の電流プローブの実現が可能であると共に、非常に割れやすいInSb等のIII−V族化合物半導体単結晶基板の薄膜化、チップ化により、他の光センサ等のデバイスに応用することもできる。
本発明の実施形態に係る電流センサの製造工程を示す図である。 特許文献1に記載されたホール素子の製造工程を示す図である。 特許文献1に記載された感磁性半導体装置の構成図である。
符号の説明
10:InSb単結晶基板
11:感磁性部(ホール素子パターン)
12:支持基板
13:仮接着剤
14:本接着剤
15:ホール素子チップ
20:フェライトコア
21:金属酸化物絶縁膜
22:電極
23:金属酸化膜保護膜

Claims (1)

  1. III−V族化合物半導体単結晶基板の鏡面研磨面にホール素子パターンとしての感磁性部を形成する第1工程と、
    前記単結晶基板と同等以上の大きさを持ち、かつ、厚さが均一な支持基板の一面と、前記感磁性部が形成された側の前記単結晶基板の一面と、の少なくとも一方に、仮接着剤を均一の厚さに成膜する第2工程と、
    前記仮接着剤を介して、前記支持基板の一面と前記感磁性部が形成された側の前記単結晶基板の一面とを所定の接着条件のもとで仮接着する第3工程と、
    第3工程により得られた部材の前記単結晶基板の裏面を、前記感磁性部が露出するまで研磨する第4工程と、
    第4工程により露出した前記感磁性部の表面に、本接着剤を均一の厚さに成膜する第5工程と、
    個々の前記感磁性部を前記支持基板ごと切断して多数のホール素子チップを分割形成する第6工程と、
    前記本接着剤を介して、前記ホール素子チップを、電流センサ用の磁性体コアに所定の接着条件のもとで本接着する第7工程と、
    第7工程により前記磁性体コアに接着された前記ホール素子チップから前記支持基板を除去し、前記感磁性部に電極を形成してこの感磁性部を覆うように保護膜を形成する第8工程と、
    前記磁性体コア及び前記感磁性部を含む磁気回路を構成するように他の磁性体コアを組み付ける第9工程と、
    を有し、
    前記第2工程では、前記支持基板または前記単結晶基板の一面に前記仮接着剤を適量滴下してスピンコートした後に、ソフトベーク、ハードベークを順次行って前記仮接着剤を均一の厚さに成膜し、更に、
    前記第3工程における接着条件として、前記支持基板の一面と前記単結晶基板の一面とを、成膜後の前記仮接着剤を介して1.22〜1.33[kg/cm ]の圧力で加圧し、160〜200[℃]にて3〜10分間加熱し、
    前記第5工程では、前記感磁性部の表面に前記本接着剤を希釈してなる混合液を適量滴下してスピンコートした後にプレキュア乾燥を行い、その後、紫外線を照射して所定時間放置することにより前記本接着剤を均一の厚さに成膜し、更に、
    前記第7工程における接着条件として、前記ホール素子チップと前記磁性体コアとを、成膜後の前記本接着剤を介して30〜40[kg/cm ]の圧力で加圧し、130〜150[℃]にて30〜90分間加熱することを特徴とする電流センサの製造方法。
JP2008319506A 2008-12-16 2008-12-16 電流センサの製造方法 Expired - Fee Related JP5131775B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008319506A JP5131775B2 (ja) 2008-12-16 2008-12-16 電流センサの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008319506A JP5131775B2 (ja) 2008-12-16 2008-12-16 電流センサの製造方法

Publications (2)

Publication Number Publication Date
JP2010145109A JP2010145109A (ja) 2010-07-01
JP5131775B2 true JP5131775B2 (ja) 2013-01-30

Family

ID=42565716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008319506A Expired - Fee Related JP5131775B2 (ja) 2008-12-16 2008-12-16 電流センサの製造方法

Country Status (1)

Country Link
JP (1) JP5131775B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3161610B2 (ja) * 1991-09-13 2001-04-25 日置電機株式会社 ホール素子の製造方法
JP3465280B2 (ja) * 1993-01-08 2003-11-10 株式会社村田製作所 磁気センサの製造方法

Also Published As

Publication number Publication date
JP2010145109A (ja) 2010-07-01

Similar Documents

Publication Publication Date Title
JP2020191454A (ja) ポリマー基板を有する半導体素子を備えるプリント回路モジュール、及びその製造方法
JP7256204B2 (ja) 圧電層を支持基板上に転写する方法
US6803294B2 (en) Semiconductor wafer and manufacturing method of semiconductor device
US9034732B2 (en) Semiconductor-on-insulator with back side support layer
CN110880920B (zh) 异质薄膜结构的制备方法
US10429453B2 (en) Magnetic sensor and method of manufacturing the same
JPH01315159A (ja) 誘電体分離半導体基板とその製造方法
US6656820B2 (en) Method for manufacturing a semiconductor device having a reliable thinning step
TWI798236B (zh) 高熱傳導性之元件基板及其製造方法
US8633086B2 (en) Power devices having reduced on-resistance and methods of their manufacture
CN108414121B (zh) 一种GaN压力传感器制备方法及器件
CN108231567A (zh) 一种晶背减薄方法及所使用的圆形治具
JP5131775B2 (ja) 電流センサの製造方法
JPS63152185A (ja) 感磁性半導体装置の製造方法
WO2017161082A1 (en) Selective patterning of an integrated fluxgate device
JP2008270465A (ja) マイクロトランスの製造方法
JP5495254B2 (ja) 電流センサの製造方法
KR100721625B1 (ko) Mems 패키지 및 그 제조방법
JP2001085453A (ja) 半導体装置の製造方法
JP2009206257A (ja) 半導体基板、その製造方法およびこの半導体基板を用いた半導体装置の製造方法
JP3996557B2 (ja) 半導体接合ウエーハの製造方法
KR100327326B1 (ko) 에스오아이웨이퍼의제조방법
CN112259675B (zh) 一种具有图案的薄膜键合体、制备方法及电子器件
WO2024085097A1 (ja) 磁界検出素子の製造方法
JP4724729B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121031

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121031

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5131775

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees