JPH042235A - 同期検出方式 - Google Patents
同期検出方式Info
- Publication number
- JPH042235A JPH042235A JP2101690A JP10169090A JPH042235A JP H042235 A JPH042235 A JP H042235A JP 2101690 A JP2101690 A JP 2101690A JP 10169090 A JP10169090 A JP 10169090A JP H042235 A JPH042235 A JP H042235A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- crc check
- crc
- data
- result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 17
- 238000004891 communication Methods 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
シリアルデータのデータ通信を行う装置において、ＣＲ
Ｃチェックを用いて同期検出を行う、同期検出方式に関
し、 遅延シフト方式によるＣＲＣチェックを行って同期検出
を行うようにして、フレームパターン分のデータ領域を
拡張でき、またＣＲＣチェックタイミング生成回路の削
減によって、回路規模を縮小できるようにすることを目
的とし、 シリアルデータの伝送を行うシステムにおいて、１フレ
ームのデータのＣＲＣチェック結果をフレーム中の所定
位置に挿入して伝送するＣＲＣ生成部を送信側に備える
とともに、遅延シフトによってＣＲＣチェックを行って
送信側から送られたＣＲＣチェック結果との一致により
フレームの同期をとるＣＲＣチェック部を受信側に備え
て構成される。
Ｃチェックを用いて同期検出を行う、同期検出方式に関
し、 遅延シフト方式によるＣＲＣチェックを行って同期検出
を行うようにして、フレームパターン分のデータ領域を
拡張でき、またＣＲＣチェックタイミング生成回路の削
減によって、回路規模を縮小できるようにすることを目
的とし、 シリアルデータの伝送を行うシステムにおいて、１フレ
ームのデータのＣＲＣチェック結果をフレーム中の所定
位置に挿入して伝送するＣＲＣ生成部を送信側に備える
とともに、遅延シフトによってＣＲＣチェックを行って
送信側から送られたＣＲＣチェック結果との一致により
フレームの同期をとるＣＲＣチェック部を受信側に備え
て構成される。
本発明は、シリアルデータのデータ通信を行う装置にお
ける同期検出方式に係り、特にＣＲＣチェックを用いて
同期検出を行う、同期検出方式に関するものである。
ける同期検出方式に係り、特にＣＲＣチェックを用いて
同期検出を行う、同期検出方式に関するものである。
データ通信を行う装置においては、伝送するデータ領域
を最大限に利用することによって、限られた伝送容量の
中で、できるだけ多くの情報を伝送できるようにするこ
とが、通信のコストを低下させるために必要である。
を最大限に利用することによって、限られた伝送容量の
中で、できるだけ多くの情報を伝送できるようにするこ
とが、通信のコストを低下させるために必要である。
そのためシリアルデータを伝送する際に、フレームパタ
ーンを省略して、遅延シフト方式によるＣＲＣチェック
によって同期検出を行うことによって、フレームパター
ン領域分のデータ領域を拡張可能にするとともに、同期
検出のために必要な回路規模を縮小できるようにするこ
とが要望される。
ーンを省略して、遅延シフト方式によるＣＲＣチェック
によって同期検出を行うことによって、フレームパター
ン領域分のデータ領域を拡張可能にするとともに、同期
検出のために必要な回路規模を縮小できるようにするこ
とが要望される。
従来のシリアルデータのデータ通信を行う装置における
同期検出方式としては、受信されたデータからフレーム
パターンの検出によって同期検出を行い、検出されたフ
レーム（Ｆ）タイミング（Ｆ ＴＩＭ）によってＣＲ
Ｃチェックを行うためのＣＲＣタイミングを生成し、こ
れによって受信データのＣＲＣチェックを行うようにし
たものが知られている。
同期検出方式としては、受信されたデータからフレーム
パターンの検出によって同期検出を行い、検出されたフ
レーム（Ｆ）タイミング（Ｆ ＴＩＭ）によってＣＲ
Ｃチェックを行うためのＣＲＣタイミングを生成し、こ
れによって受信データのＣＲＣチェックを行うようにし
たものが知られている。
第４図は従来の同期検出方式を示したものであって、１
フレームの先頭に挿入されたフレームパターンＦＰによ
ってフレームタイミングＦ ＴＩＭを検出する。そし
てこれを基準としてＣＲＣチェックを行うＣＲＣチェッ
クタイミングを生成する。そして、これによってＣＲＣ
ビットＣＲの位置を知ってＣＲＣチェックを行う。
フレームの先頭に挿入されたフレームパターンＦＰによ
ってフレームタイミングＦ ＴＩＭを検出する。そし
てこれを基準としてＣＲＣチェックを行うＣＲＣチェッ
クタイミングを生成する。そして、これによってＣＲＣ
ビットＣＲの位置を知ってＣＲＣチェックを行う。
［発明が解決しようとする課題〕
第４図に示された従来の同期検出方式では、同期検出を
行うためにフレームパターン分のＳ］［ｉを必要とする
ので、その分、データ領域が圧縮されることになる。
行うためにフレームパターン分のＳ］［ｉを必要とする
ので、その分、データ領域が圧縮されることになる。
また、第４図に示された従来の同期検出方式では、フレ
ームタイミングＦ ＴＩＭからＣＲＣチェックタイミ
ングを生成するため、そのためのタイミング生成回路が
必要となり、回路規模が増大する。
ームタイミングＦ ＴＩＭからＣＲＣチェックタイミ
ングを生成するため、そのためのタイミング生成回路が
必要となり、回路規模が増大する。
従来の同期検出方式では、ＣＲＣチェックタイミング生
成部の回路が膨大であるため、他の機能を付加しようと
しても、実装上の問題から付加することができないとい
う問題や、フレームパターンの領域があるため、データ
領域が限られてしまうという問題があった。
成部の回路が膨大であるため、他の機能を付加しようと
しても、実装上の問題から付加することができないとい
う問題や、フレームパターンの領域があるため、データ
領域が限られてしまうという問題があった。
本発明はこのような従来技術の課題を解決しようとする
ものであって、シリアルデータのデータ通信を行う装置
において、フレームパターンを省いて、遅延シフト方式
によるＣＲＣチェックを行うことによって同期検出を行
うようにし、これによってフレームパターン分のデータ
領域を拡張でき、またＣＲＣチェックタイミング生成回
路の削減によって、回路規模を縮小できるようにするこ
とを目的としている。
ものであって、シリアルデータのデータ通信を行う装置
において、フレームパターンを省いて、遅延シフト方式
によるＣＲＣチェックを行うことによって同期検出を行
うようにし、これによってフレームパターン分のデータ
領域を拡張でき、またＣＲＣチェックタイミング生成回
路の削減によって、回路規模を縮小できるようにするこ
とを目的としている。
本発明は第１図にその原理的構成を示すように、シリア
ルデータのデータ通信を行う装置において、ＣＲＣ生成
部１を送信側に備えるとともに、ＣＲＣチェック部２を
受信側に備えることによって構成される。
ルデータのデータ通信を行う装置において、ＣＲＣ生成
部１を送信側に備えるとともに、ＣＲＣチェック部２を
受信側に備えることによって構成される。
ここでＣＲＣ生成部１は、送信側における１フレームの
データのＣＲＣチェック結果をフレーム中の所定位置、
例えば最末尾に挿入して伝送するものである。
データのＣＲＣチェック結果をフレーム中の所定位置、
例えば最末尾に挿入して伝送するものである。
また、ＣＲＣチェック部２は、受信データに対して遅延
シフトによってＣＲＣチェックを行って、送信側から送
られたＣＲＣチェック結果との一致によりフレームの同
期を検出するものである。
シフトによってＣＲＣチェックを行って、送信側から送
られたＣＲＣチェック結果との一致によりフレームの同
期を検出するものである。
［作用］
第２図は、本発明の詳細な説明する図である。
第２図において、ＣＤＴ ＴＩＭは、ＣＲＣ演算を開
始すべき位置を示している。これに対して、第２図中の
ＣＲＣＴＩＭ■の位置からＣＲＣチェックを開始すると
、当然ＣＲＣエラーが検出される。
始すべき位置を示している。これに対して、第２図中の
ＣＲＣＴＩＭ■の位置からＣＲＣチェックを開始すると
、当然ＣＲＣエラーが検出される。
次に、１フレーム＋１ビツト遅延したＣＲＣＴＩＭ■の
位置からＣＲＣチェックを開始すると、この場合も当然
ＣＲＣエラーとなる。以下同様にしで、順次１ビツト宛
遅延させてＣＲＣチェックを行い、ＣＲＣチェック開始
の位置ＣＤＴ ＴＩＭになるまで繰り返す。
位置からＣＲＣチェックを開始すると、この場合も当然
ＣＲＣエラーとなる。以下同様にしで、順次１ビツト宛
遅延させてＣＲＣチェックを行い、ＣＲＣチェック開始
の位置ＣＤＴ ＴＩＭになるまで繰り返す。
このようにして、ＣＤＴ ＴＭＭの位置からＣＲＣチ
ェックが行われるようになったとき、送信側から送られ
たＣＲＣチェック結果との一致が検出されるので、この
位置をフレームの先頭として決定することによって、フ
レームの同期がとられる。
ェックが行われるようになったとき、送信側から送られ
たＣＲＣチェック結果との一致が検出されるので、この
位置をフレームの先頭として決定することによって、フ
レームの同期がとられる。
本発明ではこのような同期検出方式を用いるので、フレ
ームパターン分の領域をデータ領域として活用できるよ
うになる。またＣＲＣチェックタイミング生成回路が簡
略化されるので、回路規模を縮小できることになる。
ームパターン分の領域をデータ領域として活用できるよ
うになる。またＣＲＣチェックタイミング生成回路が簡
略化されるので、回路規模を縮小できることになる。
第３図は本発明の一実施例の構成を示したものであって
、送信側において、１１はパラレル／シリアル変換（Ｐ
／Ｓ）部であって、入力パラレルデータをシリアルデー
タに変換して出力する。１２はＣＲＣ生成部であって、
１フレームの入力データに対して、ＣＲＣチェックを行
った結果のＣＲＣビットを、フレームの最後尾に付加し
て出力する。
、送信側において、１１はパラレル／シリアル変換（Ｐ
／Ｓ）部であって、入力パラレルデータをシリアルデー
タに変換して出力する。１２はＣＲＣ生成部であって、
１フレームの入力データに対して、ＣＲＣチェックを行
った結果のＣＲＣビットを、フレームの最後尾に付加し
て出力する。
また受信側において、１３はＣＲＣチェック部であって
、遅延シフト方式によるＣＲＣチェックを行って、送信
側から送られたＣＲＣチェック結果との一致の検出によ
って、同期引き込みを行う。
、遅延シフト方式によるＣＲＣチェックを行って、送信
側から送られたＣＲＣチェック結果との一致の検出によ
って、同期引き込みを行う。
１４は同期保護部であって、ＣＲＣチェック部工３にお
いて遅延シフトタイミングによるＣＲＣチェックのハン
ティングが行われて、−度ＣＲＣチエ”／り結果にＯＫ
がでたとき、周知の保護方式によって例えば前方２段、
後方２段の保護を行って、保護がとれたとき、同期位置
を決定する。
いて遅延シフトタイミングによるＣＲＣチェックのハン
ティングが行われて、−度ＣＲＣチエ”／り結果にＯＫ
がでたとき、周知の保護方式によって例えば前方２段、
後方２段の保護を行って、保護がとれたとき、同期位置
を決定する。
〔発明の効果］
以上説明したように本発明によれば、シリアルデータの
データ通信において、フレームパターンを省略して遅延
シフト方式によるＣＲＣチェックによって同期検出を行
うので、フレームパターン領域骨のデータ領域を拡張す
ることができるとともに、従来の方式のようにフレーム
タイミングからＣＲＣタイミングを生成する回路が不要
になるので、回路規模を縮小することができるようにな
る。
データ通信において、フレームパターンを省略して遅延
シフト方式によるＣＲＣチェックによって同期検出を行
うので、フレームパターン領域骨のデータ領域を拡張す
ることができるとともに、従来の方式のようにフレーム
タイミングからＣＲＣタイミングを生成する回路が不要
になるので、回路規模を縮小することができるようにな
る。
第１図は本発明の原理的構成を示す図、第２図は本発明
の詳細な説明する図、第３図は本発明の一実施例を示す
図、第４図は従来の同期検出方式％式％ １はＣＲＣ生成部、２はＣＲＣチェック部である。 送備側 受信側
の詳細な説明する図、第３図は本発明の一実施例を示す
図、第４図は従来の同期検出方式％式％ １はＣＲＣ生成部、２はＣＲＣチェック部である。 送備側 受信側
Claims (1)
- 【特許請求の範囲】 シリアルデータのデータ通信を行う装置において、 １フレームのデータのＣＲＣチェック結果をフレーム中
の所定位置に挿入して伝送するＣＲＣ生成部（１）を送
信側に備えるとともに、 遅延シフトによってＣＲＣチェックを行って送信側から
送られたＣＲＣチェック結果との一致によりフレームの
同期を検出するＣＲＣチェック部（２）を受信側に備え
てなることを特徴とする同期検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2101690A JPH042235A (ja) | 1990-04-19 | 1990-04-19 | 同期検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2101690A JPH042235A (ja) | 1990-04-19 | 1990-04-19 | 同期検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH042235A true JPH042235A (ja) | 1992-01-07 |
Family
ID=14307337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2101690A Pending JPH042235A (ja) | 1990-04-19 | 1990-04-19 | 同期検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH042235A (ja) |
-
1990
- 1990-04-19 JP JP2101690A patent/JPH042235A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0637746A (ja) | フレーム同期制御方式 | |
| JP2948837B2 (ja) | 通信リンク・インターフェースの初期化および同期方法および通信リンクの受信機 | |
| JPS61170150A (ja) | 時分割多元接続方式における基準局の従局制御装置 | |
| JPH042235A (ja) | 同期検出方式 | |
| CN105610532A (zh) | 信号的传输处理方法及装置、设备 | |
| JPH04253435A (ja) | 同期検出方式 | |
| JP3627545B2 (ja) | Ｃｐｕの異常検出方法 | |
| JPH01120924A (ja) | フレーム同期回路 | |
| JP2001268059A (ja) | 無瞬断切替装置 | |
| JP4423402B2 (ja) | 冗長構成を有する伝送装置 | |
| JPH0379129A (ja) | シンドローム算出方式 | |
| JPH04239832A (ja) | フレーム同期回路 | |
| JPS55161446A (en) | Synchronous cooperation system of duplex cyclic data transmission unit | |
| JP2806854B2 (ja) | バスの同期チェック装置 | |
| JP2697560B2 (ja) | Ｃｒｃエラー検出回路 | |
| JPH05336099A (ja) | Ａｔｍセル先頭同期方法 | |
| JPS62264744A (ja) | フレ−ム同期回路 | |
| JPS63278436A (ja) | マルチフレ−ム同期方式 | |
| JP3518481B2 (ja) | 同期はずれ検出装置 | |
| JP2655624B2 (ja) | フレ−ム同期検出回路 | |
| JPS5989053A (ja) | 同期・誤り検出装置 | |
| JPH08125649A (ja) | フレーム同期検出方式 | |
| JPS62213336A (ja) | フレ−ム同期方式 | |
| JPH0637738A (ja) | データ伝送誤り制御方式 | |
| JPH0537501A (ja) | 受信信号同期回路 |