JPH04222462A - シェンケル回路 - Google Patents
シェンケル回路Info
- Publication number
- JPH04222462A JPH04222462A JP41452590A JP41452590A JPH04222462A JP H04222462 A JPH04222462 A JP H04222462A JP 41452590 A JP41452590 A JP 41452590A JP 41452590 A JP41452590 A JP 41452590A JP H04222462 A JPH04222462 A JP H04222462A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- transformer
- switching element
- diodes
- final stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 40
- 238000009499 grossing Methods 0.000 claims abstract description 9
- 238000004804 winding Methods 0.000 claims abstract description 8
- 230000006866 deterioration Effects 0.000 abstract description 5
- 230000006378 damage Effects 0.000 abstract description 3
- 238000007599 discharging Methods 0.000 abstract description 3
- 238000011084 recovery Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 101150007550 cgba gene Proteins 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Rectifiers (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、例えばエキシマレー
ザ等に使用されるシェンケル回路に関する。
ザ等に使用されるシェンケル回路に関する。
【０００２】
【従来の技術】従来、例えばエキシマレーザの一次側コ
ンデンサに所定の設定電圧を得るのに、図２に示すよう
に、コンピュータ１からの指令により、インバータ２を
動作させ、トランス３で交流昇圧し、このトランス３の
２次側に、整流用のダイオードＤ１ 、平滑用のコンデ
ンサＣ１ と、倍圧用のダイオードＤ２ 及びコンデン
サＣ２ からなる倍圧整流回路を複数段縦続接続し、最
終段倍圧コンデンサＣ２Ｅをエキシマレーザの一次側コ
ンデンサとし、この最終段コンデンサＣ２Ｅに並列に放
電用のスイッチング素子４を並列接続し、最終段コンデ
ンサＣ２ の電圧をアッテネータ５を介してコンピュー
タに取込みモニタするようにした回路を使用している。
ンデンサに所定の設定電圧を得るのに、図２に示すよう
に、コンピュータ１からの指令により、インバータ２を
動作させ、トランス３で交流昇圧し、このトランス３の
２次側に、整流用のダイオードＤ１ 、平滑用のコンデ
ンサＣ１ と、倍圧用のダイオードＤ２ 及びコンデン
サＣ２ からなる倍圧整流回路を複数段縦続接続し、最
終段倍圧コンデンサＣ２Ｅをエキシマレーザの一次側コ
ンデンサとし、この最終段コンデンサＣ２Ｅに並列に放
電用のスイッチング素子４を並列接続し、最終段コンデ
ンサＣ２ の電圧をアッテネータ５を介してコンピュー
タに取込みモニタするようにした回路を使用している。
【０００３】この回路は、インバータ２の動作により、
トランス３の２次側に電圧ＶＢＡが誘起されると、この
誘起電圧ＶＢＡがダイオードＤ１ で整流され、コンデ
ンサＤ１ にその電荷が蓄積され、次にトランス３の２
次側に電圧ＶＡＢが誘起されると、今度は、コンデンサ
Ｃ２ にＶＡＢとＣ１ の電荷によって決まる電荷が蓄
積される。この動作を繰り返すことで、コンデンサＣ２
Ｅに設定電圧まで電圧が昇圧される。この昇圧された電
圧をアッテネータ５を介してコンピュータ１に取込み、
コンピュータ１は、設定電圧まで達すると、インバータ
２の動作を止める。 その後、スイッチング素子４をオンすることにより、コ
ンデンサＣ２Ｅの電荷がスイッチング素子４を介して放
電する。
トランス３の２次側に電圧ＶＢＡが誘起されると、この
誘起電圧ＶＢＡがダイオードＤ１ で整流され、コンデ
ンサＤ１ にその電荷が蓄積され、次にトランス３の２
次側に電圧ＶＡＢが誘起されると、今度は、コンデンサ
Ｃ２ にＶＡＢとＣ１ の電荷によって決まる電荷が蓄
積される。この動作を繰り返すことで、コンデンサＣ２
Ｅに設定電圧まで電圧が昇圧される。この昇圧された電
圧をアッテネータ５を介してコンピュータ１に取込み、
コンピュータ１は、設定電圧まで達すると、インバータ
２の動作を止める。 その後、スイッチング素子４をオンすることにより、コ
ンデンサＣ２Ｅの電荷がスイッチング素子４を介して放
電する。
【０００４】
【発明が解決しようとする課題】上記従来のシェンケル
回路において、今スイッチング素子４がオンすると、コ
ンデンサＣ２ 、Ｃ２Ｅの電荷は、スイッチング素子４
で構成される閉ループで放電される。ところが、コンデ
ンサＣ１ の電荷は、回路ＣＧＢＡより構築される閉ル
ープで放電されるため、トランス３の２次巻線を放電電
流が流れ、トランス３の２次側の抵抗、インダクタンス
と巻数比できまる過渡現象のサージがトランス３の１次
側に誘起されてしまう。このサージがインバータ２のス
イッチング素子に印加され、素子自体を破壊したり、劣
化現象を促進させるため、安定した動作が期待でき得な
いという問題があった。
回路において、今スイッチング素子４がオンすると、コ
ンデンサＣ２ 、Ｃ２Ｅの電荷は、スイッチング素子４
で構成される閉ループで放電される。ところが、コンデ
ンサＣ１ の電荷は、回路ＣＧＢＡより構築される閉ル
ープで放電されるため、トランス３の２次巻線を放電電
流が流れ、トランス３の２次側の抵抗、インダクタンス
と巻数比できまる過渡現象のサージがトランス３の１次
側に誘起されてしまう。このサージがインバータ２のス
イッチング素子に印加され、素子自体を破壊したり、劣
化現象を促進させるため、安定した動作が期待でき得な
いという問題があった。
【０００５】この発明は、上記問題点に着目してなされ
たものであって、放電時に、トランスの１次側へのサー
ジを小さくし、回路素子の破壊や劣化現象を防止し得る
シェンケル回路を提供することを目的としている。
たものであって、放電時に、トランスの１次側へのサー
ジを小さくし、回路素子の破壊や劣化現象を防止し得る
シェンケル回路を提供することを目的としている。
【０００６】
【課題を解決するための手段及び作用】この発明のシェ
ンケル回路は、トランスの２次側に、整流素子と平滑用
のコンデンサと倍圧用のコンデンサとからなる倍電圧整
流回路を複数段縦続接続し、最終段のコンデンサに並列
にスイッチング素子を並列接続してなるシェンケル回路
において、トランスの２次巻線に並列に互いに逆極性に
直列接続した２個のダイオードを接続し、これら２個の
ダイオードの接続点と前記最終段コンデンサ及びスイッ
チング素子のグランド側とを接続している。
ンケル回路は、トランスの２次側に、整流素子と平滑用
のコンデンサと倍圧用のコンデンサとからなる倍電圧整
流回路を複数段縦続接続し、最終段のコンデンサに並列
にスイッチング素子を並列接続してなるシェンケル回路
において、トランスの２次巻線に並列に互いに逆極性に
直列接続した２個のダイオードを接続し、これら２個の
ダイオードの接続点と前記最終段コンデンサ及びスイッ
チング素子のグランド側とを接続している。
【０００７】このシェンケル回路によれば、最終段のコ
ンデンサに所定電圧まで電荷を蓄積した後、スイッチン
グ素子をオンすれば、倍圧用のコンデンサは、従来と同
様、スイッチング素子を介して閉ループを構成するので
放電する。また、平滑用の各コンデンサの電荷は、スイ
ッチング素子、グランドライン、さらに２個のダイオー
ドを介して、各コンデンサに至る閉ループで放電するの
で、トランスの２次巻線に放電電流を流すことなく、放
電することができる。そのため、トランスの１次側に生
じるサージは極めて少ないものとなる。
ンデンサに所定電圧まで電荷を蓄積した後、スイッチン
グ素子をオンすれば、倍圧用のコンデンサは、従来と同
様、スイッチング素子を介して閉ループを構成するので
放電する。また、平滑用の各コンデンサの電荷は、スイ
ッチング素子、グランドライン、さらに２個のダイオー
ドを介して、各コンデンサに至る閉ループで放電するの
で、トランスの２次巻線に放電電流を流すことなく、放
電することができる。そのため、トランスの１次側に生
じるサージは極めて少ないものとなる。
【０００８】
【実施例】以下、実施例により、この発明をさらに詳細
に説明する。図１は、この発明の一実施例を示すシェン
ケル回路の回路図である。同図において、図２と、同一
の番号及び符号を付したものは、同一の回路及び回路素
子を示している。この実施例シェンケル回路の特徴は、
トランス３の２次側に互いに逆極性のダイオードＤ３
、Ｄ４ を直列に接続したものを並列に接続し、これら
ダイオードＤ３ とＤ４ の接続点Ｄ点をスイッチング
素子４、コンデンサＣ２ 、最終段コンデンサＣ２Ｅの
グランド側に接続している。このような接続構成とする
ことにより、この実施例シェンケル回路では、倍圧用コ
ンデンサＣ２ 及び最終段コンデンサＣ２Ｅに電荷を蓄
積した後、スイッチング素子４がオンされると、最終段
のコンデンサＣ２Ｅの各電荷は、スイッチング素子４を
通る閉ループにより放電する。
に説明する。図１は、この発明の一実施例を示すシェン
ケル回路の回路図である。同図において、図２と、同一
の番号及び符号を付したものは、同一の回路及び回路素
子を示している。この実施例シェンケル回路の特徴は、
トランス３の２次側に互いに逆極性のダイオードＤ３
、Ｄ４ を直列に接続したものを並列に接続し、これら
ダイオードＤ３ とＤ４ の接続点Ｄ点をスイッチング
素子４、コンデンサＣ２ 、最終段コンデンサＣ２Ｅの
グランド側に接続している。このような接続構成とする
ことにより、この実施例シェンケル回路では、倍圧用コ
ンデンサＣ２ 及び最終段コンデンサＣ２Ｅに電荷を蓄
積した後、スイッチング素子４がオンされると、最終段
のコンデンサＣ２Ｅの各電荷は、スイッチング素子４を
通る閉ループにより放電する。
【０００９】一方、平滑用のコンデンサＣ１ に蓄積さ
れた電荷は、ダイオードＤ１ 、Ｄ２ 、スイッチング
素子４、ダイオードＤ３ 及びＤ４ で構成される閉ル
ープにより放電する。このため、トランス３の２次巻線
に流れる放電電流は、非常に小さいものとなる。そのた
め、この実施例回路では、ダイオードＤ３ 、Ｄ４ の
逆回復時間（実際には順方向導通時間）までのサージ電
圧が１次側に誘起するのみであり、サージ電圧は非常に
小さいものである。
れた電荷は、ダイオードＤ１ 、Ｄ２ 、スイッチング
素子４、ダイオードＤ３ 及びＤ４ で構成される閉ル
ープにより放電する。このため、トランス３の２次巻線
に流れる放電電流は、非常に小さいものとなる。そのた
め、この実施例回路では、ダイオードＤ３ 、Ｄ４ の
逆回復時間（実際には順方向導通時間）までのサージ電
圧が１次側に誘起するのみであり、サージ電圧は非常に
小さいものである。
【００１０】
【発明の効果】この発明によれば、トランスの２次巻線
側に並列に互いに逆極性に直列接続した２個のダイオー
ドを接続し、これら２個のダイオードの接続点と前記最
終段コンデンサ及びスイッチング素子のグランド側とを
特徴的に接続しているので、スイッチング素子のオン時
の平滑用コンデンサの各電荷は、上記２個のダイオード
を通して、放電されるので、トランスの２次巻線には、
大きな放電電流が流れず、したがってトランスの１次側
に生じるサージ電圧は、従来のものより極めて小さくな
り、トランスの１次側のインバータ等の素子を破壊し、
あるいは劣化させることを防止することができる。
側に並列に互いに逆極性に直列接続した２個のダイオー
ドを接続し、これら２個のダイオードの接続点と前記最
終段コンデンサ及びスイッチング素子のグランド側とを
特徴的に接続しているので、スイッチング素子のオン時
の平滑用コンデンサの各電荷は、上記２個のダイオード
を通して、放電されるので、トランスの２次巻線には、
大きな放電電流が流れず、したがってトランスの１次側
に生じるサージ電圧は、従来のものより極めて小さくな
り、トランスの１次側のインバータ等の素子を破壊し、
あるいは劣化させることを防止することができる。
【００１１】なお、図２の従来回路のＣＧＢＡに電流制
限抵抗を挿入して、サージ電圧を減少させる方法も考え
られるが、この場合だとコンデンサＣ２Ｅへの充電時に
抵抗よるエネルギー損失が生じるため電源効率が低下す
る。しかし、本発明では、２個のダイオードのオン抵抗
のみの損失になるため、電源効率はほとんど低下しない
。
限抵抗を挿入して、サージ電圧を減少させる方法も考え
られるが、この場合だとコンデンサＣ２Ｅへの充電時に
抵抗よるエネルギー損失が生じるため電源効率が低下す
る。しかし、本発明では、２個のダイオードのオン抵抗
のみの損失になるため、電源効率はほとんど低下しない
。
【００１２】また、従来の最終段のダイオードＤ２ と
スイッチング素子４間にインダクタンスを挿入すること
も考えられるが、この場合も十分サージ電圧を除去する
事は不可能である。
スイッチング素子４間にインダクタンスを挿入すること
も考えられるが、この場合も十分サージ電圧を除去する
事は不可能である。
【図１】この発明の一実施例を示すエキシマレーザのシ
ェンケル回路の回路接続図である。
ェンケル回路の回路接続図である。
【図２】従来のエキシマレーザのシェンケル回路の回路
接続図である。
接続図である。
３ トランス
４ スイッチング素子
Ｃ１ 平滑用コンデンサ
Ｃ２ ・Ｃ２Ｅ 倍圧用コンデンサ
Ｄ３ ・Ｄ４ ダイオード
Claims (1)
- 【請求項１】トランスの２次側に、整流素子と平滑用の
コンデンサと倍圧用のコンデンサとからなる倍電圧整流
回路を複数段縦続接続し、最終段のコンデンサに並列に
スイッチング素子を並列接続してなるシェンケル回路に
おいて、前記トランスの２次巻線に並列に互いに逆極性
に直列接続した２個のダイオードを接続し、これら２個
のダイオードの接続点と前記最終段コンデンサ及びスイ
ッチング素子のグランド側とを接続したことを特徴とす
るシェンケル回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41452590A JPH04222462A (ja) | 1990-12-25 | 1990-12-25 | シェンケル回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41452590A JPH04222462A (ja) | 1990-12-25 | 1990-12-25 | シェンケル回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04222462A true JPH04222462A (ja) | 1992-08-12 |
Family
ID=18522991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP41452590A Pending JPH04222462A (ja) | 1990-12-25 | 1990-12-25 | シェンケル回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04222462A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006228233A (ja) * | 2005-02-18 | 2006-08-31 | Samsung Electronics Co Ltd | 整流装置及び無線認証用タグ |
-
1990
- 1990-12-25 JP JP41452590A patent/JPH04222462A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006228233A (ja) * | 2005-02-18 | 2006-08-31 | Samsung Electronics Co Ltd | 整流装置及び無線認証用タグ |
| JP4589883B2 (ja) * | 2005-02-18 | 2010-12-01 | 三星電子株式会社 | 整流装置及び無線認証用タグ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5943225A (en) | Circuit for removing a peak reverse voltage generated from a power supply source | |
| US6052294A (en) | Power supply snubber reset circuit | |
| US4464585A (en) | Gate circuit of gate turn-off thyristor | |
| EP0295858A2 (en) | High voltage DC power supply | |
| JPH04222462A (ja) | シェンケル回路 | |
| JPH041587B2 (ja) | ||
| JPS6091860A (ja) | 直列接続のｓｃｒを同時にトリガ−する方法および装置 | |
| JP3427238B2 (ja) | インバータ装置 | |
| JP3405673B2 (ja) | 複数の異種電源を備えたフォワード・コンバータ | |
| JP3522125B2 (ja) | トランス絶縁型ｄｃ−ｄｃコンバータ | |
| JP3429420B2 (ja) | スイッチング電源 | |
| JP3525427B2 (ja) | トランス絶縁型ｄｃ−ｄｃコンバータ | |
| JPS6033736Y2 (ja) | ゲ−トタ−ンオフサイリスタのオフゲ−ト回路 | |
| JPH03142614A (ja) | チョッパー回路 | |
| JPS6112471B2 (ja) | ||
| JPH0226265A (ja) | スイッチング電源装置 | |
| JP3583208B2 (ja) | スイッチング電源 | |
| KR870002137B1 (ko) | 100v/220v용겸용 프리 방전등 점등회로 | |
| SU1676034A1 (ru) | Однотактный преобразователь посто нного напр жени в посто нное | |
| JPS61177164A (ja) | Ｄｃ−ｄｃコンバ−タ回路 | |
| JPS61106068A (ja) | 電力変換装置 | |
| JPH10145207A (ja) | パルス電源用ロスレススナバ回路 | |
| Šoja et al. | Design and Realisation of Over-voltage Protection in Push-pull Inverters | |
| JP2003219644A (ja) | コンバータ回路 | |
| JPH053672A (ja) | 電源回路のスパイク吸収回路 |