JPH053672A - 電源回路のスパイク吸収回路 - Google Patents
電源回路のスパイク吸収回路Info
- Publication number
- JPH053672A JPH053672A JP3152798A JP15279891A JPH053672A JP H053672 A JPH053672 A JP H053672A JP 3152798 A JP3152798 A JP 3152798A JP 15279891 A JP15279891 A JP 15279891A JP H053672 A JPH053672 A JP H053672A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- voltage
- transformer
- supply circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 スイッチング素子をスイッチング動作させて
トランスに高周波パルスを発生させるインバータ方式の
電源回路であって、そのスイッチング素子がオフ動作し
たときのトランスからのスパイク電圧によるストレスを
低減すること。 【構成】 二個のツェナダイオードＺＤ1 、ＺＤ2 の直
列回路を、そのツェナダイオードＺＤ1 、ＺＤ2 のそれ
ぞれのアノード側をトランスＴの帰還捲線Ｎ3 と並列に
接続した回路構成。
トランスに高周波パルスを発生させるインバータ方式の
電源回路であって、そのスイッチング素子がオフ動作し
たときのトランスからのスパイク電圧によるストレスを
低減すること。 【構成】 二個のツェナダイオードＺＤ1 、ＺＤ2 の直
列回路を、そのツェナダイオードＺＤ1 、ＺＤ2 のそれ
ぞれのアノード側をトランスＴの帰還捲線Ｎ3 と並列に
接続した回路構成。
Description
【０００１】
【産業上の利用分野】本発明は、スイッチング素子をス
イッチング動作させてトランスに高周波パルスを発生さ
せるインバータ方式の電源回路に於いて、そのスイッチ
ング素子がオフ動作したときに発生するトランスからの
スパイク電圧によるストレスを低減させるようにしたス
パイク吸収回路に関する。
イッチング動作させてトランスに高周波パルスを発生さ
せるインバータ方式の電源回路に於いて、そのスイッチ
ング素子がオフ動作したときに発生するトランスからの
スパイク電圧によるストレスを低減させるようにしたス
パイク吸収回路に関する。
【０００２】
【従来の技術】図２及び図３は従来この種のインバータ
方式の電源回路の回路図を示したものである。図に於い
て入力端子１、１′間に直流及び交流を整流した直流電
圧ＶＩが印加される。スイッチングトランジスタＱ1 は
駆動回路ＣＮＴからのパルスを受けてスイッチング動作
を行う。トランスＴの２次捲線Ｌ2 に発生する誘起電圧
をダイオードＤ2 、Ｄ3 、チョークコイルＬ0 及びコン
デンサＣ3 で構成される整流平滑回路により直流に変換
した後、出力端子２、２′間に接続されている負荷ＲＬ
に直流電圧を供給するものである。
方式の電源回路の回路図を示したものである。図に於い
て入力端子１、１′間に直流及び交流を整流した直流電
圧ＶＩが印加される。スイッチングトランジスタＱ1 は
駆動回路ＣＮＴからのパルスを受けてスイッチング動作
を行う。トランスＴの２次捲線Ｌ2 に発生する誘起電圧
をダイオードＤ2 、Ｄ3 、チョークコイルＬ0 及びコン
デンサＣ3 で構成される整流平滑回路により直流に変換
した後、出力端子２、２′間に接続されている負荷ＲＬ
に直流電圧を供給するものである。
【０００３】
【発明が解決しようとする課題】通常、このようなトラ
ンスＴを高周波で動作させるインバータ方式の電源回路
に於いて、スイッチングトランジスタＱ1 がオン動作か
らオフ動作するとき、トランスＴの１次捲線Ｌ1 はスイ
ッチングトランジスタＱ1 に電流を流し続けようとする
方向に誘起電圧を発生する。この誘起電圧をＶｐとする
と、スイッチングトランジスタＱ1 のコレクタエミッタ
間には、直流電圧ＶＩと誘起電圧Ｖｐとが加算された電
圧が掛かることになる。誘起電圧Ｖｐは、トランスＴの
リーケージインダクタンスの関係でスパイク電圧が重畳
したものであることが殆どである。
ンスＴを高周波で動作させるインバータ方式の電源回路
に於いて、スイッチングトランジスタＱ1 がオン動作か
らオフ動作するとき、トランスＴの１次捲線Ｌ1 はスイ
ッチングトランジスタＱ1 に電流を流し続けようとする
方向に誘起電圧を発生する。この誘起電圧をＶｐとする
と、スイッチングトランジスタＱ1 のコレクタエミッタ
間には、直流電圧ＶＩと誘起電圧Ｖｐとが加算された電
圧が掛かることになる。誘起電圧Ｖｐは、トランスＴの
リーケージインダクタンスの関係でスパイク電圧が重畳
したものであることが殆どである。
【０００４】これらスイッチングトランジスタＱ1 に掛
かる電圧ストレスに対する対策とした従来の技術に於い
て、先ず図２の回路では、トランスＴの１次捲線Ｌ1 に
並列に、コンデンサＣ2 と抵抗Ｒ1との並列回路をダイ
オードＤ1 を介して設けている。これはスイッチングト
ランジスタＱ1 がオフ動作すると、トランスＴの１次捲
線Ｌ1 のエネルギーをコンデンサＣ2 と抵抗Ｒ1 とで消
費する。従ってエネルギー効率的には非常に不利であ
り、電源を大容量化するためには特に抵抗Ｒ1 の許容損
失を大きくする必要があり、機器が大型となる欠点があ
る。
かる電圧ストレスに対する対策とした従来の技術に於い
て、先ず図２の回路では、トランスＴの１次捲線Ｌ1 に
並列に、コンデンサＣ2 と抵抗Ｒ1との並列回路をダイ
オードＤ1 を介して設けている。これはスイッチングト
ランジスタＱ1 がオフ動作すると、トランスＴの１次捲
線Ｌ1 のエネルギーをコンデンサＣ2 と抵抗Ｒ1 とで消
費する。従ってエネルギー効率的には非常に不利であ
り、電源を大容量化するためには特に抵抗Ｒ1 の許容損
失を大きくする必要があり、機器が大型となる欠点があ
る。
【０００５】次に図３の回路では、トランスＴに帰還捲
線Ｌ3 を設けたものであって、スイッチングトランジス
タＱ1 がオフ動作すると、その帰還捲線Ｌ3 、入力コン
デンサＣ1 及びダイオードＤ1 から成る回路に電流が流
れる。即ちトランスＴに蓄積されたエネルギーを入力側
に帰還する方式である。然しながらこの回路では、エネ
ルギー効率はよいが、スイッチングトランジスタＱ1 が
オフ動作すると、帰還捲線Ｌ3 の両端の電圧は、入力電
圧の直流電圧ＶＩにクランプされるので、トランスＴの
１次捲線Ｌ1 の誘起電圧Ｖｐは、ＶＩ×（Ｎ1／Ｎ3 ）
となる。（ここでＮ1 及びＮ3 は１次捲線Ｌ1 及び帰還
捲線Ｌ3 の捲数を示す。）従って，スイッチングトラン
ジスタＱ1 のコレクタエミッタ間に掛かる電圧は、ＶＩ
＋ＶＩ×（Ｎ1 ／Ｎ3 ）＝ＶＩ×［１＋（Ｎ1／
Ｎ3 ）］となって、帰還捲線Ｌ3 を１次捲線Ｌ1 と同じ
捲数だけ捲いた場合に、換言すれば上記式に於いてＮ1
＝Ｎ3 とすると２ＶＩとなり、トランジスタＱ1 のコレ
クタエミッタ間には、電源電圧の２倍の電圧が掛かるこ
とになり、更にトランスＴのリーケージインダクタンス
によるスパイク電圧もこれに重畳することが考えられ
る。従って、１次捲線Ｌ1 の誘起電圧Ｖｐを低く抑制す
るためには、帰還捲線Ｌ3 の捲数Ｎ3 を１次捲線Ｌ1 の
捲数Ｎ1 に比較して大きく取る必要がある。然しながら
このことは、トランスＴの捲線容積の都合上制約があ
り、そのためには大型のトランスコア、ボビン等が必要
となる問題点がある。
線Ｌ3 を設けたものであって、スイッチングトランジス
タＱ1 がオフ動作すると、その帰還捲線Ｌ3 、入力コン
デンサＣ1 及びダイオードＤ1 から成る回路に電流が流
れる。即ちトランスＴに蓄積されたエネルギーを入力側
に帰還する方式である。然しながらこの回路では、エネ
ルギー効率はよいが、スイッチングトランジスタＱ1 が
オフ動作すると、帰還捲線Ｌ3 の両端の電圧は、入力電
圧の直流電圧ＶＩにクランプされるので、トランスＴの
１次捲線Ｌ1 の誘起電圧Ｖｐは、ＶＩ×（Ｎ1／Ｎ3 ）
となる。（ここでＮ1 及びＮ3 は１次捲線Ｌ1 及び帰還
捲線Ｌ3 の捲数を示す。）従って，スイッチングトラン
ジスタＱ1 のコレクタエミッタ間に掛かる電圧は、ＶＩ
＋ＶＩ×（Ｎ1 ／Ｎ3 ）＝ＶＩ×［１＋（Ｎ1／
Ｎ3 ）］となって、帰還捲線Ｌ3 を１次捲線Ｌ1 と同じ
捲数だけ捲いた場合に、換言すれば上記式に於いてＮ1
＝Ｎ3 とすると２ＶＩとなり、トランジスタＱ1 のコレ
クタエミッタ間には、電源電圧の２倍の電圧が掛かるこ
とになり、更にトランスＴのリーケージインダクタンス
によるスパイク電圧もこれに重畳することが考えられ
る。従って、１次捲線Ｌ1 の誘起電圧Ｖｐを低く抑制す
るためには、帰還捲線Ｌ3 の捲数Ｎ3 を１次捲線Ｌ1 の
捲数Ｎ1 に比較して大きく取る必要がある。然しながら
このことは、トランスＴの捲線容積の都合上制約があ
り、そのためには大型のトランスコア、ボビン等が必要
となる問題点がある。
【０００６】本発明では前記のような従来の電源回路の
問題点に鑑み、スイッチングトランジスタがオフ動作し
たときに、このスイッチングトランジスタに掛かる電圧
ストレスを吸収する回路を構成して、大容量電源の小型
化を図ることができる電源回路のスパイク吸収回路を提
供することを目的とする。
問題点に鑑み、スイッチングトランジスタがオフ動作し
たときに、このスイッチングトランジスタに掛かる電圧
ストレスを吸収する回路を構成して、大容量電源の小型
化を図ることができる電源回路のスパイク吸収回路を提
供することを目的とする。
【０００７】
【課題を解決するための手段】本発明に係る電源回路の
スパイク吸収回路では、前記の目的を達成するためにト
ランスの１次捲線に接続されたスイッチングトランジス
タがオフ動作したときに、入力コンデンサ側に電流が流
れる方向に誘起電圧が発生するような極性を有する帰還
捲線を設けたインバータ方式の電源回路であって、二個
のツェナダイオードの直列回路を、そのツェナダイオー
ドのそれぞれのアノード側を前記帰還捲線に接続して、
前記二個のツェナダイオードの直列回路を、前記帰還捲
線と並列に接続したものである。
スパイク吸収回路では、前記の目的を達成するためにト
ランスの１次捲線に接続されたスイッチングトランジス
タがオフ動作したときに、入力コンデンサ側に電流が流
れる方向に誘起電圧が発生するような極性を有する帰還
捲線を設けたインバータ方式の電源回路であって、二個
のツェナダイオードの直列回路を、そのツェナダイオー
ドのそれぞれのアノード側を前記帰還捲線に接続して、
前記二個のツェナダイオードの直列回路を、前記帰還捲
線と並列に接続したものである。
【０００８】
【作用】次に本発明に係る電源回路のスパイク吸収回路
の作用について述べる。スイッチングトランジスタがオ
フ動作すると、帰還捲線から入力コンデンサ、ダイオー
ドの回路によって入力側にエネルギーを帰還させる。そ
してスパイク状の電圧が発生した場合には、ツェナダイ
オードでクランプされることになり、換言するとスイッ
チングトランジスタがオフ動作したときの帰還捲線の誘
起電圧を、ツェナダイオードのツェナ電圧で制限するこ
とにより、スイッチングトランジスタのコレクタエミッ
タ間に掛かる電圧を制限するのである。
の作用について述べる。スイッチングトランジスタがオ
フ動作すると、帰還捲線から入力コンデンサ、ダイオー
ドの回路によって入力側にエネルギーを帰還させる。そ
してスパイク状の電圧が発生した場合には、ツェナダイ
オードでクランプされることになり、換言するとスイッ
チングトランジスタがオフ動作したときの帰還捲線の誘
起電圧を、ツェナダイオードのツェナ電圧で制限するこ
とにより、スイッチングトランジスタのコレクタエミッ
タ間に掛かる電圧を制限するのである。
【０００９】
【実施例】以下図面を参照しながら本発明に係る電源回
路のスパイク吸収回路の実施例を説明する。図１は本発
明に係る電源回路のスパイク吸収回路の回路図を示した
ものである。前記従来の回路図の図２及び図３と同様
に、直流及び交流を整流した直流電圧ＶＩを入力端子
１、１′間に印加し、スイッチングトランジスタＱ1 は
駆動回路ＣＮＴからのパルスを受けてスイッチング動作
を行うもので、トランスＴの２次捲線Ｌ2 に発生する誘
起電圧を、ダイオードＤ2 、Ｄ3 、チョークコイルＬ0
及びコンデンサＣ3 で構成される整流平滑回路で直流に
変換することにより、出力端子２、２′間に接続された
負荷ＲＬに直流電圧を供給するのである。
路のスパイク吸収回路の実施例を説明する。図１は本発
明に係る電源回路のスパイク吸収回路の回路図を示した
ものである。前記従来の回路図の図２及び図３と同様
に、直流及び交流を整流した直流電圧ＶＩを入力端子
１、１′間に印加し、スイッチングトランジスタＱ1 は
駆動回路ＣＮＴからのパルスを受けてスイッチング動作
を行うもので、トランスＴの２次捲線Ｌ2 に発生する誘
起電圧を、ダイオードＤ2 、Ｄ3 、チョークコイルＬ0
及びコンデンサＣ3 で構成される整流平滑回路で直流に
変換することにより、出力端子２、２′間に接続された
負荷ＲＬに直流電圧を供給するのである。
【００１０】又スイッチングトランジスタＱ1 がオフ動
作したときのコレクタエミッタ間に掛かる電圧ストレス
を抑制する手段として、帰還捲線Ｌ3 と並列にツェナダ
イオードＺＤ1 、ＺＤ2 の直列回路を接続する。スイッ
チングトランジスタＱ1 がオフ動作すると、帰還捲線Ｌ
3 から入力コンデンサーＣ1 、ダイオードＤ1 のループ
で入力側にエネルギーを帰還させるのであるが、スパイ
ク状の電圧が発生した場合には、ツェナダイオードＺＤ
1 でクランプされるのである。換言すればスイッチング
トランジスタＱ1 がオフ動作したときの帰還捲線Ｌ3 の
誘起電圧を、ツェナダイオードＺＤ1のツェナ電圧Ｖ
ZD1 で制限することにより、スイッチングトランジスタ
Ｑ1 がオフ動作したときのコレクタエミッタ間に掛かる
電圧を、式ＶＩ＋ＶZD1 ×（Ｎ1 ／Ｎ3 ）で表される値
に制限しているのである。ここでＮ1 及びＮ3 は、１次
捲線Ｌ1 及び帰還捲線Ｌ3 の捲数であることは、前記図
２及び図３で示す従来の回路図の場合と同様である。こ
のようにスイッチングトランジスタＱ1 の耐圧を考慮し
て、ツェナダイオードＺＤ1 のツェナ電圧ＶZD1 を小さ
く設定しておけばよい。なおツェナダイオードＺＤ
2 は、スイッチングトランジスタＱ1 がオン動作したと
きに、帰還捲線Ｌ3 がツェナダイオードＺＤ1 の順方向
の導通によって短絡されることを防止するために接続さ
れている。
作したときのコレクタエミッタ間に掛かる電圧ストレス
を抑制する手段として、帰還捲線Ｌ3 と並列にツェナダ
イオードＺＤ1 、ＺＤ2 の直列回路を接続する。スイッ
チングトランジスタＱ1 がオフ動作すると、帰還捲線Ｌ
3 から入力コンデンサーＣ1 、ダイオードＤ1 のループ
で入力側にエネルギーを帰還させるのであるが、スパイ
ク状の電圧が発生した場合には、ツェナダイオードＺＤ
1 でクランプされるのである。換言すればスイッチング
トランジスタＱ1 がオフ動作したときの帰還捲線Ｌ3 の
誘起電圧を、ツェナダイオードＺＤ1のツェナ電圧Ｖ
ZD1 で制限することにより、スイッチングトランジスタ
Ｑ1 がオフ動作したときのコレクタエミッタ間に掛かる
電圧を、式ＶＩ＋ＶZD1 ×（Ｎ1 ／Ｎ3 ）で表される値
に制限しているのである。ここでＮ1 及びＮ3 は、１次
捲線Ｌ1 及び帰還捲線Ｌ3 の捲数であることは、前記図
２及び図３で示す従来の回路図の場合と同様である。こ
のようにスイッチングトランジスタＱ1 の耐圧を考慮し
て、ツェナダイオードＺＤ1 のツェナ電圧ＶZD1 を小さ
く設定しておけばよい。なおツェナダイオードＺＤ
2 は、スイッチングトランジスタＱ1 がオン動作したと
きに、帰還捲線Ｌ3 がツェナダイオードＺＤ1 の順方向
の導通によって短絡されることを防止するために接続さ
れている。
【００１１】
【発明の効果】本発明に係る電源回路のスパイク吸収回
路は前記のように構成して成るものであって、以下のよ
うな効果を有している。即ち帰還捲線と並列にツェナダ
イオードを挿入接続しているために、その帰還捲線の捲
数を増加することなく、スイッチングトランジスタの電
圧ストレスを軽減できて、その信頼性を向上することが
できるのは勿論のこと、帰還捲線の捲数は増加すること
がないからトランスの容量も大きくならず、従って電源
回路としての機器全体の小型化を図ることができる等の
特長を有している。
路は前記のように構成して成るものであって、以下のよ
うな効果を有している。即ち帰還捲線と並列にツェナダ
イオードを挿入接続しているために、その帰還捲線の捲
数を増加することなく、スイッチングトランジスタの電
圧ストレスを軽減できて、その信頼性を向上することが
できるのは勿論のこと、帰還捲線の捲数は増加すること
がないからトランスの容量も大きくならず、従って電源
回路としての機器全体の小型化を図ることができる等の
特長を有している。
【図１】本発明に係る電源回路のスパイク吸収回路図。
【図２】従来のインバータ方式の電源回路の一例を示す
回路図。
回路図。
【図３】従来のインバータ方式の電源回路の他の一例を
示す回路図。
示す回路図。
Ｃ1 入力コンデンサー ＺＤ1 ツェナダイオード ＺＤ2 ツェナダイオード Ｑ1 スイッチングトランジスタ Ｔ トランス Ｌ1 トランスの１次捲線 Ｌ3 トランスの帰還捲線
Claims (1)
- 【特許請求の範囲】 【請求項１】 トランスの１次捲線に接続されたスイッ
チングトランジスタがオフ動作したときに、入力コンデ
ンサ側に電流を流す方向に誘起電圧を発生するような極
性を有する帰還捲線を設けたインバータ方式の電源回路
であって、二個のツェナダイオードの直列回路を、その
ツェナダイオードのそれぞれのアノード側を前記帰還捲
線に接続するようにして、前記二個のツェナダイオード
の直列回路を、前記帰還捲線と並列に接続することを特
徴とする電源回路のスパイク吸収回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3152798A JPH053672A (ja) | 1991-06-25 | 1991-06-25 | 電源回路のスパイク吸収回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3152798A JPH053672A (ja) | 1991-06-25 | 1991-06-25 | 電源回路のスパイク吸収回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH053672A true JPH053672A (ja) | 1993-01-08 |
Family
ID=15548386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3152798A Withdrawn JPH053672A (ja) | 1991-06-25 | 1991-06-25 | 電源回路のスパイク吸収回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH053672A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6118738A (en) * | 1997-05-08 | 2000-09-12 | Kabushiki Kaisha Toshiba | Automatic disk exchanger for a plurality of differently formatted disks |
-
1991
- 1991-06-25 JP JP3152798A patent/JPH053672A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6118738A (en) * | 1997-05-08 | 2000-09-12 | Kabushiki Kaisha Toshiba | Automatic disk exchanger for a plurality of differently formatted disks |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5625541A (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
| US5521807A (en) | DC-To-DC converter with secondary flyback core reset | |
| US6366476B1 (en) | Switching power supply apparatus with active clamp circuit | |
| US6587358B1 (en) | Switching power supply circuit | |
| US4007413A (en) | Converter utilizing leakage inductance to control energy flow and improve signal waveforms | |
| US4736284A (en) | Switching power supply circuit including forward converter | |
| US6191965B1 (en) | Switching power supply | |
| JPS59178970A (ja) | 調節されたｄｃ−ｄｃコンバ−タ | |
| US4866586A (en) | Shoot-through resistant DC/DC power converter | |
| US8742295B2 (en) | Inverter output rectifier circuit | |
| US7388761B1 (en) | High efficiency parallel post regulator for wide range input DC/DC converter | |
| US5640318A (en) | Forward converter for off-line applications | |
| EP0519649A2 (en) | Single stage power factor corrected converter having isolated output | |
| JP2002153054A (ja) | スイッチング電源回路 | |
| JPH07123717A (ja) | スイッチング電源装置 | |
| JPH05304772A (ja) | 電源回路 | |
| US5936853A (en) | Power converter having a low-loss clamp and method of operation thereof | |
| JPH053672A (ja) | 電源回路のスパイク吸収回路 | |
| JPH05260739A (ja) | フォワードコンバータ | |
| JP3429420B2 (ja) | スイッチング電源 | |
| JP2551190B2 (ja) | スイッチング電源回路 | |
| US11063519B2 (en) | Efficient high voltage power supply for pulse capacitor discharge applications | |
| JPH11187663A (ja) | スイッチング電源 | |
| JPS6361869B2 (ja) | ||
| JP3064453B2 (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980903 |