JPH0422206A - ピーククリップ回路 - Google Patents
ピーククリップ回路Info
- Publication number
- JPH0422206A JPH0422206A JP2127468A JP12746890A JPH0422206A JP H0422206 A JPH0422206 A JP H0422206A JP 2127468 A JP2127468 A JP 2127468A JP 12746890 A JP12746890 A JP 12746890A JP H0422206 A JPH0422206 A JP H0422206A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- transistor
- output
- potential difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 11
- 238000013459 approach Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/38—Transmitter circuitry for the transmission of television signals according to analogue transmission standards
- H04N5/40—Modulation circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的コ
（産業上の利用分野）
この発明は特にテレビ映像信号で振幅変調を行う変調回
路の前段に用いられるピーククリップ回路に関する。
路の前段に用いられるピーククリップ回路に関する。
（従来の技術）
第３図は従来のピーククリップ回路の構成を示す回路図
である。ＰＮＰ型の差動対トランジスタＱｌｌ、Ｑ１２
におけるＱＩＬのベースには入力信号Ｖｉｎが印加され
、Ｑ１２のベースには基準電圧Ｖ ｒｅｆから抵抗ＲＬ
Ｉを介して設定される電位が印加される。Ｑ１２のベー
スは接地電圧ＧＮＤに接続された定電流ｄｚｔによりバ
イアスされる。差動対Ｑｌｌ、 Ｑ１２は定電流源１１
２によりバイアスされ、この差動対Ｑ １１． Ｑ
１２の両エミッタから正相出力Ｖ ｏｕｔ十が得られよ
うになっている。また、基準電圧Ｖ ｒｅｒがベースに
印加されるＰＮＰ トランジスタＱ１３では、エミッタ
が定電流源１１３を介してＶｃｃに、コレクタはＧＮＤ
に接続され、エミッタから逆相出力Ｖｏｕｔ−が得られ
るようになっている。
である。ＰＮＰ型の差動対トランジスタＱｌｌ、Ｑ１２
におけるＱＩＬのベースには入力信号Ｖｉｎが印加され
、Ｑ１２のベースには基準電圧Ｖ ｒｅｆから抵抗ＲＬ
Ｉを介して設定される電位が印加される。Ｑ１２のベー
スは接地電圧ＧＮＤに接続された定電流ｄｚｔによりバ
イアスされる。差動対Ｑｌｌ、 Ｑ１２は定電流源１１
２によりバイアスされ、この差動対Ｑ １１． Ｑ
１２の両エミッタから正相出力Ｖ ｏｕｔ十が得られよ
うになっている。また、基準電圧Ｖ ｒｅｒがベースに
印加されるＰＮＰ トランジスタＱ１３では、エミッタ
が定電流源１１３を介してＶｃｃに、コレクタはＧＮＤ
に接続され、エミッタから逆相出力Ｖｏｕｔ−が得られ
るようになっている。
上記構成の回路の動作は、単に一対の差動対トランジス
タＱｌｌ、 Ｑｌ２における切換え動作の特性を利用し
ている。
タＱｌｌ、 Ｑｌ２における切換え動作の特性を利用し
ている。
すなわち、第４図（ａ）の特性図に示すように、設定さ
れたＶ ｒｅｆ （Ｖ ｏｕｔ−）に対して、抵抗Ｒ
１１と定電流源Ｉｌｌで決まる設定電圧（Ｒ１１・１１
１）を差し引いたクリップレベル（Ｖｒｅｆ −Ｒ１１
・１１１）にＶ ｏｕｔ＋がクリップされる。この過程
は、Ｖｉｎの増大に伴い、クリップレベルに近づくにつ
れ、徐々にｖ ｏｕｔ十変比変化くなり、クリップレベ
ルに固定されるという緩慢な動作である。
れたＶ ｒｅｆ （Ｖ ｏｕｔ−）に対して、抵抗Ｒ
１１と定電流源Ｉｌｌで決まる設定電圧（Ｒ１１・１１
１）を差し引いたクリップレベル（Ｖｒｅｆ −Ｒ１１
・１１１）にＶ ｏｕｔ＋がクリップされる。この過程
は、Ｖｉｎの増大に伴い、クリップレベルに近づくにつ
れ、徐々にｖ ｏｕｔ十変比変化くなり、クリップレベ
ルに固定されるという緩慢な動作である。
この結果、Ｖ ｏｕｔ＋とｖ ｏｕｔ−の出力差（Ｖ
ｏｕｔ＋） （Ｖ ｏｕｔ−）は、第４図（ｂ）の
特性図に示すように、リニア領域が挟まり、非理想的な
変化領域Ａが大きくなってしまう。この領域Ａに映像信
号がかかると映像信号が歪む原因となる。
ｏｕｔ＋） （Ｖ ｏｕｔ−）は、第４図（ｂ）の
特性図に示すように、リニア領域が挟まり、非理想的な
変化領域Ａが大きくなってしまう。この領域Ａに映像信
号がかかると映像信号が歪む原因となる。
（発明が解決しようとする課題）
このように、従来では、単に一対の差動対トランジスタ
における切換え動作の特性を利用しているものであった
。このため、クリップ特性か悪く、クリップ点にさしか
かる前の入力電圧時から徐々にクリップがかかり始めて
しまい、リニア領域を狭めるという欠点があった。
における切換え動作の特性を利用しているものであった
。このため、クリップ特性か悪く、クリップ点にさしか
かる前の入力電圧時から徐々にクリップがかかり始めて
しまい、リニア領域を狭めるという欠点があった。
この発明は上記のような事情を考慮してなされたもので
あり、その目的は、クリップ点近傍の電圧変化をよりシ
ャープな特性にするピーククリップ回路を提供すること
にある。
あり、その目的は、クリップ点近傍の電圧変化をよりシ
ャープな特性にするピーククリップ回路を提供すること
にある。
［発明の構成コ
（課題を解決するための手段）
この発明のピーククリップ回路は、第１極性の第１のト
ランジスタ及び第２のトランジスタから構成され、第１
のトランジスタのベース端子に入力信号が与えられ、共
通エミッタが正相出力となる差動回路と、前記差動回路
の基準電圧として入力基準電圧に対しクリップ時の出力
残電圧に相当するオフセット電圧を前記第２のトランジ
スタのベース端子に与える第１の電位差回路と、前記差
動回路のクリップ時に動作する前記第２のトランジスタ
のコレクタ電流に比例した電位差をこの第２のトランジ
スタのベース端子に正帰還として与える第２の電位差回
路を具備し、前記第２の電位差回路の電位差変化が逆相
出力となり、前記正相出力と逆相出力の差電圧出力型と
したことを特徴としている。
ランジスタ及び第２のトランジスタから構成され、第１
のトランジスタのベース端子に入力信号が与えられ、共
通エミッタが正相出力となる差動回路と、前記差動回路
の基準電圧として入力基準電圧に対しクリップ時の出力
残電圧に相当するオフセット電圧を前記第２のトランジ
スタのベース端子に与える第１の電位差回路と、前記差
動回路のクリップ時に動作する前記第２のトランジスタ
のコレクタ電流に比例した電位差をこの第２のトランジ
スタのベース端子に正帰還として与える第２の電位差回
路を具備し、前記第２の電位差回路の電位差変化が逆相
出力となり、前記正相出力と逆相出力の差電圧出力型と
したことを特徴としている。
（作用）
この発明では、第２のトランジスタのコレクタ電流に比
例した電位差をこの第２のトランジスタのベース端子に
正帰還として与える第２の電位差回路により差動回路の
切換えを促進すると共に、逆相出力の電圧を下げるよう
に作用する。これにより、差電圧出力ではクリップ点の
緩慢な変化が補正される。
例した電位差をこの第２のトランジスタのベース端子に
正帰還として与える第２の電位差回路により差動回路の
切換えを促進すると共に、逆相出力の電圧を下げるよう
に作用する。これにより、差電圧出力ではクリップ点の
緩慢な変化が補正される。
（実施例）
以下、図面を参照してこの発明を実施例により説明する
。
。
第１図はこの発明の一実施例によるピーククリップ回路
の構成を示す回路図である。なお、この回路を構成する
ＮＰＮ及びＰＮＰ型のトランジスタのベース、エミッタ
間電圧ｖＢ８はすべて同一とし、ベース電流は無視する
。
の構成を示す回路図である。なお、この回路を構成する
ＮＰＮ及びＰＮＰ型のトランジスタのベース、エミッタ
間電圧ｖＢ８はすべて同一とし、ベース電流は無視する
。
ＮＰＮトランジスタＱ１のベースには入力信号Ｖｉｎが
印加される。Ｑｌのコレクタは電源電圧Ｖｃｃに接続さ
れ、エミッタは定電流源Ｉ４を介して接地電圧ＧＮＤに
接続されると共にＰＮＰトランジスタＱ２のベースに接
続されている。Ｑ２のコレクタはＧＮＤに接続されエミ
ッタはＰＮＰトランジスタＱ３のエミッタに接続されて
いる。トランジスタＱ２．Ｑ３の両エミッタは定電流源
■２を介してＶｃｃに接続されると共に正相出力Ｖ ｏ
ｕｔ＋の出力端となっている。ＱＢのコレクタはＮＰＮ
）ランジスタＱ４のベース及びコレクタに接続され、
Ｑ４のエミッタはＧＮＤに接続されている。
印加される。Ｑｌのコレクタは電源電圧Ｖｃｃに接続さ
れ、エミッタは定電流源Ｉ４を介して接地電圧ＧＮＤに
接続されると共にＰＮＰトランジスタＱ２のベースに接
続されている。Ｑ２のコレクタはＧＮＤに接続されエミ
ッタはＰＮＰトランジスタＱ３のエミッタに接続されて
いる。トランジスタＱ２．Ｑ３の両エミッタは定電流源
■２を介してＶｃｃに接続されると共に正相出力Ｖ ｏ
ｕｔ＋の出力端となっている。ＱＢのコレクタはＮＰＮ
）ランジスタＱ４のベース及びコレクタに接続され、
Ｑ４のエミッタはＧＮＤに接続されている。
上記Ｑ３のベースは定電流源１１を介してＧＮＤに接続
されると共に抵抗Ｒ１の一端に接続されている。Ｒ１の
他端はＰＮＰトランジスタＱ５のベースに接続されると
共にコレクタがＶＣＣに接続されたＮＰＮトランジスタ
Ｑ６のエミッタに接続されている。ＱＢのベースには抵
抗Ｒ２の一端が接続されると共にＮＰＮ ｌ−ランシス
タＱ７のコレクタが接続されている。Ｑｌのベースは上
記Ｑ ４のベースに接続され、エミッタはＧＮＤに接続
されている。Ｒ２の他端は基準電圧Ｖ ｒｅｒの入力端
となっている。
されると共に抵抗Ｒ１の一端に接続されている。Ｒ１の
他端はＰＮＰトランジスタＱ５のベースに接続されると
共にコレクタがＶＣＣに接続されたＮＰＮトランジスタ
Ｑ６のエミッタに接続されている。ＱＢのベースには抵
抗Ｒ２の一端が接続されると共にＮＰＮ ｌ−ランシス
タＱ７のコレクタが接続されている。Ｑｌのベースは上
記Ｑ ４のベースに接続され、エミッタはＧＮＤに接続
されている。Ｒ２の他端は基準電圧Ｖ ｒｅｒの入力端
となっている。
上記Ｒ１の他端にベースが接続されたＱＢのコレクタは
ＧＮＤに接続され、エミッタは定電流源■３を介してＶ
ＣＣに接続されると共に逆相出力ｖ ｏｕｔ−の出力端
となっている。
ＧＮＤに接続され、エミッタは定電流源■３を介してＶ
ＣＣに接続されると共に逆相出力ｖ ｏｕｔ−の出力端
となっている。
上記構成の回路の動作について第２図（ａ）及び（ｂ）
の特性曲線を参照して説明する。なお、出力値はＶｏｕ
Ｌ＋とＶｏｕＬ−との差電圧（Ｖ ｏｕｔ＋）〜（Ｖ
ｏｕｔ−）となる。非クリップ動作の延長はＶ ｉｎ＝
Ｖ ｒｅ「のとき、（Ｖ ｏｕｔ＋） ＝ （Ｖ ｏ
ｕｔ−）となるように構成されている。クリップレベル
はＲＩ Ｉｆて設定され、Ｖｉｎが（Ｖｒｅｆ’ −
ＲＩ Ｉ １ ）より大きくなったときにクリップ
が起こり、 出力値（Ｖ ｏｕｔ十）−（Ｖ ｏｕｔ−）は−Ｒ１１
１だけの電圧を残し、変化しないように動作する。
の特性曲線を参照して説明する。なお、出力値はＶｏｕ
Ｌ＋とＶｏｕＬ−との差電圧（Ｖ ｏｕｔ＋）〜（Ｖ
ｏｕｔ−）となる。非クリップ動作の延長はＶ ｉｎ＝
Ｖ ｒｅ「のとき、（Ｖ ｏｕｔ＋） ＝ （Ｖ ｏ
ｕｔ−）となるように構成されている。クリップレベル
はＲＩ Ｉｆて設定され、Ｖｉｎが（Ｖｒｅｆ’ −
ＲＩ Ｉ １ ）より大きくなったときにクリップ
が起こり、 出力値（Ｖ ｏｕｔ十）−（Ｖ ｏｕｔ−）は−Ｒ１１
１だけの電圧を残し、変化しないように動作する。
ｖｉｎ＜＜ （Ｖｒｃｆ −ＲＩ Ｉ ｌ ）のとき
、差動回路Ｑ２．Ｑ３のうちＱ２のベースには、Ｖｉｎ
−ＶＢＨの電圧か加わっており、Ｑ２はオン状態である
。このため、Ｑ４とＱｌで構成されたカレントミラー回
路の電流は０て、Ｒ２には電圧か生じない。従って、（
Ｖ ｏｕｔ＋） −Ｖ １ｎｓ（Ｖ ｏｕｔ−） −Ｖ
ｒｅｒとなり、出力は入力に従って変化する。
、差動回路Ｑ２．Ｑ３のうちＱ２のベースには、Ｖｉｎ
−ＶＢＨの電圧か加わっており、Ｑ２はオン状態である
。このため、Ｑ４とＱｌで構成されたカレントミラー回
路の電流は０て、Ｒ２には電圧か生じない。従って、（
Ｖ ｏｕｔ＋） −Ｖ １ｎｓ（Ｖ ｏｕｔ−） −Ｖ
ｒｅｒとなり、出力は入力に従って変化する。
Ｖｉｎ＞ ＞ （Ｖｒｅｆ −ＲＩ Ｉ １ ）の
とき、Ｑ２はオフ状態、ＱＢはオン状態となり、カレン
トミラー回路構成のＱ４とＱｌに流れる電流を介して、
Ｒ２にはＩ２の電流が流れる。このとき、クリップ動作
が起こり、 （Ｖｏｕｔ＋） −Ｖｒｅｆ −Ｒ２Ｎ ２ −
Ｒ１１１、（Ｖｏｕｔ−） ＝Ｖｒｃｆ −Ｒ２Ｉ ２
となり、出力は（Ｖｏｕｔ＋）−（Ｖｏｕｔ−） −−
ＲＩ Ｉｔに固定される。
とき、Ｑ２はオフ状態、ＱＢはオン状態となり、カレン
トミラー回路構成のＱ４とＱｌに流れる電流を介して、
Ｒ２にはＩ２の電流が流れる。このとき、クリップ動作
が起こり、 （Ｖｏｕｔ＋） −Ｖｒｅｆ −Ｒ２Ｎ ２ −
Ｒ１１１、（Ｖｏｕｔ−） ＝Ｖｒｃｆ −Ｒ２Ｉ ２
となり、出力は（Ｖｏｕｔ＋）−（Ｖｏｕｔ−） −−
ＲＩ Ｉｔに固定される。
また、Ｖｉｎ−Ｖｒｅｆ −ＲＩ Ｉ ｌ付近では
差動回路Ｑ２．Ｑ３の切換え動作領域となる。
差動回路Ｑ２．Ｑ３の切換え動作領域となる。
この発明では、Ｑ４とＱｌのカレントミラー回路とＲ２
により、差動回路の基準電圧入力側のＱＢのベース電圧
に帰還がかけられる。
により、差動回路の基準電圧入力側のＱＢのベース電圧
に帰還がかけられる。
すなわち、Ｖｉｎか上昇し、Ｖｒｅｆ−ＲＩ ＩＩ
ｌ付近なるとＱＢかオンし始め、ＱＢのコレクタ電流相
当の電流がＲ２に流れる。これにより、ＱＢのエミッタ
電圧か下がり、ＱＢのベース電圧を下げるように作用し
、差動回路（Ｑ２．ＱＢ）の切換えを促進すると共に、
ＱＢのベース電圧を下げてＶ ｏｕｔ−も下げるように
作用する。よって、電圧変化は第２図（ａ）のようにな
り、Ｒ２及びＩ２を適切な値に選ぶとｖ ｏｕｔ＋とＶ
ｏｕｔ−の変化が補正的に変化し、第２図（ｂ）のよう
に出力の非理想的な変化領域Ａを小さくすることができ
る。
ｌ付近なるとＱＢかオンし始め、ＱＢのコレクタ電流相
当の電流がＲ２に流れる。これにより、ＱＢのエミッタ
電圧か下がり、ＱＢのベース電圧を下げるように作用し
、差動回路（Ｑ２．ＱＢ）の切換えを促進すると共に、
ＱＢのベース電圧を下げてＶ ｏｕｔ−も下げるように
作用する。よって、電圧変化は第２図（ａ）のようにな
り、Ｒ２及びＩ２を適切な値に選ぶとｖ ｏｕｔ＋とＶ
ｏｕｔ−の変化が補正的に変化し、第２図（ｂ）のよう
に出力の非理想的な変化領域Ａを小さくすることができ
る。
なお、ＱＢは電圧バッファの役割をし、ＱｌはＱＢのＶ
ＢＥを補償するレベルシフト、ＱＢはＱ２またはＱＢの
ＶＢＥを補償するレベルシフトとして作用するが、これ
らは必ずしも必要ではない。
ＢＥを補償するレベルシフト、ＱＢはＱ２またはＱＢの
ＶＢＥを補償するレベルシフトとして作用するが、これ
らは必ずしも必要ではない。
上記実施例回路によれば、第２図（ｂ）に示されるよう
に、出非理想的な変化領域Ａが小さくなり、リニア領域
が広がる。この結果、振幅が太きい映像信号の歪みが改
善される。
に、出非理想的な変化領域Ａが小さくなり、リニア領域
が広がる。この結果、振幅が太きい映像信号の歪みが改
善される。
［発明の効果コ
以上説明したようにこの発明によれば、差電圧出力では
、クリップ点の緩慢な変化が補正されるので、クリップ
点近傍の電圧変化かシャープな特性のピーククリップ回
路か提供できる。
、クリップ点の緩慢な変化が補正されるので、クリップ
点近傍の電圧変化かシャープな特性のピーククリップ回
路か提供できる。
第１図はこの発明の一実施例による構成の回路図、第２
図（ａ）は第１図の回路における各２出力の特性曲線図
、第２図（ｂ）は第１図の回路における出力差を示す特
性曲線図、第３図は従来のピーククリップ回路の構成を
示す回路図、第４図（ａ）は第３図の回路における各２
出力の特性曲線図、第４図（ｂ）は第３図の回路におけ
る出力差を示す特性曲線図である。 Ｑｌ、Ｑ４．ＱＢ、Ｑｌ・・・ＮＰＮ ）ランジスタ、
Ｑ２．ＱＢ、ＱＢ・・・ＰＮＰトランジスタ、Ｒ１゜Ｒ
２・・・抵抗。１１，１２，１３．１４・・・電流源。 出願人代理人 弁理士 鈴江武彦
図（ａ）は第１図の回路における各２出力の特性曲線図
、第２図（ｂ）は第１図の回路における出力差を示す特
性曲線図、第３図は従来のピーククリップ回路の構成を
示す回路図、第４図（ａ）は第３図の回路における各２
出力の特性曲線図、第４図（ｂ）は第３図の回路におけ
る出力差を示す特性曲線図である。 Ｑｌ、Ｑ４．ＱＢ、Ｑｌ・・・ＮＰＮ ）ランジスタ、
Ｑ２．ＱＢ、ＱＢ・・・ＰＮＰトランジスタ、Ｒ１゜Ｒ
２・・・抵抗。１１，１２，１３．１４・・・電流源。 出願人代理人 弁理士 鈴江武彦
Claims (1)
- 【特許請求の範囲】 第１極性の第１のトランジスタ及び第２のトランジスタ
から構成され、第１のトランジスタのベース端子に入力
信号が与えられ、共通エミッタが正相出力となる差動回
路と、 前記差動回路の基準電圧として入力基準電圧に対しクリ
ップ時の出力残電圧に相当するオフセット電圧を前記第
２のトランジスタのベース端子に与える第１の電位差回
路と、 前記差動回路のクリップ時に動作する前記第２のトラン
ジスタのコレクタ電流に比例した電位差をこの第２のト
ランジスタのベース端子に正帰還として与える第２の電
位差回路を具備し、 前記第２の電位差回路の電位差変化が逆相出力となり、
前記正相出力と逆相出力の差電圧出力型としたことを特
徴とするピーククリップ回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2127468A JP2557552B2 (ja) | 1990-05-17 | 1990-05-17 | ピーククリップ回路 |
| KR1019910007947A KR930006185B1 (ko) | 1990-05-17 | 1991-05-16 | 피크·클립회로 |
| US07/927,717 US5266853A (en) | 1990-05-17 | 1992-08-11 | Peak clipper with an expanded linear characteristic region for video signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2127468A JP2557552B2 (ja) | 1990-05-17 | 1990-05-17 | ピーククリップ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0422206A true JPH0422206A (ja) | 1992-01-27 |
| JP2557552B2 JP2557552B2 (ja) | 1996-11-27 |
Family
ID=14960677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2127468A Expired - Fee Related JP2557552B2 (ja) | 1990-05-17 | 1990-05-17 | ピーククリップ回路 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2557552B2 (ja) |
| KR (1) | KR930006185B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007208114A (ja) * | 2006-02-03 | 2007-08-16 | Disco Abrasive Syst Ltd | 切削装置 |
| KR100899259B1 (ko) * | 2007-05-28 | 2009-05-26 | 리믹스포인트, 인코포레이션 | 드릴검사장치, 드릴검사방법, 및 그 프로그램을 기록한기록매체 |
-
1990
- 1990-05-17 JP JP2127468A patent/JP2557552B2/ja not_active Expired - Fee Related
-
1991
- 1991-05-16 KR KR1019910007947A patent/KR930006185B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007208114A (ja) * | 2006-02-03 | 2007-08-16 | Disco Abrasive Syst Ltd | 切削装置 |
| KR100899259B1 (ko) * | 2007-05-28 | 2009-05-26 | 리믹스포인트, 인코포레이션 | 드릴검사장치, 드릴검사방법, 및 그 프로그램을 기록한기록매체 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR910021123A (ko) | 1991-12-20 |
| JP2557552B2 (ja) | 1996-11-27 |
| KR930006185B1 (ko) | 1993-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5392002A (en) | Low voltage bipolar negative impedance converter | |
| JPH04369107A (ja) | 差動増幅器 | |
| JPH06196945A (ja) | 差動増幅回路 | |
| JPH0422206A (ja) | ピーククリップ回路 | |
| JPH0787314B2 (ja) | 増幅器 | |
| JPH05102755A (ja) | 差動増幅器 | |
| JPH0527282B2 (ja) | ||
| US4132907A (en) | Full wave rectifier circuit | |
| JP2759156B2 (ja) | 増幅回路 | |
| JP3318161B2 (ja) | 低電圧動作型増幅装置、および、それを用いた光ピックアップ | |
| JP3733188B2 (ja) | パワーアンプ | |
| US5266853A (en) | Peak clipper with an expanded linear characteristic region for video signals | |
| JPH0753105Y2 (ja) | 垂直ラスタセンタリング回路 | |
| JPH06177718A (ja) | エミツタ結合論理回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP2591411Y2 (ja) | 映像信号のクリップ回路 | |
| JPH0441612Y2 (ja) | ||
| JP3627368B2 (ja) | アンプ | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JPS6119547Y2 (ja) | ||
| JP2577212B2 (ja) | 色ノイズ低減回路 | |
| JPH03147414A (ja) | 増幅回路 | |
| JPH01126566A (ja) | 電界検出回路 | |
| JP3092015B2 (ja) | コンパレータ回路 | |
| JPS6123687B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |