JPH0421877B2

JPH0421877B2 -

Info

Publication number: JPH0421877B2
Application number: JP56180446A
Authority: JP
Inventors: Ii Daiguru Ronarudo
Original assignee: DAIASONITSUKUSU KAADEIO IMEIJINGU Inc
Current assignee: DAIASONITSUKUSU KAADEIO IMEIJINGU Inc
Priority date: 1980-11-12
Filing date: 1981-11-12
Publication date: 1992-04-14
Also published as: FR2494022A1; AU7744581A; US4449199A; GB2091916B; DE3144822C2; JPS58116583A; AU546395B2; GB2091916A; CA1164564A; DE3144822A1

Description

【発明の詳細な説明】本発明は、典型的な標準テレビジヨン直線フオ
ーマツトで動作しているCRT表示装置に、エコ
ー映像情報を高速で供給する走査トランスデユー
サが、入力できるようにする走査変換装置に関す
るものであり、更に詳しくいえば改良したデジタ
ル走査変換装置およびそのための映像蓄積記憶装
置に関するものである。

多くの超音波映像発生表示装置においては、ト
ランスデユーサ・サブシステムは標準的なテレビ
ジヨン・サブシステムによる表示に適当な様式で
エコー情報を与えることは通常ない。したがつ
て、表示を行う前にエコー情報信号に対して走査
変換を施さねばならない。たとえば、トランスデ
ユーサの超音波源から出た数百本の超音波ビーム
でトランスデユーサの扇形領域を電子的または機
械的に走査でき、エコー・データは超音波ビーム
の経路に沿つて戻る。各エコー・データは、実時
間映像発生装置において、400ピクセル（pixel）
台の映像情報を含む。

したがつて、映像情報のピクセルを表す二次元
フオーマツトで入来エコー情報を一時的（少くと
もフレーム期間）に貯えるある種の記憶装置が用
いられる。貯えられた映像は表示装置、一般に標
準的なテレビジヨンCRT表示装置、の要求に適
合する様式で、順次検索できる。そのような記憶
装置としては映像蓄積管からダイナミツク・メモ
リチツプに及ぶ。ダイナミツク・メモリチツプは
現在のデジタル超音波走査回路にとつては非常に
望ましいものである。

そのようなメモリチツプの利用にあたつては、
トランスデユーサと表示サブシステムにより必要
とされるアクセス速度をできるだけ低くすること
が非常に望ましい。その理由は、メモリチツプの
コストがそのアクセス速度に逆比例するからであ
る。しかし、トランスデユーサと表示装置のアク
セス速度を低くするという要求は容易には行われ
ない。たとえば、標準的なテレビジヨンの走査速
度でリアルタイムで走査される512行×512列の映
像情報より成る貯えられている典型的な長方形ピ
クセル・グリツドの場合には、ビデオ出力単独の
場合のピクセル・アクセス速度は63.5マイクロ秒
で512ピクセル、すなわちアクセス周波数は
8.06MHzである。これはもちろん、エコー・デー
タを同時に入力するものとした場合のそれ以上の
アクセス速度に対する要求を考慮に入れていな
い。たとえば2HHzという典型的な下端速度でデ
ータをメモリに同時に書込むものとすると、全体
的なメモリアクセス速度の要求は既に10MHzをこ
えている。そのようなメモリ・アクセス速度要求
は高速で、かつ高価なメモリ部品でのみ応ずるこ
とができる。

アクセス時間を短縮することを容易に行うため
に最近行われた提案の１つは、映像メモリを別々
のページにして構成することである。そのような
別々のページによつて、少くともビデオ出力動作
中に、それらのページの少くともいくつかの素子
を同時にアクセスできる。映像メモリの各素子は
経路指定番号すなわちマツピング番号がつけられ
ているのが示される。そのマツピング番号は８ペ
ージのうち、そのメモリ素子に対応する映像情報
のピクセルを蓄積すなわち見出すことができる１
つのページを識別する。ピクセルは８ページにわ
たつて貯えられるからページの指定番号は０番か
ら７番まである。各行を横切つて素子のページの
指定番号は０から７までくり返えし生ずる。

標準的なフオーマツトに適合するようにするた
めに通常行われる、メモリが引き続く行に沿つて
読出されるビデオ出力動作のためには、８ページ
の全てを同時にアクセスできる。したがつて、８
素子ブロツクをバツフアへ与えることができ、表
示するためにそのバツフアから個々のピクセル素
子を直列に検索できる。このようにして、出力動
作のためにメモリ・アクセス速度に対する要求を
1MHz、すなわち、従来必要であつた8MHzの８分
の１に低下させることができる。しかし、エコ
ー・データ情報の入力のためには、従来の約2M
Hzというアクセス速度の必要性は何ら改善されな
い。その理由は、受けたエコー・データ情報の向
きが、種々のページへの分配をそれに沿つて可能
となるようなメモリの水平行に一般に一致しない
ために、入力動作中は並列アクセスが一般に可能
ではないからである。

このことは、少くとも入力動作のためにはピク
セルを個々にアクセスせねばならない従来のペー
ジ・メモリの構成の典型的な問題である。したが
つて、主として出力側の動作でアクセス時間を短
縮させるために、メモリの全体のアクセス速度の
要求は3MHzである。これは限定的な改善である
が、この改善により設計者はより安価な部品を用
いて、中程度の管理できる応答時間とアクセス速
度のメモリを設計できる。

しかし、第１図に典型的に示されているような
種類のメモリの構成は、最新のトランスデユーサ
走査装置の要求を楽に取り扱うための十分な改良
ではない。最新の高速トランスデユーサ走査装置
は非常に多くのエコー信号情報を容易に与えるこ
とができるから、データ入力のためのメモリ・ア
クセス速度は、先に述べた2MHzではなくて、5M
Hzにも達する。たとえば、そのような高速走査装
置は、その扇形走査パターンの１本のレイ・ライ
ン（ray line）に沿つて、そのレイ・ラインか
ら、浅い深度に対しては、12KHzまたはそれより
高速でエコー情報を得ることができる。そのよう
な各情報ラインは平均して400個のピクセルを含
むことができる。したがつて、データ入力のため
のアクセス速度の要求は4.8MHzにできる。

アクセス速度を更に高くする別の要因も存在す
る。メモリ内に既にあるデータで入来データを処
理できるようにするために、入来データの全ての
書込み動作ごとに読出し動作を行うものとする
と、前記した4.8MHzのアクセス速度は２倍の
9.6MHzになる。このアクセス速度はビデオ出力
動作に必要なメモリ・アクセス速度の上昇分はも
ちろん含まれない。前記したように、出力動作の
ために行に沿う並列アクセスでも、出力動作を行
うことは、メモリ全体のアクセス要求は良いマー
ジンで10MHzをこえることを意味する。しかし、
この要求に応えるためには、従来のページ・メモ
リ・オーガニゼーシヨンでも高速で、しかも使用
できないほど高価な部品を使用する必要がある。

メモリをページ構成にすることの有用性と実用
性を更に損うのは、与えられたピクセルまたはそ
の対応するデータを割当てられるページ・メモリ
内の正しいアドレスを決定するために適切な論理
回路を必要とすることである。第１図に示されて
いるようなメモリの構成は、与えられたピクセル
素子をどのページに記憶するかを知らせるだけで
あることは明らかである。すなわち、このメモリ
はそれ自体では、ピクセルに対応するデータ語の
実際の蓄積または検索のために、そのページ内の
実際のアドレスを与えるものではない。ページ・
メモリのアドレスを計算するためのそのようなロ
ジツクは複雑で、構成にコストがかかりすぎ、前
記した少くとも入力動作中の場合のように、個々
のピクセルを個々にアクセスせねばならない時に
とくにそうである。

したがつて、本発明の目的は、複雑で高価なメ
モリ部品を用いることなしに、非常に高いアクセ
ス速度、いいかえれば非常に広い帯域幅の要求に
応える走査変換記憶装置を得ることである。

本発明の他の目的は、最近の高速扇形走査器の
出力を従来のテレビジヨン表示器の入力に適合さ
せるデジタル走査変換装置を得ることである。

本発明の更に他の目的は、入力動作と出力動作
の双方に対して並列メモリ・アクセスをアクセス
速度の要求に適合させることができ、しかも性能
が極めて高い新規なメモリ構成を得ることであ
る。

本発明の別の目的は、構造をできるだけ簡単に
し、ロジツクに対する要求をできるだけ少くし、
かつアクセス速度に対する要求をできるだけ低く
するために、簡単な演算により決定できる個々の
アドレスを有するページより構成される新規なメ
モリの構成を得ることである。

本発明の更に別の目的は、安価なダイナミツ
ク・メモリチツプで構成でき、しかもより複雑で
高価なメモリのアクセス速度を有する新規なメモ
リの構成を得ることである。

本発明によれば、Ｍ個の映像メモリ列およびＮ
個の映像メモリ行に構成された、データ語の二次
元アレイの記憶装置は、複数（Ｘ個）のページ・
メモリを含む。各ページ・メモリはｍ個のページ
列とｎ個のページ行に配列されたデータ語を貯え
る。ここでｍ＝Ｍ／Ｎ、ｎ＝Ｎであり、Ｘは１よ
り大きい整数である。記憶装置における二次元ア
レイにおいて、各映像メモリ列はＸ個のデータ語
を含む列ブロツクで、また、各映像メモリ行はＸ
個のデータ語を含む行ブロツクで構成される。列
ブロツクおよび行ブロツクにおけるそれぞれのデ
ータ語は、ページ・メモリのページ番号とページ
列およびページ行により識別される。

データ語は、列ブロツクを用いてページ・メモ
リに記憶される。列ブロツクそれぞれにおけるデ
ータ語は、異なるページ・メモリに組合わされ
る。そのページ・メモリにおいて、データ語は、
それの映像メモリ列に応じ、映像メモリ列Ｘ個ご
とに変わるページ列に組合わされる。データ語そ
れぞれのページ行の決定には、映像メモリ列番号
と当該データ語のページ番号との加算（モジユロ
Ｘ）が用いられる。ページ番号は次のように定め
られる。すなわち、記憶装置の二次元アレイにお
いて、相互に隣接したＸ個の映像メモリ列と相互
に隣接したＸ個の映像メモリ行とが重なりあう領
域内にて、同一のページ番号が斜線状の配列をな
し、そして、列ブロツクにおける最初のページ番
号が次の映像メモリ列に移る毎に１つづつ、０、
（Ｘ−１）、（Ｘ−２）、………１の配列にそつて変
化し、かつ、行ブロツクにおける最初のページ番
号が次の映像メモリ行に移る毎に１つづつ、０、
１、２、………（Ｘ−１）の配列に沿つて変化す
るように、ページ番号は定められる。

このようにすることにより、ページ行を映像メ
モリ行に等しくでき、データ語を行ブロツクを用
いて容易に読出すことができる。かくして映像メ
モリ列および映像メモリ行への並列アクセスが可
能とされる。

本発明の更に別の広い面においては、映像情報
の二次元の行および列のアレイのピクセルにそれ
ぞれ対応し、かつ映像列の１つにそれぞれ対応す
る引き続く超音波ビームで得られるデータ語を蓄
積し、検索するための方法によつて前記諸条件は
達成される。この方法は、全データ語を等分した
ものをデータ語蓄積場所のページの行と列のアレ
イ内に貯えるために、第１の複数（Ｘ）のペー
ジ・メモリを設ける過程と、映像列の１つの複数
（Ｘ）のデータ語より成る引き続くブロツク内に
入来データ語をくり返えし受け、その各データ語
を異なるページに同時に貯える過程とを含む。こ
の後者の過程は、入来レイすなわち列の数をＸ、
モジユロＸ、から差し引くことによりその超音波
ビームの第１のピクセルのページ番号を決定し、
それから、第１のレイ・ピクセル・ページ番号か
ら、０、１、２………（Ｘ−１）の範囲内で、く
り返えし増加させることによりレイ以後の入来ピ
クセルのページ番号を決定し、そのページ番号に
対応するページ・メモリに入来ピクセル・データ
語を受ける過程を含む。この方法は、複数（Ｘ）
のデータ語の同時に存在するブロツク中のペー
ジ・メモリの引き続く行をくり返えし読出して、
映像情報の行を構成する過程も含む。この過程
は、０、（Ｘ−１）、（Ｘ−２）、………１の範囲に
わたつてくり返えし増加することにより、行ブロ
ツクのデータ語のページ番号を示すページ番号を
発生する過程を含む。前記範囲の第１のページ番
号は行の数により与えられる。このようにして、
列に入力され、または列において得られるピクセ
ルの二次元アレイが、ブロツクの各語ごとに、異
なるページ・メモリに同時に存在するブロツク内
に貯えられて、必要があれば時間の一部の間にメ
モリ・ページに入力できるようにし、メモリ・ア
クセス速度要求を軽くする。本発明により行と、
同時に存在する並列行ブロツクの読出しが可能と
なり、それにより、標準テレビジヨン表示サブシ
ステムに適合する水平ライン出力へ走査変換でき
るようにし、更に本発明の方法以外で可能であつ
たものよりも高速でその出力を発生し続けること
が可能となる。

以下、図面を参照して本発明を詳細に説明す
る。

第２図は本発明の主な実施例に従つて、走査変
換器と映像蓄積メモリにとくに重点を置いた超音
波映像発生装置の簡略化したブロツク回路図であ
る。トランスデユーサ要素１０は、この映像発生
装置の残りの部分へ、たとえば患者の内部器官か
らトランスデユーサへ戻つてくるエコー映像デー
タを表すアナログ振幅信号を与える。トランスデ
ユーサ要素１０は、たとえば機械的または電子的
に走査されるフエーズド・アレイである単一の素
子であるトランスデユーサを含む。そのフエーズ
ド・アレイは、第３図に概略示されているよう
に、数百本の分解可能な超音波ビーム線で構成さ
れる扇形部分を掃引する。前記素子は電子的に走
査する方が好ましい。トランスデユーサ要素１０
は、多数、この場合には256本、の各超音波ビー
ム線を表すエコー振幅信号をアナログ−デジタル
（Ａ／Ｄ）変換器１２へ直列に供給する。Ａ／Ｄ
変換器１２は入力マルチプレクサ１４へエコー振
幅信号を与える。それによりそれらの信号は、第
３図に示されている扇形フオーマツトに従つて映
像情報のピクセルをそれぞれ表すデジタル語にさ
れる。256本の超音波ビーム線が映像メモリの256
の列に相関させられ、超音波ビームは標準テレビ
ジヨンの水平ラスタ線（ラスタ線の全部で525本
のラスタ線の標準的な補数の最初の512本だけが
利用されることを除く）に重畳されると見なされ
る。映状情報のピクセルは各超音波ビーム線とラ
スタ線との交点（第３図には黒点で示されてい
る）により形成されると考えられる。このよう
に、ピクセルは一様には分布されずに扇形の走査
弧（この弧の張る角度は、第３図の場合には84
度）の中に入り、かつこの扇形の要近くではより
多く集中する傾向がある。しかし、ピクセルのこ
の実際の扇形パターンは走査変換蓄積中に「ひず
まされる」。その理由は、蓄積メモリの列が角度
をもつて拡げられている超音波ビームと同一のも
のとして扱われるからである。このひずまされて
いるフオーマツトはそれ自体では、入力アクセス
が映像メモリ構成の個々の列のみに沿つてアクセ
スするのに限定されるという事実によることを除
き、メモリ・アクセス要求を軽減するものでな
い。しかし、後で説明するように、入力動作と出
力動作の双方の並列アクセスできるようにする新
規なメモリ構成を可能にする第一歩である。

入力マルチプレクサ１４はＡ／Ｄ変換器１２か
ら入来する各データ語を、円周上に逆時計回りに
位置させられる０から７までの８つの出力端子の
うちの１つの出力端子へ向ける。第３図の最初の
レイの場合には、それに対応する最初のデータ語
が第１の出力端子０へ向けられる。各出力端子は
対応するデータ語を、８素子バツフア１５の対応
する素子へ与える。バツフア１５の０から７の各
素子は、ページ・メモリの８つのデータ入力端子
０ａ〜７ａのうちの１つの入力端子をそれぞれ介
して、８つのページ・メモリ０〜７のうちの対応
する１つのページ・メモリに直結される。バツフ
ア１５が一杯にロードされると、そのバツフアの
全部で８つのデータ語の素子内容（各素子内容は
蓄積すべき映像情報のピクセルに対応する）がペ
ージ・メモリ０〜７のうちの対応する１つのペー
ジ・メモリに完全なブロツクとして同時に放出さ
れる。したがつて、最初のレイの最初の語がペー
ジ・メモリ０に貯えられ、最初の８素子ブロツク
語の以後の語が、残りのページに直列の順序で貯
えられる。これは、最初のレイがページ・メモリ
に貯えられるまで、８つのデータ語の到達する各
ブロツクに対してくり返えし行われる。

以後のレイに対しても、以後のレイの最初の素
子がページ・メモリ０に必ずしも貯えられないこ
とを除き、蓄積の機構は前記と同様である。その
代りに、入力すべき新しいレイが到達した時に、
第４図に示されている映像メモリ構造に従つて、
後述する要素により入力マルチプレクサ１４がリ
セツトされる。前記したように、映像メモリ構成
の各素子は、第３図に示されているような512行
×256列の映像情報のピクセル・グリツドすなわ
ちピクセル・マトリツクスのピクセルに対応す
る。各列はトランスデユーサ要素１０からの情報
の半径方向の線の１本に対応する。行は標準テレ
ビジヨン表示装置のラスタ線に対応し、ピクセル
がラスタ線とレイとの交点で定められる。映像マ
トリツクスすなわちメモリ構成の各素子位置にお
ける番号は、８つのページ・メモリ０〜７のう
ち、素子位置に対応するピクセルが割当てられる
１つのページ・メモリを識別するページの指定番
号すなわちマツピング番号である。映像マトリツ
クスのピクセルはメモリの８つのページに貯えら
れるから、マツピング番号は第２図に示すように
０から７まである。８ページ以外の数のページに
蓄積することも可能である。本発明で８ページを
選択したのは、行と列の総数を容易に分割できる
という便宜上からである。

第４図からわかるように、各レイすなわち映像
メモリ列に対するページ・メモリへのマツピング
番号すなわちページ番号は、０から７の範囲内で
の（列ブロツクに対応する）繰返しが、その映像
メモリ列が終わるまで反復される。しかし、新し
い映像メモリ列の開始時には、その新しい映像メ
モリ列は異なるページ番号で始まる。映像メモリ
列０（１番目の列）はページ番号「０」から始ま
る、一連（64個）の列ブロツクで構成される。各
列ブロツクには０から７までの順序のページ番号
が割当てられている。映像メモリ列１の各列ブロ
ツクには、７で始まる、７、０、１、２、３、
４、５、６のページ番号が割当てられている。映
像メモリ列２の各列ブロツクには、６で始まる、
６、７、０、１、２、３、４、５のページ番号が
割当てられている。そして、列ブロツクにおける
最初のページ番号は、次の映像メモリ列に移る毎
に１つづつ、０、（Ｘ−１）、（Ｘ−２）、………１
の配列にそつて変化する。ここで、Ｘは、記憶装
置を構成するページ数（ページ・メモリの数）で
ある。

映像メモリ行も、同様に８個のデータ語を含む
行ブロツクで構成される。しかし、行ブロツクに
おけるページ番号は、７から０の範囲で順次減少
する向きに変化する。そして、各映像メモリ行の
行ブロツクの最初のページ番号は異なつている。
例えば、映像メモリ行０（１番目の行）は、ペー
ジ番号は「０」で始まる、一連（32個）の行ブロ
ツクで構成される。各行ブロツクでは、ページ番
号０、７、６、５、４、３、２、１の順序とな
る。映像メモリ行１の各行ブロツクには、１で始
まる、１、０、７、６、５、４、３、２のページ
番号が割当てられている。そして、行ブロツクに
おける最初のページ番号は、次の映像メモリ行に
移る毎に１つづつ、０、１、２、………（Ｘ−
１）の配列にそつて変化する。Ｘはページ数であ
る。

第４図に示すメモリ構成の主なマツピング特性
によればあるページ・メモリ（従つてページ）の
データ語ないしそれに対応するピクセルが、メモ
リ構成の対角線に沿つて割当てられるということ
が第４図からわかる。別の主な特性は、ブロツク
の素子の数が行と列の双方に対して同じであるこ
と、および任意のそのようなブロツク内において
は各素子または対応するピクセルにそれぞれ異な
るページが割当てられることである。その結果と
して、出力動作ばかりでなく入力動作に対しても
メモリの並列アクセスが可能となり、また、行に
沿つてばかりでなく、列に沿つても並列アクセス
が可能となる。この実施例においては、そのよう
な並列アクセスは８つのブロツクで行うことがで
きる。その理由は任意のブロツクの各ピクセルが
別々のページ・メモリに属しており、そのペー
ジ・メモリは残りのページと並列にアクセスでき
るからである。したがつて、たとえばメモリ構成
の全体の行でまたは扇形走査の完全なラスタ線に
対応する全部で256ピクセルを32の並列ページ・
アクセス（各ページ・アクセスは同時に８つのピ
クセルを伴う）でアクセスできる。同様に、メモ
リ構成の全体の列または扇形走査の全体の走査線
に対応する全部で512のピクセルを、わずかに64
の並列ページ・アクセスでアクセスできる。各ペ
ージ・アクセスは１度に８つのピクセルを含む。
もちろん、求められるアクセスの数と、ブロツク
の大きさと、必要なページの数は、ある特定の用
途に適合するように全て変えることができる。

第４図に示す種類のメモリ構成は第５図、第６
図、第７図に示すように変えることもできる。た
とえば、第５図では、第４図の列とは異なり、列
と行との素子には順方向に一連番号がつけられて
いる。また、第１の列と第１の行との第１の素子
は第４図におけるのと同様に０である。第６図で
は、列と行とには逆の順序で番号がつけられ、第
１の列と第１の行との最初の素子は７である。第
７図は、第１の素子が０であることを除き、第６
図に類似する。これらの全ての変更例は８つの素
子より成る基本ブロツクを含むことに注意された
い。もちろん、ブロツクに含まれる素子の数を８
より多くも、少くもできるが、最も好適な素子数
は４〜12である。しかし、いずれにしても、メモ
リ構成の前記した主な特性が存在していなければ
ならない。行と列の双方の並列アクセスを可能と
すべきであるならば、共通の（ページの）指定番
号を対角線に沿つて並べること、および、列と行
の双方のブロツクが同数の素子を含み、かつ与え
られたブロツク内の各素子を異なるメモリ・ペー
ジに割当てるようにすること、の少くとも一方を
行なわねばならない。これは、複数の行と複数の
列ブロツクが、少くとも１つの同一のマツピング
番号を有するように組合わされることを意味す
る。

再び第２図を参照して、第２図に示す装置は第
４図に示すメモリ構成すなわち映像メモリ・マト
リツクスを構成および発生するものであつて、扇
形走査の引き続く各レイの入来ピクセルが、第２
図に示されている構成に従つてページ・メモリに
どのようにして分配されるかを示すものである。
入力動作中は、入力マルチプレクサ１４は０から
７までの逆時計回りの循環のために、メモリ構成
の全入来レイすなわち全入来列のページ・アドレ
スを自動的に発生する。第２図に示す装置は、問
題のレイの第１のピクセルに対して正しい開始番
号が設定された時に、映像列すなわちレイの512
の各ピクセルに対して１回ずつ列の１から７まで
の範囲にわたつて単に１だけくり返えし増加する
ことにより、第２図の装置は前記ページ・アドレ
スを発生する。この第１のページ番号の決定（第
４図のメモリ構成により与えられるものに一致し
て）と、「時計回り循環」効果、が第８図に示さ
れている簡単な論理回路により実際に行なわれる
（第８図の回路は本発明の原理の１つの可能な実
現である）。トランスデユーサ要素１０は各入来
レイのための番号情報、０〜256、を通常の要素
を介して第８図の回路へ与える。前記したよう
に、各入来レイには映像メモリ構成列の１つが組
合わされるから、そのレイ番号は映像列の番号で
ある。それから、その論理回路は入力されている
レイの番号または対応する映像列すなわちメモリ
構成列の番号を単に追い、８からその番号の減算
（モジユロ８）をする（すなわち、許される増加
の範囲は０から７にすぎない）。もつと正確にい
えば、入来レイの第１のサンプルすなわち第１の
素子に対する入力マルチプレクサ１４のスタート
位置は、列／レイ番号の最下位（LSB）から３
つの位までのビツトの８からの減算（モジユロ
８）をすることにより与えられる（列アドレスは
８ビツト・データ語で指定されると仮定してい
る）。したがつて、たとえば、映像列すなわちレ
イ５の第１の指定番号はその第１の素子に関連す
る指定番号（８−５）すなわち３である。映像列
１の第のページの指定番号は（８−１）すなわち
７である。

第８図は入来レイの「第１のページ番号」を決
定するための論理回路を含み、第２のＡ／Ｄ変換
器１２と入力バツフア１５を詳細に示すブロツク
図である。第８図には入力マルチプレクサも示さ
れている。入力バツフア１５の各素子０〜７はセ
レクタ１８の出力端子０〜７のそれぞれ１つに接
続されるストローブ入力端子も有しているのが示
されている。しかし、ページ０がセレクタ１８の
出力端子０に接続されているが、セレクタ１８の
残りの出力端子はページへ逆の順序で接続される
ことに注意されたい。したがつて、セレクタの出
力端子１はページ７に、出力端子２はページ６
に、出力端子３はページ５に、…、出力端子７は
ページ１に、それぞれ接続される。セレクタ１８
の入力は番号０〜７のうちの１つを示す２進コー
ドを運ぶ３ビツト信号である。セレクタ１８の機
能はこの３ビツト信号を復号することだけであ
る。セレクタ１８は３ビツト・ダウン・カウンタ
１９の出力端子からその信号を受ける。カウンタ
１９はトランスデユーサ要素１０から、新しい各
レイ入力に伴う映像列の番号すなわちレイの番号
の最下位の３つのビツト（LSB）を受ける。
Ａ／Ｄ変換器１２とダウン・カウンタ１９は入力
データ・クロツクにより通常のようにして制御さ
れるから、Ａ／Ｄ変換器１２は適切に増加させら
れて入来アナログ入力信号をデジタル化し、カウ
ンタ１９は各入来ピクセルごとにカウント値を減
少させる。しかし、カウンタ１９は別のロード入
力端子を有する。そのロード入力端子には新しい
レイすなわち列の発生を示す信号がトランスデユ
ーサ要素１０から与えられる。ダウン・カウンタ
１９の主入力端子Ａ，Ｂ，Ｃに与えられた映像列
の番号の３つのLSBはセレクタ１８へ直接送ら
れる。セレクタ１８はそれら３つのLSBを復号
し、適切なバツフアを作動させる。そのレイのク
ロツク制御が開始されると、ダウンカウント動作
が、最初に入力されたページ番号からダウン・カ
ウントを開始し、出力端子０〜７の範囲にわたつ
てくり返えしダウン・カウントを行う。

たとえば、この回路は第１の映像すなわちレイ
の第１のピクセル（列０）、すなわち列０の「第
１のページ指定番号」を次のようにして決定す
る。すなわち、第１のピクセルは列スタート信号
の発生とともにセレクタに到達する。それから、
列スタート信号に応じてダウン・カウンタ１９が
零リセツトされ、ダウン・カウンタ１９の主入力
端子における映像列番号０の３つのLSBが、カ
ウンタ１９からセレクタ１８へ直接与えられ、０
として復号される。そして、セレクタの０出力に
より作動させられたバツフア１５の０素子が、メ
モリの構成により求められているように、レイ０
の第１のピクセルをページ・メモリ０に確実に蓄
積させる。次のピクセルに対しては、クロツク動
作が始まつてダウン・カウンタ１９は（１、１、
１）までダウン・カウントする。その（１、１、
１）はセレクタ１８により７として復号される。
しかし、この出力７はバツフア素子１に与えられ
てそのバツフア素子１を作動し、レイ０の次のピ
クセルをページ・メモリ１に確実に蓄積させる。
それは第４，９図に示されている映像メモリ構成
により求められている適切な蓄積である。このよ
うにして、この回路は各列の第１の指定番号を見
出すために求められている減算を行い、それから
自動的にサイクルして、各列の以後の各ピクセル
に対する残りのページ指定番号を発生する。

データ語のブロツクがマルチプレクサ１４によ
りバツフア１５へ入力されると、それらのデータ
語はバツフアの８つの素子と、各データ語の指定
番号とに対応するページのデータ入力端子０_a〜
７_aに直接分配される。しかし、それによつてペ
ージ・メモリへ与えられたデータは、そのペー
ジ・メモリの特定のアドレスに書込む必要があ
る。したがつて、第９図のページ・アドレス回路
は各データ入力のために正しいページ・メモリの
列と行とのアドレスを計算し、それらのアドレス
をメモリの適切なアドレス入力端子０_a〜７_aに中
継する。この回路は、第１０図に示す構成に従つ
て、ページ・メモリへ映像メモリ・ピクセルを分
配する。ページ・メモリ構成は映像メモリの構成
とは区別せねばならない。その理由は、各ペー
ジ・メモリも行と列に組織される。したがつて、
「ページ行」と「ページ列」という用語は映像メ
モリ構成での行と列から区別するために用いられ
る。映像メモリの８ピクセルのブロツク内でのペ
ージの順序は、前記したように、種々のメモリ行
または種々のメモリ列とともに変るから、各メモ
リ・ページに対するデータのアクセス動作は、用
いられる特定の映像メモリ構成に応じて、通常複
雑である。また、そのアクセス動作は、採用され
るページ・メモリの特定の構成結果として更に複
雑になることもある。しかし、いくつかのかなり
まつすぐなページ・メモリ構成が可能である。そ
れらのメモリ構成の１つがこの実施例に用いられ
る。そのメモリ構成が第１０図に示されている。
第１０図に示されているように、各ページは32列
×512行に構成されることがわかる。そうすると、
各ページ列の対応する素子は映像メモリ構成のマ
トリツクス全体にわたつて、第１のページ・メモ
リ（０ページ）の構成を示す第１１図に示すよう
に、ジグザグに蛇行する。

各ページは32のページ列（８つの映像列に対し
て１つづつ）を含むから入来データのためのペー
ジ列アドレスは８つのレイ（映像列のため）ごと
に１回だけ変化することに注意されたい。たとえ
ば、最初の８つのレイに対して、全ての入来デー
タが第１のページ列に入れられる。第２の８つの
レイに対して、全ての入来データが第２のページ
列に入れられる。このようにして各８つのレイに
対して、全ての入来データがそれぞれのページ列
に入れられる。したがつて、任意に与えられた入
来データ・ピクセルに対するページ列アドレス
が、映像メモリ列アドレス／レイ番号の５つの最
上位ビツト（MSB）を復号するだけで得られる。
このために８つの映像列すなわちレイごとに１回
だけ増加して、前記したようにページ・アドレス
の列位置を設定する。

映像列ブロツク内の各入来データ・ピクセルの
ためのページ行アドレスに対して、ピクセルのレ
イ番号／映像メモリ列番号（３つのLSB）が、
映像メモリ構成中の入来ピクセルに関連するペー
ジ番号に加算（モジユロ８）され、その結果は問
題のページ・メモリ行アドレスの３つのLSBに
対して用いられる。たとえば、第１０図において
左斜線クロスハツチ・ページ部分は、入来レイす
なわち映像メモリ構成の第１の列ブロツクのピク
セルが８つの各ページ・メモリに貯えられる場所
を示すものである。したがつて、たとえば、入来
レイ０の第１のブロツクからのピクセルに対する
ページ行アドレスの計算においては、第１のピク
セルのページ行アドレスは（零＋０、モジユロ
８）すなわちページ行０により与えられる。第１
のブロツクの第２のピクセルに対しては行アドレ
スは（零＋１）すなわちページ行１である（もち
ろん、ページ１のページ行１である。ページ自体
は問題のピクセルに対応する全体のメモリ構成の
マツピング番号から知られる。それは各入来ピク
セルごとに第８図の回路により発生される。）第
３のピクセルに対して、行アドレスは（零＋２）
または（ページ２の）行２である。第１のレイの
第１のブロツクの以後のピクセル３，４，５，
６，７は第１０図に示されているように、同様に
ページ・メモリ３，４，５，６，７のそれぞれの
行３，４，５，６，７に書込まれる。前記したよ
うに、それらの全てのピクセルは第１のレイから
のものであるから、ページ列アドレスは全てに対
して列０である。それらのピクセルに対応するデ
ータ語は、バツフア１５により割当てられて、そ
れぞれのページ・メモリのデータ入力端子へ同時
に与えられるから、それらのピクセルは、第９図
のアドレス計算回路により前記したようにして計
算されたそれらのアドレスを用いるページ・メモ
リへ次に書込まれる。

入来ピクセル（第１０図に示されていない）の
ためのページ行とページ列とのアドレスのマツピ
ングすなわち計算は同じ原理に従つて行われる。
たとえば、レイ３の第１のブロツクに対してはペ
ージ行アドレスは、そのブロツクの第１のピクセ
ルに対して、（３＋５、モジユロ８）すなわち零
である。ブロツクの第２のピクセルに対してはペ
ージ行アドレスは（３＋６、モジユロ８）すなわ
ち１である。また、第３のピクセルに対してはそ
れは（３＋７、モジユロ８）すなわちページ行２
（ページ７の）である。第４のピクセルに対して
それは（３＋０）すなわちページ行３（ページ０
の）である。任意のレイすなわち列において２番
目以降のブロツクに対しては、ブロツクの番号も
用い、その番号の８の倍数を加えて実際のページ
行アドレスを発生する。たとえば、レイ０、（映
像メモリ行８）、の第２のブロツクの第１のピク
セルに対しては、ページ行アドレスは（０＋０）
プラス８すなわちページ行８である。第１のブロ
ツクより語のブロツクのための付加数は、映像行
アドレスの６つのMSBを復号することによつて
実際に得られる。その付加数増加は８データ語の
入来列ブロツクごとに１回生じる。映像の最初の
８つのレイからピクセルが入力され続ける間は、
ページ列アドレスについては、上記した全てはそ
れぞれのページの第１の列（列０）内に置かれ続
ける。

第９図の回路は入力動作と出力動作の双方に対
するページ・アドレスの実際の計算のために利用
され、アドレス信号を第２図のアドレス入力端子
０_a〜７_aへ供給する。それらの入力端子は第９図
に詳しく示されている。行アドレス信号の９つの
２進ビツトを適応させるために行アドレス入力端
子には記号R₀…R₈がつけられ、列アドレス信号
の８つの２進ビツトを適応させるために列アドレ
ス入力端子には記号C₀…C₇がつけられる。それ
らの入力端子には対応する線が組合わされる。そ
れらの線には、全体の映像マトリツクスに従つ
て、各入来ピクセルまたはデータ語ブロツクに対
する映像メモリの行と列のアドレスが供給され
る。入力動作に対しては、映像列の番号は入力レ
イの番号でもあるから、入力端子C₀…C₇に対す
る映像列アドレス信号がトランスデユーサ１０か
らの各レイとそのピクセルの入力をトラツキング
し、かつそれに応答して８ビツト列アドレスを発
生する通常の要素により発生する。同様に、その
ような従来の要素は入来レイ／列の８つのピクセ
ル／データ語の各列ブロツクの入力のトラツクも
行い、それに応答して映像行アドレスの６つの
MBSを発生する。（入力動作に対しては、追従さ
れる事象、それは列ブロツクの発生である、が８
つの語ごとに１回、すなわち、８つの映像行ごと
に１回だけ起るから、残りの行のLBSは必要と
されない。しかし、後で説明する出力動作のため
には行LBSが必要となる。）各データ語入力のための映像行アドレスの３つ
のLSBを伝える線は複数のマルチプレクサ／セ
レクタ０〜７のＡ入力端子へ導かれる（そして、
列LSBは、入力動作のために、複数の加算器１
〜７のＡ入力端子へ導かれ）、各マルチプレク
サ／セレクタと加算器は対応する１つのページ・
メモリが関連させられる。セレクタと加算器は入
力端子Ａ，Ｂと１つの出力端子を有する。各加算
器の出力端子はその対応するセレクタのＢ入力端
子に接続され、セレクタの出力端子はそれに関連
するページ・メモリへ行アドレス情報の３つの
LSBを供給する。マルチプレクサ／セレクタは
ＡモードとＢモードのいずれかに置くことができ
る。Ｂモードにおいては、対応する加算器からの
出力が関連するページ・メモリに沿つて送られ
る。Ｂモードは入力動作のために選択される。
（後で説明するＡモードにおいては、セレクタの
Ａ入力端子における信号がページ・メモリへ与え
られる。）各加算器０〜７のＢ入力端子へは２進
信号０〜７のそれぞれの１つが、定常信号を供給
する通常の信号発生器から送られる。各加算器の
ためのそのような２進信号は、加算器が組合わさ
れているページ・メモリの番号と同じ番号を示
す。加算器のＡ入力端子は各入力ピクセルのため
の映像列アドレスの３つのLSBを受ける。

入力動作中は、加算器は関連するページ・メモ
リのページ番号を示す固定信号を映像列番号に加
算（モジユロ８）し、各８つのページ・メモリに
対して同時に、列ブロツクの各入来データ語のた
めのページ行アドレスを発生し、それから入力バ
ツフア１５により各入来データ語はユニツトとし
て、第８図を参照して先に説明したそれぞれのペ
ージ・メモリ内に放出される。各加算器の３ビツ
ト・ページ行アドレス出力は関連するセレクタの
入力端子Ｂへ直接加えられ、それを通りすぎてペ
ージ・メモリ内に入り、そのページへの入来ピク
セルに対する正しいページ行アドレスの３つの
LSBとなる。（ページ・メモリ０に対しては、映
像列情報の３つのLSBを伝えるラインが対応す
るセレクタ０のＢ入力端子に直接接続される。）
もちろん、以上説明したことの全ては、バツフア
１５のバツフア素子からページ・メモリの８つの
データ入力端子０_a〜７_aに入力された各入来ブロ
ツクの８つのピクセルの全てに対して並列に行わ
れる。

また、映像行アドレス信号の６つのMSBもペ
ージ・メモリへ直接入力されることに注意された
い。これは入来レイの８つのデータ語ごとに１
回、すなわち、全ての列ブロツクごとに１回増加
するから、加算器１〜７とセレクタ０〜７の加算
動作により得られるページ行アドレスは、新しく
入来する各列ブロツクのために、第１０図に示さ
れているマツピング組織に合致して、８行の倍数
で置き換えられ、または進められる。

入来データの８つのレイごとにのみ変化するペ
ージ列アドレスは、映像メモリ列のMSBを伝え
る線によりページ・メモリへ簡単に直接入力され
る。そのために、全ての８つのレイが終つた時
に、要求に応じて、ページ列が増加させられる。

これまでは入力動作のみについて説明してき
て、映像情報の256の各レイ（各レイは数百のピ
クセルを含む）がそれぞれのデータ語にどのよう
にして変換され、かつ１度に８つのピクセルのブ
ロツクで８つの個々のペーシ・メモリにどのよう
にして分布させられ、それによりアクセス時間の
要求が劇的に軽減されるかを示した。しかし、そ
れに加えて、第４図に示す映像メモリ構成により
アクセス時間の要求を同様に軽減するとともに、
並列ブロツクで行われる出力動作のためにその他
の利点を得ることも可能となる。

ここで、メモリ・ページが、第４図に示すメモ
リ構成に従つて、完全なフレームの映像情報で完
全に入力されたと仮定すると、次は、並列アクセ
ス動作で、通常のテレビジヨン表示サブシステム
に供給するのに適したやり方で、ピクセルを検索
する点が問題となる。これは、第２図に示されて
いるように、第４図の映像メモリ構成の行に対応
する（かつ第３図の扇形走査の水平ラスタ線にも
対応する）引き続く線内のピクセルを検索し、か
つその検索を８つのピクセルのブロツクで行うこ
とにより、行われる。第９図を参照して後で説明
するようにして決定されるページ・アドレス場所
から、各ページ・メモリはデータ語／ピクセルを
出力バツフア２２の素子０〜７のそれぞれの１つ
へ同時に出力し、ピクセルの全体のブロツクがバ
ツフアへ同時に与えられるようにする。ブロツク
の各ピクセル／データ語がＡ／Ｄ変換器２５を経
てテレビジヨン表示サブシステムへ直列に出力さ
れる順序は、第１２図に示されている出力ページ
選択回路により、第４図の全体の映像ページ構成
に従つて決定される。一般的にいえば、第４図に
示されている映像メモリ構成における要求によ
り、続出すべき行の第１のピクセルに対し正しい
開始番号に出力マルチプレクサ２３が設定される
と、出力マルチプレクサ２３が出力端子７から０
まで逆時計回りに循環するために、続出すべき映
像行の引き続く各ブロツクに対して、出力マルチ
プレクサ２３はバツフア２２内のピクセルの各ブ
ロツクの正しい読出し順序を自動的に発生する。

この第１のページ番号の決定（問題の行に対す
る映像メモリ構成により与えられるものに従つ
て）と「逆時計回り循環」効果は、第１２図に示
す簡単な論理回路により実際に行われる。この回
路は単なる例示であつて、同じ機能を果す同様の
回路はいくらでも存在する。この回路は、512の
各映像行の出力をそれぞれの行アドレス信号でト
リガする通常の制御器に応答する。出力すべき行
のこの行アドレス信号の番号の３つのLSBは、
読出される映像行の第１のピクセルに対するペー
ジ番号でもある。第１２図は出力バツフア２２か
ら読出すやり方の詳細と出力マルチプレクサ２３
の構成を示すものである。入力ストローブと、デ
ジタル−アナログ（Ｄ／Ａ）変換器２５（第２
図）に接続されるバスへの出力に加えて、各バツ
フア素子は「出力可能化」入力端子も含む。各出
力可能化入力端子は出力セレクタ２８の出力端子
０〜７のうちの対応する１つの出力端子へ接続さ
れる。セレクタ２８は３ビツト２進入力を単に復
号して、その出力端子０〜７のうちの対応する１
つに出力を生じさせる。セレクタ２８への２進入
力は３ビツト・ダウン・カウンタ３０の出力端子
から供給される。カウンタ３０は映像メモリ構成
行番号を示す主３ビツト２進入力端子と、クロツ
クパルス入力端子と、行の終りと、新しい行をア
クセスするための始まりとを示す信号を受ける
「ロード入力端子」とを有する。

したがつて、出力のためのアクセス動作を開始
させるために、読出すべき行のためのクロツク制
御が開始される前に、「ロード」入力端子へ新し
い行アクセス・パルスが与えられる。このロード
入力端子に与えられた信号はカウンタ３０を、そ
のカウンタの主入力端子に与えられている映像構
成行アドレスの３つのLSB行番号に対応する８
つの番号０〜７のうちの１つにセツトさせる。行
の512の映像構成／行番号を表すそのような行ア
ドレス信号（９ビツト・データ語）は直列に出力
させることが望まれるが、通常の制御器で発生さ
せることもできる。それにより映像行番号がダウ
ン・カウンタ３０にロードされると、その番号は
セレクタへ直接送られる。そうすると、セレクタ
２８はその行番号を復号して、対応する適切なバ
ツフア素子が、読出される行の第１のピクセルを
出力できるようにする。それから、その行のその
語のピクセルに対するクロツク動作が開始され
て、その行に対して決定されたばかりの第１のペ
ージ番号から、ピクセルが１つ呼出されるたび
に、ダウンカウンタ３０のカウント値を１ずつ減
少させる。このカウンタ３０は０〜７の範囲にわ
たつてくり返えしダウンカウント動作を行つて、
先行するピクセルのページ番号を１だけ減少させ
ることにより、出力される行の以後の全てのピク
セルに対するページ番号を発生する。（０−１）
では７に達する。

もちろん、ページと、読出すべき行を含むピク
セルが貯えられる出力バツフア２２の対応する素
子とを決定しても、それ自体は、ページ・メモリ
のどこにその特定のピクセルが見つかるかは教え
てくれない。いいかえれば、読出すべき各ピクセ
ルに対してはページを知る必要があるばかりでな
く、ページ・アドレスを知る必要もあるから、各
ページから正しいピクセルが出力バツフア２２の
対応する素子０〜７へ出力され、そこから装置の
表示サブシステムへ与えられる。ここで第１０図
を再び参照する。第１０図には、映像ピクセルを
表すデータ語をページ・メモリへ記憶させる手法
のみならず、ページ・メモリからデータ語を読出
す技法も示されている。第１０図の下方に示され
ている８つのページ・メロイそれぞれにおいて、
右下がりのハツチングは、映像メモリ行０の第１
の行ブロツクのデータ語が貯えられている場所を
示し、通常最初に読出される場所を示している。
第１０図からわかるように、映像メモリ行０（第
１の行）の第１の行ブロツクにおける全てのデー
タ語は、全てのページ・メモリにおいて、第１の
ページ列（ページ列０）で第１のページ行（ペー
ジ行０）の位置に見出される。映像メモリ行０
（第１の行）における第２の行ブロツク（図示さ
れていない）に関しては、全てのページ・メモリ
において、第１のページ行でアクセスが行われる
が、ページ列へのアクセスは第２のページ列に対
して行われる。このように、映像メモリ行０にお
ける引き続く行ブロツク（図示されていない）の
ためには、第１のページ行でアクセスが行われる
が、ページ列へのアクセスは、行ブロツクがかわ
る毎にページ列を１だけ大きくして行われる。従
つて、出力動作のためのページ・アドレスは一般
的には次のように行われる。すなわち、ページ行
は映像メモリ行と等しく、ページ列は８つのピク
セルごとに１だけ増加され、従つてそれは映像列
アドレスの５つのMSBにより与えられる。

出力端子において前記ページ・アドレス決定を
行う回路は第９図に示す回路である（これは、入
力動作のためのページ・アドレスを決定するもの
であることも見た）。しかし、出力動作のために
は、マルチプレクサ／セレクタ０〜７は全てのモ
ードＡに切換えられ、それによりＡ入力端子にお
ける信号のみがページ・メモリへ与えられる。前
記したように、各セレクタのＡ入力端子の３本の
線は線R₀，R₁，R₂にそれぞれ接続される。それ
らの線は、512本のラスタ線／映像行を出力させ
るために、各データ語のための映像メモリ行アド
レスの３つのLSBと、映像行アドレス信号を発
生する前記した従来の要素からの入力とを伝える
（従来の要素も映像行アドレスの残りの６つの
MSBを線R₃〜R₈によりページ・メモリへ直接供
給する）。このように、マルチプレクサ／セレク
タはこのモードでは、映像メモリ行アドレスの３
つのLSBを各ページの入力端子R₀〜R₂へ直接、
同時に与える。一方、映像行アドレスの残りのビ
ツトは線R₃〜R₈を介してページへ与えられる。
そのために、出力動作に要求されるように、映像
マトリツクスすなわちメモリの行と同じ行がアク
セスさせられる。前記したように、映像行アドレ
スの５つのMBSも線C₃〜C₇を介して各ページへ
同時に与えられる。追従すべき事象は出力の各行
ブロツクの発生であるから、映像列アドレスの３
つのLSBは利用されない。出力の各行ブロツク
は映像列アドレスの5MSBにより与えられる。た
とえば、ページ列アドレスは、第１の８つのピク
セルに対しては列０である。その後で、要求に応
じて、８つの出力ピクセルごとに１回増加し、ま
たは出力の行ブロツクごとに増加する。このよう
にして、第９図の回路は出力動作のためのペー
ジ・アドレス決定を行う。

第１２図に関連して先に説明したように、出力
動作のためには、ブロツクの８つのピクセル全部
が、別々のページから同時に検索されることによ
り再び並列にアクセスされる。全てのページ・メ
モリはページ行アドレスと列アドレスを同時に供
給したから、それらのページ・アドレスは出力さ
れる全体に対して同じであり、ページ行アドレス
は出力される全ての行に対して変化しないが、列
アドレスは各ブロツクに対する８つのピクセルご
とに１だけ変化する。Ａモードにある時の第９図
の回路は８ページの全てに対して、ページ・アド
レスのピクセルに対するページ・アドレスを同時
に決定する。したがつて、各ブロツクの８つのピ
クセルは出力バツフア２２の素子０〜７に同時に
与えられる。出力バツフア２２の素子９〜７か
ら、第１２図の回路は前記したように動作して、
映像メモリの構成の各行のページ構成に従つて、
バツフアを正しい順序で出力させる。出力バツフ
アからいま直列に発生された出力はＤ／Ａ変換器
２５に与えられる。そうすると、このＤ／Ａ変換
器２５は出力信号を超音波映像発生装置のテレビ
ジヨン表示サブシステムへ与える。

したがつて、以上説明により、入力動作はもち
ろん、出力動作に対しても、等しい機能でメモリ
を並列アクセスできる。データ語はメモリの８つ
のブロツクの中に入力させられ、およびそれらの
ブロツクから出力させられるから、メモリのアク
セス要求は、本発明のメモリ構成と装置がなけれ
ば必要であるアクセス要求の何分の１かに軽くな
るために、安価で低速のメモリ部品を使用できる
ことになる。しかも性能は向上し、たとえばメモ
リ内に既に記憶されているデータで入来データを
処理するというような、余計な信号処理を行つて
も、この装置はリアルタイム・フエーズド・アレ
イ・トランスデユーサ要素の出力の取扱いに何ら
問題を生じない。更に、１ページのメモリ・アド
レスの計算が極めて簡単となり、比較的直線的な
演算でその計算を行うことができる。

【図面の簡単な説明】

第１図はとくに512行×512列の映像ピクセルの
構成を示す従来の典型的なメモリであつて、各ピ
クセル場所における数字が８つのメモリ・ページ
のうちのどれをそのピクセルに関連されるかを示
す線図、第２図は走査特徴と映像蓄積メモリ特徴
をとくに示す超音波映像発生装置のブロツク回路
図、第３図は第２図のトランスデユーサにより発
生され、半径方向のレイと、ラスタ線と、扇形走
査を行う映像ピクセルを含む扇形走査を示す略
図、第４図は第３図の扇形走査により発生される
映像に適合させるため、映像の対応する各ピクセ
ルを８つのメモリ・ページのうちの１つにマツプ
する、本発明の好適な映像メモリ構成を示す線
図、第５，６，７図はページ・メモリに対して映
像ピクセルのマツピングの異なる順序を有する第
４図に類似する別のメモリ構成を示す線図、第８
図は種々のページ・メモリに蓄積するために入来
映像データ・ピクセルの最初の分配を行うための
第２図に示す装置の一部を詳細に示すブロツク回
路図、および第４図に示す映像構成に合致する並
列アクセスのためのピクセルのブロツク図、第９
図は入力動作と出力動作のためにページ・メモリ
の各ピクセルの正確な場所を決定するために、第
２図の装置のためのある入力の用意を詳細に示す
ブロツク図、第１０図は主映像メモリ構成の種々
のメモリ場所における対応する場所へのピクセル
のマツピングを示す線図、第１１図は第１のペー
ジ・メモリの素子と全体の映像メモリ構成の素子
との対応性を示す線図、第１２図は並列アクセス
のための読出し中におけるピクセルの分配のため
の第２図に示す装置の一部を詳細に示し、かつ第
４図の映像構成に一致する表示のための適切な順
序にあるピクセルを示すブロツク図である。１０……トランスデユーサ要素、１２……Ａ／
Ｄ変換器、１４……入力マルチプレクサ、１５…
…入力バツフア、２２……出力バツフア、２３…
…出力マルチプレクサ、２５……Ｄ／Ａ変換器、
３２……ページ・メモリ。

Claims

【特許請求の範囲】１Ｍ個の映像メモリ列およびＮ個の映像メモリ
行に構成された、データ語の二次元アレイを記憶
し、上記映像メモリ列と映像メモリ行に並列にア
クセスできる記憶装置であつて：ページ番号をそれぞれ有し、ｍ個のページ列で
ｎ個のページ行に配列されたデータ語をそれぞれ
記憶するＸ個のページ・メモリにして、ｍ＝Ｍ／
Ｘかつｎ＝Ｎで、Ｘが１より大きい整数とされて
いるＸ個のページ・メモリと；データ語の複数の列ブロツクにして、それぞれ
が映像メモリ列に沿つて連続したＸ個のデータ語
に対応しているＸ個のデータ語を含んでいて繰返
される列ブロツクを、与えるための第１の手段
と；この第１の手段に接続され、上記列ブロツクそ
れぞれにおけるデータ語のそれぞれについて、ペ
ージ番号の１つとページ行およびページ列を選択
する第２の手段にして、上記列ブロツクそれぞれ
におけるデータ語が、異なるページ・メモリに組
合わされるようにするとともに、当該ページ列の
１つにして映像メモリ列Ｘ個ごとに変わるページ
列に、映像メモリ列に従つて組合わされるように
なし、データ語それぞれのページ行の決定には映
像メモリ列番号に当該データ語のページ番号をモ
ジユロＸで加算することを用い、もつて、上記列
ブロツクの各データ語をそれぞれ選択されたペー
ジ行およびページ列に記憶させる手段を有してい
る第２の手段と；映像メモリ行に沿つて連続したＸ個のデータ語
に対応しているＸ個のデータ語を含んでいる行ブ
ロツクを、上記複数のページ・メモリそれぞれの
所定のページ列とページ行へのアクセスにより、
ページ・メモリから読出す手段とを備え；上記第２の手段は、上記二次元アレイにおけ
る、相互に隣接したＸ個の映像メモリ列と相互に
隣接したＸ個の映像メモリ行とが重なりあう領域
内にて、同一のページ番号からそれぞれ成る斜線
状配列が定まり、そして、上記列ブロツクにおけ
る最初のページ番号が次の映像メモリ列に移る毎
に１つづつ、０、（Ｘ−１）、（Ｘ−２）、………１
の配列にそつて変化し、かつ、上記行ブロツクに
おける最初のページ番号が次の映像メモリ行に移
る毎に１つづつ、０、１、２、………（Ｘ−１）
の配列にそつて変化するように、データ語それぞ
れについてのページ番号の選択をすることを特徴とする記憶装置。２特許請求の範囲第１項に記載の記憶装置にお
いて、Ｘは８であることを特徴とする記憶装置。