JPS6160148A - イメ−ジデ−タメモリシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はメモリモジュールの数を少なくシ得て、しかも
任意の行１列方向のイメージ魚群、又はサブアレイを同
一メモリアクセスタイムでアクセスし得るイメージデー
タメモリシステムに関する。

情報処理装置で取り扱うデータには、イメージデータが
ある。この種のデータの処理においては、イメージデー
タは１つの整数より成るイメージ点の２次元アレイと考
えられるイメージアレイをメモリに貯え、そのアレイ中
の単一の行、又は列における一連のイメージ点や、小さ
な四角形（サブアレイ）中の一群のイメージ点のような
、選択されたイメージ魚群に対して同時に処理を加える
ことが必要になる場合がある。

このような処理においても、又イメージデータの処理を
高速に、しかも少ないハードウェア量で遂行し得ること
が望まれるところである。

〔従来の技術〕

上述のような処理の例として、イメージデータの表示、
印刷があるが、このような場合一般に走査方向にイメー
ジ点を高速に読み出すことが必要となる。そのため、イ
メージメモリは一般にワード編成で構成し、一度に複数
のイメージ点を読み出すことによって高速化を図ってい
る。

このようなイメージメモリのワード編成は表示。

印刷の走査方向が一定（行方向となっている）な限りに
おいては、満足し得るものであるが、その表示、印刷に
おいてイメージを９０°回転したイメージを出力したい
頻度もかなり大きい。その場合には、走査方向を縦にし
なければならない。しかし、従来のワード編成のメモリ
では、縦方向の連続したイメージ点を同時にアクセスす
ることはできない。そのため、従来においては、全イメ
ージデータを中央処理装置を用いて並べ替えて必要とす
る縦方向のデータを得ている。そのデータ量の多いこと
から中央処理装置の負荷が大きくなってしまう。

又、文字データのイメージデータへの挿入、抽出等の如
きブロックの挿入、抽出の処理を行ない得るようにする
ためには、イメージ点の四角形ブロック（サブアレイ）
を高速でアクセスし得ることが要求される。

このような行３列方向の連続データのアクセス、又は部
分行列のアクセスを行なうための技法も開発されている
。それはメモリモジュールへの割付けを列が変わる毎に
１つずつずらす第１の方式や、特定の規則に従ってイメ
ージ点のメモリモジュール割付け、アドレス割付けを行
なうようにした第２の方式のものである。第４図はそれ
らのシステム構成図である。

第４図において、イメージメモリはｎ個のメモリモジュ
ールａ１．ａ２＋　　・・・ａｎに分割され、これらメ
モリモジュールにメモリアクセス制御装置すからアドレ
ス信号が送られてそれらメモリモジュールから出力され
るｎビットはそのまま中央処理装置Ｃに送られるかマル
チプレクサｄで並直変換してプリンタｅ、ディスプレイ
ｆに送られる。

このシステムにおけるメモリモジュールへの割付けを列
が変わる毎に１つずつずらした例を示すのが第５図であ
る。この図の（５−１）はイメージデータの２次元アレ
イの一部を表し、その１つの枡が各々、１つのイメージ
点を示している。各枡の数字は割り付けられるべきメモ
リモジュールの番号を示している。即ち、同じ数字を書
いであるイメージ点は同一モジュールの異なるアドレス
に記憶されている。その各イメージ点へのアドレスの割
付けを示したのが第５図の（５−２）である。

このようにすることにより、全メモリモジュールにアド
レス“０”を指定すれば、最上催行の左から８ビツトを
同時にメモリから読み出すことができる。又、メモリモ
ジュールＯにアドレス″Ｏ１″メモリモジュール１にア
ドレス”１”、　　・・・メモリモジュール７にアドレ
ス“７”を指定すれば、最左列の上から８ビツトを同時
に読み出すことができる。

第６図は特定の規則に従ってイメージ点のメモリモジュ
ール割付け、アドレス割付けを行なう例を示す。その割
付は規則はイメージデータの行方向のイメージ点数をＰ
とし、同時にアクセスできるイメージ点数をｎ２とする
と、ｉ行、ｊ列のイメージ点１ｉｉのためのモジュール
番号Ｍ２．。

アドレスＡｉｉは Ｍｉ　Ｉ　＝ｎ２　（（ｊ／ｎ）／／２）＋　（ｊｎ＋
ｉ＋ｊ／２ｎ）　／／ｎ２Ａｔ　Ｉ　＝　（ｊ／２ｎ＞
　　・−＋　に／ｎ）と表すことができる。但し、／、
／／は各々、整数の商及び余りを表す。） 第６図の（６−１）はイメージ点のメモリモジュールへ
の割付けを、又第６図の（６−２）はアドレスの割付け
を表している。この例では、メモリモジュールを３２個
設け、４×４のイメージサブアレイ、１×１６の行方向
の連続イメージ魚群、１６×１の列方向のイメージ点群
内のイメージ点が同じメモリモジュールに割り付けられ
ないようにし、同時にアクセスし得るようにしている。

〔発明が解決しようとする問題点〕

上述のところから明らかなように、第１の方式によれば
、ｎ個のメモリモジュールよりｎ個の任意の行又は列の
連続したイメージ点を同時に読み出すことが可能となる
が、四角形のサブアレイをアクセスできないという不具
合がある。第２の方式によれは、この不具合の解決には
なるが、ｎ２個のイメージ点を同時にアクセスするのに
２ｎ　２個のメモリモジュールが必要となり、そのメモ
リアドレス制御が複雑となって来てしまう。

〔問題点を解決するための手段〕

本発明は上述の問題点を解決し得るイメージデータメモ
リシステムを提供するもので、その手段はイメージデー
タをイメージ点単位で記憶するメモリシステムにおいて
、ｍ、ｎ、ｔ、ｓをパラメータとするｔ（ｍｎ＋１）行
、ｓ（ｍｎ＋１）列の２次元イメージデータを記憶する
ための、１時には１つの記憶セルのみがアクセスされる
（ｍｎ＋１）個のメモリモジュールから成るメモリ装置
と、該メモリ装置をアクセスする手段と、前記イメージ
データの任意のｉ行ｊ列のイメージ点１ｉｊが割り付け
られるメモリモジュールＭｉｊにイメージ点Ｉ　ｉ午ａ
、　４＋。θ及び１１ヤｎ４．ｉ±φ　（但し、符号は
同順で、θ及びφを割付は可能な範囲内の任意の自然数
とする。）を割り付け、且つこれらイメージ点に対しア
ドレスＡｌ　ｊ＝ｊ／　（ｍｎ＋１）　±ｓｉ及びＡｌ
ｒ　＝ｉ／　（ｍｎ＋１）±ｔｊ（但し、／は商の整数
部である。）を与えるようにして前記アクセス手段を制
御する制御手段とを備えて構成したものである。

〔作用〕

本発明システムによれば、（ｍｎ＋１）個のメモリモジ
ュールの、ｍ、ｎ、ｔ、ｓをパラメータとするｔ（ｍｎ
＋ｌ）行、ｓ　　（ｍｎ＋１）列の２次元イメージデー
タの任意のイメージ点１ｉｊが割り付けられるメモリモ
ジュールＭｉ＋にイメージ点１ｉ、θ１．ヤ、θ及び■
１ヤ畔１．±Ｐ　（但し、符号は同順で、θ及びφを割
付は可能な範囲内の任意の自然数とする。）を割り付け
、且つこれらイメージ点に対してアドレスＡｔ　」＝　
ｊ／　（ｍｎ＋　１）　±ｓｉ及びＡｌｒ　＝　ｉ／　
（ｍｎ＋１）±ｔｊを与えるようにしてそれらイメージ
点へのアクセスを為さしめでいるから、任意の１行γ列
若しくは１行１列（γ≦ｍｎ＋１）の連続した行若しく
は列のイメージ魚群、又はα行β列（２≦α≦ｍ、２≦
β≦ｎ）の部分行列内のイメージ魚群を１回のアクセス
により同時にアクセスすることができる。

〔実施例〕

以下、添付図面を参照しながら本発明の詳細な説明する
。

第１図は本発明の一実施例を示す。この図において、１
は中央処理装置（以下、ＣＰＵと略称する。）で、これ
はデータバス２を介して書込みデータセレクタ３及び読
み出しデータセレクタ４、並びに周辺制御回路５に接続
されている。６は制御線で、この制御線を介してイメー
ジデータ内のアクセスしたいサブアレイのための制御信
号ｉ。

ｊ；α、βを、ＣＰＵＩ又は周辺制御回路５がら書込み
データセレクタ３及び読み出しデータセレクタ４、並び
にアドレス生成回路７へ供給するものである。アドレス
生成回路７の出カフ１＋７２＋・”　７ｆｌｎ＋１はメ
モリモジュール８ｉ＋８２＋　　・・・８６ｎ＋１　に
接続されている。これらのメモリモジュールは１時には
１つの記憶セルがアクセスされる。メモリモジュールの
各々は対応する書込みデータセレクタ３の出力線９１，
９２．　　・・・９ｍｎ＋１が接続され、各メモリモジ
ュールの読み出し出力線１０ｔ、１０ａ、　　・・・１
０１Ｉｎ＋１が読み出しデータセレクタ４に接続されて
いる。

周辺制御回路５には、ＣＲＴディスプレイ装置・１１．
プリンタ１２等が接続されている。

次に、上述したような構成の動作を説明する。

このシステムの（ｍｎ＋１）個のメモリモジュールの、
ｍ、ｎ、ｔ、ｓをパラメータとするｔ　（ｍ　ｎ　＋　
ｌ　）行、　　Ｓ　（ｍｎ＋１）列の２次元イメージデ
ータの任意のイメージ点１ｉｊが割り付けられるメモリ
モジュールＭｉｉにイメージ点（但し、上式で符号は同
順で、θ及びφを割付は可能な範囲内の任意の自然数と
する。）を割り付け、且つこれらイメージ点に対してア
ドレス（但し、上式の／は商の整数部である。）を与え
るようにして各メモリモジュールのアクセスを行なうこ
とに本発明の特徴部分がある。

そのアクセス具体例として、ｍ＝３．ｎ＝４とし、同一
メモリモジュールに割り付けられるイメージ点を とし、Ｍｉｊをｊ方向に対し昇順に並べ且つＩ’ｉｊの
アドレスＡｉｉを Ａ＋　ｊ　−ｊ／１３＋２　ｉ　　・・・・（４）とし
た場合における第１図システムの動作を説明する。

ＣＰＵＩ又は周辺制御回路５から制御線６を介してアド
レス生成回路７、書込みデータセレクタ３及び読み出し
データセレクタ４にパラメータｉ。

ｊ；α、βを供給する。ここで、ｉ、ｊはアクセスした
゛いイメージデータ中のサブアレイ左上イメージ点の座
標（ｉ行、ｊ列）を表し、α、βＬ才その行数及び列数
を表す。

アドレス生成回路７において、受は取ったｉ。

ｊ；α、βから式（４）に従ってアクセスされるα行β
列内の各イメージ点のアドレスが計算され、それらアド
レスを各メモリモジュールに供給する。

システムが書込みモードにある場合には、書込みデータ
セレクタ３により式（３）に基づく、各メモリモジュー
ルへのイメージ点データの割付けが行なわれ、各メモリ
モジュールへ割り付けられたイメージ点データはアドレ
ス生成回路７から各メモリモジュールへ供給されるアド
レスで指定されメモリセルに書き込まれる。

又、システムが読み出しモードにある場合には、アドレ
ス生成回路７から各メモリモジュールへ供給されるアド
レスで指定されるメモリセルからイメージ点データが読
み出され、各メモリモジュールからの出力は読み出しデ
ータレジスタ４で選択され並べ替えられて、即ち上述割
付けの戻し処理を行なってデータバス２に出力される。

そのデータバス２の信号はＣＲＴディスプレイ装置１１
及び又はプリンタ１２から出力される。

このようなメモリモジュールへのイメージ点データの書
込みのためのイメージ点データの割付は及びイメージ点
のアドレス割付けを示したのが第２図及び第３図である
。これら図から明らかなように、任意の１行１３列、１
３行１列、３行４列。

３行３列、３行２列、２行４列、２行３列、２行２列の
部分イメージ点（サブアレイ）をすべて異なるメモリモ
ジュールに割り付けることができ、又これらの部分イメ
ージ点を１メモリサイクルでアクセスすることができる
。その−例を示せば、第２図の３及び４行、７，８及び
９列の部分イメージ点をアクセスするためには、ｉ＝３
．ｊ＝７゜α−２，ｎ＝３のデータをアドレス生成回路
７、書込みデータセレクタ３及び読み出しデータセレク
タ４に供給すれば、その部分イメージ点の書込み又はそ
の読み出しを行なうことができる。

又、イメージ点Ｉｉｊを割り付けるメモリモジュールＭ
１．を Ｍｔ　」−（ｊ＋ｉｎ）／　（ｍｎ＋１）又は Ｍｌ」＝　（ｊ−４ｎ）／　（ｍｎ＋１）としてもよい
。但し、上式において、Ｉは剰余を表す。

更には、 を同一のメモリモジュールＭｉｊに割り付け、そのＭｉ
ｊをｊ方向に昇順に並べることにより、Ｍｔ　＋　＝　
（ｊ＋ｉｎ）／／　（ｍｎ＋１）とすることもできる。

又、Ｍｏ＋は０行０列乃至０行ｍｎ列まですべて異なる
メモリモジュールであればどのような並べ方でもよ＜−
（’ｍｎ＋’１）’！の組み合わせがある。

又、Ｍｉｊをｊ方向に降順に並べることにより、Ｍｔ　
　Ｊ　＝’（ｔｒｉ−ｊ）／／　　（ｍｎ＋１）Ｍ：　
　」　＝　　（ｊ　　　ｉ　　ｎ）／／　　（ｍｎ＋１
）とすることもでき、そのＭｉｊをｉ方向に昇降順に並
べてもよい。

〔発明の効果〕

以上述べたように、本発明によれば、 ■（ｍｎ＋１）個のモジュールを使用することにより、
（ｍｎ＋１）行１列、１行（ｍｎ＋１）列、ｍ行ｎ列の
部分行列内の任意のイメージ点を同時にアクセスでき、
高速なイメージデータ転送を行なうことができ、 ■従来方式に比しメモリモジュール数がほぼ半分程・度
となり、アドレス計算、メモリモジュールの割付は等が
簡単となり、ハードウェアの削減が図れる、等の効果が
得られる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図はイメージ
点のメモリモジュールへの割付は例を示す図、第３図は
イメージ点のアドレス割付は例を示す図、第４図は従来
のイメージデータメモリシステムの構成例を示す図、第
５図の（５−１）及び（５−２）は従来の１つの方式に
よるイメージ点のメモリモジュールへの割付は及びイメ
ージ点のアドレス割付けの例を示す図、第６図の（６−
１）及び（６−２）は従来の他の方式によるイメージ点
のメモリモジュールへの割付は及びイメージ点のアドレ
ス割付けの例を示す図である。 図中、１はＣＰＵ、２はデータバス、３は書込みデータ
バス、４は読み出しデータバス、５は周辺制御回路、６
は制御線、７はアドレス生成回路、８１．８２．　　・
・・８ｍｎヤ１はメモリモジュール、１１はＣＲＴディ
スプレイ装置、１２はプリンタである。

Claims (1)

1. 【特許請求の範囲】 イメージデータをイメージ点単位で記憶するメモリシス
   テムにおいて、ｍ、ｎ、ｔ、ｓをパラメータとするｔ（
   ｍｎ＋１）行、ｓ（ｍｎ＋１）列の２次元イメージデー
   タを記憶するための、１時には１つの記憶セルのみがア
   クセスされる（ｍｎ＋１）個のメモリモジュールから成
   るメモリ装置と、該メモリ装置をアクセスする手段と、
   前記イメージデータの任意のｉ行ｊ列のイメージ点Ｉ＿
   ｉ＿ｊが割り付けられるメモリモジュールＭ＿ｉ＿ｊに
   イメージ点Ｉ＿ｉ＿±＿θ、＿ｊ＿＋＿ｎ＿θ及びＩ＿
   ｉ＿＋＿ｍ＿φ、＿ｊ＿±＿φ（但し、符号は同順で、
   θ及びφを割付け可能な範囲内の任意の自然数とする。 ）を割り付け、且つこれらイメージ点に対しアドレスＡ
   ＿ｉ＿ｊ＝ｊ／（ｍｎ＋１）±ｓｉ及びＡ＿ｉ＿ｊ＝ｉ
   ／（ｍｎ＋１）±ｔｊ（但し、／は商の整数部である。 ）を与えるようにして前記アクセス手段を制御する制御
   手段とを備えて構成したことを特徴とするイメージデー
   タメモリシステム。