JPH10208028A - 画像データ処理装置及び画像データ格納方法 - Google Patents

Abstract

(57)【要約】 【課題】 比較的安価なDRAMを用いて高速に回転画像を
得ることができる回路を構成する。 【解決手段】 コントロール部３はコントロール入力信
号を受け付けて画素データ毎にバンク及びページ割り当
てを行い、メモリバンク４, ５, ６, ７への書き込みま
たは90度単位の回転画像を得るための各メモリバンクか
らの読み出しをさせるべくアドレス発生部１、制御信号
発生部２及び画像データ分配部９へコントロール信号を
発する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、予めメモリに格納
しておいた画像データからその読み出すアドレスの順番
に応じて90度単位で原画像を回転させた回転画像を取得
することができる画像データ処理装置及びその内部メモ
リにおける画像データ格納方法に関する。

【０００２】

【従来の技術】電子写真技術を使用するレーザビームプ
リンタにおいては給紙方向又は編集目的に応じて入力画
像を90度単位で回転して出力させる必要が生じることが
ある。このようなときのために画像データを一時的に格
納するページバッファを用意しておき、これを用いて前
記入力画像の画素の配列を変更する方法がある。

【０００３】具体的には入力画像データの画素毎にその
回転後の座標値を求め、この座標値に基づきアドレス変
換を行ってページバッファを書き込む処理を全ての画素
に対して行った後に、前記ページバッファに格納してあ
る画像データを出力すべき画像データとする。従って入
力画像データの画素数が多い程、処理時間が長くなる。

【０００４】

【発明が解決しようとする課題】そこで、ページバッフ
ァとして一般的に用いられるDRAMに代えてDRAMよりアク
セス速度が早いSRAM又はVRAMを使用して高速化を図る方
法が在る。しかしこれらのメモリは高価であるのが難点
である。本発明は斯かる事情に鑑みてなされたものであ
って、ページバッファとして使用するメモリの種類に関
係なく、すなわち安価なDRAMを使用した場合であっても
回転画像を得る処理の高速化を実現できる画像データ処
理装置及びその内部メモリにおける画像データ格納方法
の提供を目的とする。

【０００５】

【課題を解決するための手段】第１発明に係る画像デー
タ処理装置は、複数の画素データを配列してなる画像デ
ータを入力し、前記画像データの画像を回転した回転画
像を形成する画像データを得る画像データ処理装置にお
いて、前記画像の領域を縦方向及び／又は横方向に複数
に分割した部分領域の内、同一の部分領域に属する複数
の画素データに同一の上位側アドレスを割り当てる手段
と、前記上位側アドレスに従い、画素データを書き込む
メモリと、所定の回転角度に応じて上位側アドレスを選
択し、前記メモリから画素データを読み出す手段とを備
えることを特徴とする。

【０００６】第２発明に係る画像データ処理装置は、複
数の画素データを配列してなる入力画像データを書き込
み、また書き込まれた画像データを読み出す画像データ
処理装置において、複数のメモリバンクと、縦又は横に
夫々隣接する複数の画素データを夫々異なる各メモリバ
ンクに書き込ませる手段と、各メモリバンクから画素デ
ータを読み出す手段とを備えることを特徴とする。

【０００７】第３発明に係る画像データ格納方法は、上
位側アドレス及び下位側アドレスに分けてセルのアドレ
スを指定するメモリを有する画像データ処理装置に複数
の画素データを配列してなる画像データを格納する方法
であって、画像領域を縦方向及び／又は横方向に複数に
分割した部分領域の内、同一の部分領域に属する複数の
画素データに同一の上位側アドレスを割り当てメモリに
格納することを特徴とする。

【０００８】第４発明に係る画像データ格納方法は、複
数のメモリバンクを有する画像データ処理装置に複数の
画素データを配列してなる画像データを格納する方法で
あって、縦又は横に夫々隣接する複数の画素データを夫
々異なる各メモリバンクに格納することを特徴とする。

【０００９】図１は画像データの一例を示す説明図であ
る。図において左上隅の画素は第１ラインの先頭画素で
あって、第１ラインはこの画素から右へ連続する合計16
個の画素からなる。左上隅の画素の下の画素は第２ライ
ンの先頭画素であって、第２ラインはこの画素から右へ
連続する合計16個の画素からなる。以下、下へ向かって
同様にして第16ラインまで備えている。従って全画素数
は16×16＝256 画素である。円内の数値は画素データを
識別するための画素番号である。

【００１０】図２は本発明に係る画像データ処理装置の
動作原理を示す説明図である。図２は夫々、原画像を反
時計回りに90度回転した画像データを得るときの、メモ
リに格納された前述の図１に示す画像データ (原画像)
の読み出し方向を示す。

【００１１】右上隅の画素を先頭画素として、この画素
から下方向の終端までそのデータを順次読み出し、次に
前記先頭画素の左の画素を新たに先頭画素として、この
画素から下方向の終端までそのデータを順次読み出し、
この読み出しの都度、後述の如く他のメモリに書き込
み、以上の処理を左下隅の画素まで繰り返すことにより
原画像を反時計回りに90度回転した画像データを得るこ
とができる。

【００１２】なお右下隅の画素を先頭画素として、この
画素から左方向の終端までそのデータを順次読み出し、
次に前記先頭画素の上の画素を新たに先頭画素として、
この画素から左方向の終端までそのデータを順次読み出
し、以上の処理を左上隅の画素まで繰り返すことにより
原画像を反時計回りに 180度回転した画像データを得る
ことができる。

【００１３】また左下隅の画素を先頭画素として、この
画素から上方向の終端までそのデータを順次読み出し、
次に前記先頭画素の右の画素を新たに先頭画素として、
この画素から上方向の終端までそのデータを順次読み出
し、以上の処理を右上隅の画素まで繰り返すことにより
原画像を時計回りに90度回転した画像データを得ること
ができる。

【００１４】図３はページ構成による高速ページモード
の読み出し手順の違いを示す説明図である。DRAMには高
速ページモードと呼ばれる動作モードがある。DRAMの通
常の動作モードにおいてセルを指定するアドレスは行ア
ドレス (上位側アドレス) と列アドレス (下位側アドレ
ス) の２回に分けて与えられる。高速ページモードは行
アドレスが同一である複数のセルを連続してアクセスす
るときに効果を発揮する動作モードであって、行アドレ
スは初回のみ与えて引き続き夫々のセルの列アドレスの
みを連続して与えることによりそのアクセス速度の高速
化を図るものである。前記行アドレスが同一である複数
のセルの集合はページと呼ばれる。

【００１５】図３において破線はメモリ上のページの境
界を表す。図３(a) は前述の図１に示す画像データを従
来から行われているようにその画素番号の順にメモリの
連続したアドレスに書き込むことにより得た画像データ
である。画像データは４つのページにわたって格納され
ており、それらのページの境界は画像を上下に４分割す
る３本の線上に形成される。

【００１６】前述の図２の如くこの画像データの右上隅
の画素を先頭画素としてこの画素から下方向の終端まで
画素データを順に読み出し、次いで前記先頭画素の左の
画素を新たに先頭画素として前述したところと同様に画
素データを読み出すとき (読み出し方向Ａ) 、先頭画素
から下方向の終端まで読み出す都度、４回のページ指定
が必要である。

【００１７】その一方、この画像データの左上隅の画素
を先頭画素としてこの画素から右方向の終端まで画素デ
ータを順に読み出し、次いで前記先頭画素の下の画素を
新たに先頭画素として前述したところと同様に画素デー
タを読み出すとき (読み出し方向Ｂ) 、ページ指定は画
像データ全体において４回で済む。

【００１８】図３(b) は本発明の画像データ格納方法に
係るものであって、画像領域を縦横夫々２つずつに分割
し、各領域にページを割り当てて格納した画像データで
ある。すなわち画像データは４つのページにわたって格
納されており、それらのページの境界は画像領域を上下
又は左右に分割する十文字状の交差線上に形成される。

【００１９】画像データの右上隅の画素を先頭画素とす
る前述したところの読み出し方向Ａに従って図３(b) の
画素データを読み出すとき、先頭画素から下方向の終端
まで読み出す都度、必要なページ指定は２回である。ま
た、画像データの左上隅の画素を先頭画素とする前述し
たところの読み出し方向Ｂに従って図３(b) の画素デー
タを読み出すとき、先頭画素から右方向の終端まで読み
出す都度、必要なページ指定は２回である。

【００２０】画像データ処理装置はページ指定の回数、
即ち読み出しに要する時間の上限に応じて設計される。
従って、図３(a) の方式と図３(b) の方式とではその読
み出しに要する時間の下限については図３(a) の方式が
優れている (読み出し方向Ｂの場合) が、画像データ処
理装置に採用することを考えた場合、読み出しに要する
時間の上限が抑えられる図３(b) の方式が優れていると
いえる。このように、画像領域を分割した部分領域の形
状により回転画像を読出す際のページ指定回数が変化す
るので、目的とする回転画像を読出す際に、ページの指
定回数が少なくなるように部分領域を形成するのが好ま
しい。

【００２１】図４は画像データに対するバンク及びペー
ジ割り当てを示す説明図である。図において画像領域は
縦横夫々２等分してあって、各領域を左上、右上、左
下、右下の順にページ０、ページ１、ページ２、ページ
３を割り当て、しかも各領域内の隣接する４つの画素デ
ータは夫々異なる４つのバンクに割り当てて格納する。

【００２２】与えられる画像データは前述の図１の如
く、左上隅を先頭画素として右方向へ１ライン分の連続
する画素のデータが続き、次に前記先頭画素の下の画素
を新たな先頭画素としてこの画素から右方向へ１ライン
分の連続する画素のデータが続き、以上が右下隅の画像
まで繰り返されるものとする。図４中括弧で囲んで示す
数値は図１と対応する画素番号である。また円内の数値
はその位置の画素データを割り当てるべきバンクを示
す。

【００２３】与えられた画像データの第１ラインの画素
(０), (１), (２), (３), (４),…(15)のデータは順に
バンク０, １, ２, ３, ０, …, ３に格納する。第２ラ
インの画素(16),(17),(18),(19),(20), …,(31) のデー
タは順にバンク１, ２, ３,０, １, …, ０に格納す
る。第３ラインの画素(32),(33),(34),(35),(36), …,
(47) のデータは順にバンク２, ３, ０, １, ２, …,
１に格納する。第４ラインの画素(48),(49),(50),(51),
(52), …,(63) のデータは順にバンク３, ０, １,２,
３, …, ２に格納する。以上の処理を第16ラインまで繰
り返す。

【００２４】このようにすることにより横方向に連続す
る４つの画素のデータは夫々異なる複数のバンクに格納
される。また縦方向に連続する４つの画素のデータも同
様に夫々異なる複数のバンクに格納される。このように
格納した画素のデータを０度、反時計回りに90度,180
度, 時計回りに90度のいずれかの回転角度に応じて夫々
左上隅, 右上隅, 右下隅, 左下隅を先頭画素として前述
したように読み出すことにより、高速ページモードにお
けるページ指定回数の削減による読み出しサイクルの高
速化を図ることができる。

【００２５】

【発明の実施の形態】図５は本発明に係る画像データ処
理装置のブロック図である。図において、４, ５, ６,
７は画像データを格納するメモリバンクである。メモリ
バンク４, ５, ６, ７は夫々セルを指定するためのアド
レス発生部１及び指定したセルに対す書き込み又は読み
出しを指定する制御信号発生部２並びに32ビット幅のデ
ータバスIDをそのビット幅に基づき４等分した８ビット
分のいずれか一端が接続されている。データバスIDの他
端には画像データを各メモリバンクに分配する画像デー
タ分配部９が接続されている。画像データ分配部９は表
示画面と直接対応する画像データ又は印刷すべき画像と
対応する画像データ等の画像データの送受信を行うため
の32ビット幅の画像データバスDBUS８と接続している。
またアドレス発生部１、制御信号発生部２及び画像デー
タ分配部９はいずれも各部を制御するコントロール部３
と接続している。

【００２６】コントロール部３は、コントロール入力信
号OPを受け付けて前述の図４に示したバンク及びページ
割り当てを行っての各メモリバンクへの書き込みまたは
前述の図２に示した90度単位の回転画像を得るための各
メモリバンクからの読み出しをさせるべく各部へコント
ロール信号CntCnt, CntAd, CntSPを発する。コントロー
ル信号CntCntは制御信号発生部２へメモリバンク４,
５, ６, ７への書き込み又は各メモリバンクからの読み
出しを指示する。コントロール信号CntAd はアドレス発
生部１に対し前述の図４に示したように画素データを格
納すべく又はその画像データを所望の回転角度に応じて
読み出すべくページの割り当て、即ち行アドレス及び列
アドレスの指定を行う。コントロール信号CntSP は同じ
く前述の図４に示した画素データの格納又はその読み出
しのための画像データ分配部９に対するバンクの割り当
て、即ちメモリバンク４, ５, ６, ７のいずれかの指定
を行う。

【００２７】この画像データ処理装置が取り扱う画像デ
ータの一画素のデータ長を８ビットとするとメモリバン
ク４, ５, ６, ７が１サイクル当たりに入出力できるデ
ータは夫々１画素分である。

【００２８】図６は本発明に係る画像データ処理装置の
読み出しサイクルを示すタイミングチャートである。読
み出しサイクルの速度の比較のために通常の読み出しサ
イクルを併せて示す (図６(a1),(b1),(c1),(d1))。図に
おいて図６(a1)は通常の読み出しサイクルにおけるRAS
信号を表す。同様に図６(b1)はCAS 信号、図６(c1)はア
ドレスバスの状態を夫々表す。また図６(d1)はデータバ
スの状態を表す。さらに図６(a2)は本発明に係る高速ペ
ージモードの読み出しサイクルにおけるRAS 信号を表
す。同様に図６(b2)はCAS 信号、図６(c2)はアドレスバ
スの状態を夫々表す。また図６(d2)はデータバスの状態
を表す。

【００２９】通常の読み出しサイクルはRAS 信号(a1)の
立下がりエッジを検出してその時点のアドレスバス(c1)
のデータを行アドレスとしてラッチする。次いでCAS 信
号(b1)の立下がりエッジを検出してその時点のアドレス
バス(c1)のデータを列アドレスとしてラッチする。行ア
ドレス及び列アドレスからセルを特定してデータを読み
出し、データバス(d1)へ出力する。以上のようにセル毎
に行アドレス及び列アドレスをラッチしなければならな
い。

【００３０】高速ページモードの読み出しサイクルはRA
S 信号(a2)の立下がりエッジを検出してその時点のアド
レスバス(c2)のデータを行アドレスとしてラッチする。
次いでCAS 信号(b2)の立下がりエッジを検出してその時
点のアドレスバス(c2)のデータを列アドレスとしてラッ
チする。行アドレス及び列アドレスからセルを特定して
データを読み出し、データバス(d2)へ出力する。ここま
では通常の読み出しサイクルと同様である。

【００３１】次に既に読み出したセルと行アドレスが同
じセル、即ち同じページに属するセルを読み出すとき、
CAS 信号(b2)の新たな立下がりエッジを検出してその時
点のアドレスバス(c2)のデータを新たな列アドレスとし
てラッチする。前回ラッチした行アドレス及び今回ラッ
チした列アドレスからセルを特定してデータを読み出
し、データバス(d2)へ出力する。

【００３２】つまり、同じページに属するｎ個のデータ
を読み出すために、通常の読み出しサイクルにおいては
行アドレスをｎ回ラッチする必要があるところを、高速
ページモードの読み出しサイクルにおいては行アドレス
を１回ラッチするだけで済むのでその分の時間が短縮で
きる。

【００３３】

【実施例】以下に、図１に示す如く16×16の256 画素か
らなる画像領域の各画素に番号を付して、画素データの
メモリへの書き込み及びメモリからの読み出しを行う具
体例を説明する。

【００３４】メモリバンク４，５，６，７に用いるDRAM
の高速ページモード読み出しは64個のデータに対して可
能であるとする。図４に示す如く８×８の領域を同一ペ
ージ、即ち各メモリバンクにおける行アドレスが同一に
なるように各メモリバンクへ書き込む。このとき０度，
反時計回りに90度，180 度，時計回りに90度のいずれの
回転角度においても、ページの指定回数が少なくなるよ
うに、部分領域を同一ページに割り当てる。

【００３５】まず、OP〔２：０〕＝000 による、各メモ
リバンクへの書き込み動作について説明する。図１に示
す画素番号の順番に従って、画像データバスDBUS８から
画素データが画像データ分配部９に与えられる。この実
施例においては各画素データの画素番号を４で割った余
りが、０であればDBUS〔31：24〕に、１であればDBUS
〔23：16〕に、２であればDBUS〔15：８〕に、０であれ
ばDBUS〔７：０〕に、夫々配置して４画素分の画像デー
タが一括して画像データ分配部９へ転送する。

【００３６】画像データ分配部９は、図４に示すように
各画素データをメモリバンク４，５，６，７へ分配し
て、各々において書き込ませる。例えば画素番号０の画
素データをメモリバンク４に書き込ませるように、その
アドレスをID〔31：24〕に振り分ける。４個のメモリバ
ンクにはアドレス発生部１及び制御信号発生部２から、
適切なアドレスと制御信号の供給を受けるので、図４に
示すように８×８の領域を同一ページ、すなわちDRAMの
行アドレスが同一になるようにメモリバンクへ書き込み
を行う。

【００３７】次にOP〔２：０〕＝101 による、90度回転
させた画像を得るための各メモリバンクからの読み出し
動作について説明する。図７は求めるべき90度回転させ
た画像データを示す説明図である。図７によると、画素
番号15，31，47，63，79，…，208 ，224 ，240 の順番
でメモリバンクから読出す必要がある。ここで本発明で
は、メモリバンクへ書き込むときに前述した図４に示す
ようにメモリバンクを割り当てているので、図７の各ラ
インの連続した４つの画素データは必ず４個のメモリバ
ンク夫々から得ることができる。

【００３８】例えば、図４より、図７の１ライン目にお
いて画素番号15、31、47、63は夫々、メモリバンク７，
４，５，６から読み出せ、図７の２ライン目において画
素番号14、30、46、62は夫々、メモリバンク６，７，
４，５から読み出せる。このように画面の同一ライン内
の連続した４つの画素データは必ず４個のメモリバンク
から読み出せるので、同時にアクセスすることができ、
高速読み出しが可能になる点が本発明のポイントであ
る。さらに高速ページモードで読み出しを行うので、同
一ページ内の画像データの読み出しが一層高速に行える
ので、結果として90度回転の画像の高速読み出しを実現
できる。

【００３９】この読み出し動作をさらに説明する。図７
の１ライン目の画像データを読出す場合を考える。アド
レス発生部１から図４に示すページ１の行アドレスが４
個のメモリバンクに与えられる。次にアドレス発生部１
から同時にメモリバンク４には画素番号31を読出すため
の列アドレスが、メモリバンク５には画素番号47を読出
すための列アドレスが、メモリバンク６には画素番号63
を読出すための列アドレスが、メモリバンク７には画素
番号15を読出すための列アドレスが、与えられる。その
結果、ID〔31：24〕には画素番号31の画素データが、ID
〔23：16〕には画素番号47の画素データが、ID〔15：
８〕には画素番号63の画素データが、ID〔７：０〕には
画素番号15の画素データが、現れ、画像データ分配部９
に送られ、ここでID〔７：０〕すなわち画素番号15の画
素データはDBUS〔31：24〕に、ID〔31：24〕すなわち画
素番号31の画素データはDBUS〔23：16〕に、ID〔23：1
6〕すなわち画素番号47の画素データはDBUS〔15：８〕
に、ID〔15：８〕すなわち画素番号63の画素データはDB
US〔７：０〕に、配置され、画像データバスDBUS８で転
送される。ここで、転送された３２ビットの画像データ
はDBUS〔31：24〕，DBUS〔23：16〕，DBUS〔15：８〕，
DBUS〔７：０〕の順番で８ビットずつ読み出されるとす
る。

【００４０】続いて、アドレス発生部１から同時にメモ
リバンク４には画素番号95を読出すための列アドレス
が、メモリバンク５には画素番号111 を読出すための列
アドレスが、メモリバンク６には画素番号127 を読出す
ための列アドレスが、メモリバンク７には画素番号79を
読出すための列アドレスが、与えられる。その結果、ID
〔31：24〕には画素番号95の画素データが、ID〔23：1
6〕には画素番号111 の画素データが、ID〔15：８〕に
は画素番号127 の画素データが、ID〔７：０〕には画素
番号79の画素データが、現れ、画像データ分配部９に送
られ、ここでID〔７：０〕すなわち画素番号79の画素デ
ータはDBUS〔31：24〕に、ID〔31：24〕すなわち画素番
号95の画素データはDBUS〔23：16〕に、ID〔23：16〕す
なわち画素番号111 の画素データはDBUS〔15：８〕に、
ID〔15：８〕すなわち画素番号127 の画素データはDBUS
〔７：０〕に、配置され、画像データバスDBUS８で転送
される。

【００４１】次に、アドレス発生部１から図４のページ
３の行アドレスが４個のメモリバンクに与えられる。そ
してアドレス発生部１から同時にメモリバンク４には画
素番号159 を読出すための列アドレスが、メモリバンク
５には画素番号175 を読出すための列アドレスが、メモ
リバンク６には画素番号191 を読出すための列アドレス
が、メモリバンク７には画素番号143 を読出すための列
アドレスが、与えられる。その結果、ID〔31：24〕には
画素番号159 の画素データが、ID〔23：16〕には画素番
号175 の画素データが、ID〔15：８〕には画素番号191
の画素データが、ID〔７：０〕には画素番号143 の画素
データが、現れ、画像データ分配部９に送られ、ここで
ID〔７：０〕すなわち画素番号143 の画素データはDBUS
〔31：24〕に、ID〔31：24〕すなわち画素番号159 の画
素データはDBUS〔23：16〕に、ID〔23：16〕すなわち画
素番号175 の画素データはDBUS〔15：８〕に、ID〔15：
８〕すなわち画素番号191 の画素データはDBUS〔７：
０〕に、配置され、画像データバスDBUS８で転送され
る。

【００４２】続いて、アドレス発生部１から同時にメモ
リバンク４には画素番号223 を読出すための列アドレス
が、メモリバンク５には画素番号239 を読出すための列
アドレスが、メモリバンク６には画素番号255 を読出す
ための列アドレスが、メモリバンク７には画素番号207
を読出すための列アドレスが、与えられる。その結果、
ID〔31：24〕には画素番号223 の画素データが、ID〔2
3：16〕には画素番号239 の画素データが、ID〔15：
８〕には画素番号255 の画素データが、ID〔７：０〕に
は画素番号207 の画素データが、現れ、画像データ分配
部９に送られ、ここでID〔７：０〕すなわち画素番号20
7 の画素データはDBUS〔31：24〕に、ID〔31：24〕すな
わち画素番号223 の画素データはDBUS〔23：16〕に、ID
〔23：16〕すなわち画素番号239 の画素データはDBUS
〔15：８〕に、ID〔15：８〕すなわち画素番号255 の画
素データはDBUS〔７：０〕に、配置され、画像データバ
スDBUS８で転送される。

【００４３】以上の動作により図７の１ライン目の画像
を読出すことができる。以下、前述したのと同様な動作
により、２ライン目，３ライン目，…，16ライン目と読
出すことにより、90度回転の画像を高速に得ることがで
きる。180 度と270 度回転の場合についても、画面の同
一ライン内の連続した４つの画素データは必ず４個のメ
モリバンクから読み出せるので、90度回転画像を得る方
法と同じ原理が適用でき、結局、90度単位の回転画像の
高速な読み出しが可能になる。

【００４４】

【発明の効果】以上のように本発明による場合は、画像
領域を縦方向及び／又は横方向に複数に分割し、その同
一部分領域に属する各画素データに同一の上位側アドレ
スを割り当ててメモリに格納することにより、ページ指
定回数を削減して読み出しサイクルの高速化を図ること
ができる。

【図面の簡単な説明】

【図１】画像データの一例を示す説明図である。

【図２】画像データ処理装置の動作原理を示す説明図で
ある。

【図３】ページ構成による読み出し手順を示す説明図で
ある。

【図４】本発明に係るバンク及びページ割り当てを示す
説明図である。

【図５】本発明に係る画像データ処理装置のブロック図
である。

【図６】本発明に係る画像データ処理装置の読み出しサ
イクルを示すタイミングチャートである。

【図７】画像データの一例を示す説明図である。

【符号の説明】

１ アドレス発生部 ３ コントロール部 ４，５，６，７ メモリバンク ９ 画像データ分配部

Claims (4)

【特許請求の範囲】
1. 【請求項１】 複数の画素データを配列してなる画像デ
   ータを入力し、前記画像データの画像を回転した回転画
   像を形成する画像データを得る画像データ処理装置にお
   いて、 前記画像の領域を縦方向及び／又は横方向に複数に分割
   した部分領域の内、同一の部分領域に属する複数の画素
   データに同一の上位側アドレスを割り当てる手段と、 前記上位側アドレスに従い、画素データを書き込むメモ
   リと、 所定の回転角度に応じて上位側アドレスを選択し、前記
   メモリから画素データを読み出す手段とを備えることを
   特徴とする画像データ処理装置。
2. 【請求項２】 複数の画素データを配列してなる入力画
   像データを書き込み、また書き込まれた画像データを読
   み出す画像データ処理装置において、 複数のメモリバンクと、 縦又は横に夫々隣接する複数の画素データを夫々異なる
   各メモリバンクに書き込ませる手段と、 各メモリバンクから画素データを読み出す手段とを備え
   ることを特徴とする画像データ処理装置。
3. 【請求項３】 上位側アドレス及び下位側アドレスに分
   けてセルのアドレスを指定するメモリを有する画像デー
   タ処理装置に複数の画素データを配列してなる画像デー
   タを格納する方法であって、 画像領域を縦方向及び／又は横方向に複数に分割した部
   分領域の内、同一の部分領域に属する複数の画素データ
   に同一の上位側アドレスを割り当てメモリに格納するこ
   とを特徴とする画像データ格納方法。
4. 【請求項４】 複数のメモリバンクを有する画像データ
   処理装置に複数の画素データを配列してなる画像データ
   を格納する方法であって、 縦又は横に夫々隣接する複数の画素データを夫々異なる
   各メモリバンクに格納することを特徴とする画像データ
   格納方法。