JP2008052522A - 画像データアクセス装置及び画像データアクセス方法 - Google Patents
画像データアクセス装置及び画像データアクセス方法 Download PDFInfo
- Publication number
- JP2008052522A JP2008052522A JP2006228535A JP2006228535A JP2008052522A JP 2008052522 A JP2008052522 A JP 2008052522A JP 2006228535 A JP2006228535 A JP 2006228535A JP 2006228535 A JP2006228535 A JP 2006228535A JP 2008052522 A JP2008052522 A JP 2008052522A
- Authority
- JP
- Japan
- Prior art keywords
- pixel data
- image data
- external memory
- access
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Image Input (AREA)
- Static Random-Access Memory (AREA)
Abstract
【解決手段】外部メモリに対して画像データのアクセスを行う画像データアクセス装置において、画像データの所定の画素ブロック域内の互いに隣接し、並列する複数の画素データが、それぞれ別個に、対応する記憶素子に保存されるようにアドレスが割り当てられた複数の外部メモリと、ラスタスキャンにより取得された並列する複数の画素データの少なくとも一つの座標位置から、それぞれの画素データに対応する外部メモリへのアクセス経路を選択するメモリ選択信号を出力する判断回路20と、メモリ選択信号が入力された後に、複数の外部メモリへのアクセス経路を選択し、選択した後に並列する複数の画素データのアクセスを同一サイクルで行うメモリ選択部30と、を有する画像データアクセス装置が提供される。このような装置により、画素データの外部メモリへの転送サイクルが短縮する。
【選択図】図1
Description
最初に、画像データアクセスの概要について説明する。
図1は画像データアクセスの原理図を示すブロック図である。このブロック図は、外部メモリに対して隣接し、並列する複数の画素データのアクセスを同一サイクルで行う装置の原理図を表したものである。図1に示すように画像データアクセス装置は、複数の外部メモリ、判断回路、メモリ選択部を有している。また、多様なサイズの矩形データの例として、サイズ(5×3)のブロックA域、サイズ(1×4)のブロックB域、サイズ(4×1)のブロックC域の3つの例を示している。
SRAM#A10、SRAM#B11には、画像データの所定のブロック単位内における所定の画素ブロック域の互いに隣接し、並列する複数の画素データが、それぞれ別個に、対応するSRAM#A10、SRAM#B11に保存されている。また、矩形データ内の画素データを所定のアドレスに書き込む機能を備えている。
図2は画像データアクセス装置の要部構成を示すブロック図である。画像データアクセス装置は、SRAM#A10、SRAM#B11と、判断回路20と、メモリ選択部30を有している。
図3は8×8行列のブロック単位内の矩形データを示す図である。また、図4はSRAM#A及びSRAM#Bに対する画素データのアドレス割り当てを示す図である。
次に、図2に示す判断回路20は、矩形データ内の画素データの座標位置X、Yの下位1ビットの情報(X[0],Y[0])が入力されると、メモリ選択信号をメモリ選択部30に出力する。ここでの判断回路20は、例えばEORゲート回路であり、座標位置X、Yの下位1ビットの排他的論理和を演算し、排他的論理和の結果によってSRAM#A10、SRAM#B11のアクセス経路を選択するメモリ選択信号をメモリ選択部30へ出力する。
図5は画像データアクセス方法のフローチャートを示した図である。ここでは一例として、2つの外部メモリを用い、2つの並列する画素データを用いた場合の画像データアクセス方法について説明する。
ブロックA域内の画素データの座標位置を走査するために、s(1,1)を開始位置とし、ブロックA域内のラスタスキャン走査が行われる(ステップS1)。
ブロックB域内の画素データについても、上記の手順で隣接する画素データのアクセスが同一サイクル行われる。その詳細についての説明は省略する。
ブロックC域内の画素データの座標位置を走査するために、s(1,6)を開始位置とし、ブロックC域内のラスタスキャン走査が行われる(ステップS1)。
図6は矩形データの外部メモリとの転送サイクルを示す図である。この中で、図6(A)はブロックA域の矩形データの転送サイクルを示す図である。SRAM#A10またはSRAM#B11に対し、ブロックA域の全て画素データのアクセスを並列に行うためには、図6(A)に示すように8回の転送サイクルで足りる。図9(A)では、外部メモリに対し、ブロックA域内に含まれていない画素データs(0,1)、s(0,2)、s(0,3)のアクセスが行われたが、図6(A)の転送サイクルでは、それらの画素データのアクセスがないことが分かる。また、図6(A)の転送サイクル数は、図9(A)の転送サイクル数に比べ、1回分減少している。
外部メモリに対し、ブロックB域の全ての画素データのアクセスを並列に行うためには、図6(B)に示すように、2回の転送サイクルで足りる。図9(B)では、外部メモリに対し、ブロックB域内に含まれていない画素データs(7,4)、s(7,5)、s(7,6)、s(7,7)のアクセスが行われたが、図6(B)の転送サイクルでは、それらの画素データのアクセスがされていないことが分かる。また、図6(B)の転送サイクル数は、図9(B)の転送サイクル数に比べ、2回分減少している。
このような転送サイクルの減少効果は、次に示す式で一般的に表すことができる。即ち、本発明によれば、図9に示す従来の画素データの転送サイクルより、((POSX + SIZEX + 1)>>1 - POSX>>1)*SIZEY - (SIZEX * SIZEY + 1) >>1分の転送サイクルを削減することができる。ここで、‘>>’は右シフト演算子、‘-’は減算、‘+’は加算、‘*’は乗算を表している。また、‘POSX’は矩形データの水平方向の座標位置、SIZEXは矩形データの水平方向のサイズ、SIZEYは矩形データの垂直方向サイズである。
11 SRAM#B
20 判断回路
30 メモリ選択部
Claims (10)
- 外部メモリに対して画像データのアクセスを行う画像データアクセス装置において、
前記画像データの所定のブロック単位内における所定の画素ブロック域内の互いに隣接し、並列する複数の画素データが、それぞれ別個に、対応する記憶素子に保存されるようにアドレスが割り当てられた複数の外部メモリと、
ラスタスキャンにより取得された前記並列する複数の画素データの少なくとも一つの座標位置から、それぞれの前記画素データに対応する前記外部メモリへのアクセス経路を選択するメモリ選択信号を出力する判断回路と、
前記メモリ選択信号が入力された後に、前記複数の外部メモリへの前記アクセス経路を選択し、選択した後に前記並列する複数の画素データのアクセスを同一サイクルで行うメモリ選択部と、
を有することを特徴とする画像データアクセス装置。 - 前記メモリ選択部は、前記並列する複数の画素データの中、少なくとも一つの画素データの水平座標及び垂直座標の下位1ビットのパリティにより、前記画素データに対応する前記外部メモリへの前記アクセス経路を選択することを特徴とする請求項1記載の画像データアクセス装置。
- 前記パリティを、前記下位1ビットの排他的論理和により、決定することを特徴とする請求項2記載の画像データアクセス装置。
- 前記アドレスの割り当てをする際に、前記所定のブロック単位を市松模様状に2分割し、分割された一方の画素データを第1の外部メモリに割り当て、分割された他方の画素データを第2の外部メモリに割り当てることを特徴とする請求項1記載の画像データアクセス装置。
- 前記判断回路が排他的論理和回路を具備していることを特徴とする請求項1記載の画像データアクセス装置。
- 外部メモリに対して画像データのアクセスを行う画像データアクセス方法において、
前記画像データの所定のブロック単位内における所定の画素ブロック域内の互いに隣接し、並列する複数の画素データを、それぞれ別個に、対応する複数の外部メモリの所定のアドレスに格納するステップと、
格納された前記並列する複数の画素データのアクセスを行う前に、前記並列する複数の画素データの座標位置をラスタスキャンにより取得するステップと、
取得した前記並列する複数の画素データの少なくとも一つの座標位置から、それぞれの前記画素データに対応する前記外部メモリへのアクセス経路を選択するステップと、
前記アクセス経路を選択した後に、前記複数の外部メモリに対して同一サイクルで、前記並列する複数の画素データのアクセスをするステップと、
を有することを特徴とする画像データアクセス方法。 - 前記所定の画素ブロックが矩形状であることを特徴とする請求項6記載の画像データアクセス方法。
- 前記アクセス経路を選択する際には、前記並列する複数の画素データの中、少なくとも一つの画素データの水平座標及び垂直座標の下位1ビットのパリティにより、前記画素データに対応する前記外部メモリへの前記アクセス経路が選択されることを特徴とする請求項6記載の画像データアクセス方法。
- 前記パリティを、前記下位1ビットの排他的論理和により、決定することを特徴とする請求項8記載の画像データアクセス方法。
- 前記複数の外部メモリの前記所定のアドレスに格納する際に、前記所定のブロック単位を市松模様状に2分割し、分割された一方の画素データを第1の外部メモリに割り当て、分割された他方の画素データを第2の外部メモリに割り当てることを特徴とする請求項6記載の画像データアクセス方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006228535A JP2008052522A (ja) | 2006-08-25 | 2006-08-25 | 画像データアクセス装置及び画像データアクセス方法 |
US11/654,499 US20080049035A1 (en) | 2006-08-25 | 2007-01-18 | Apparatus and method for accessing image data |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006228535A JP2008052522A (ja) | 2006-08-25 | 2006-08-25 | 画像データアクセス装置及び画像データアクセス方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008052522A true JP2008052522A (ja) | 2008-03-06 |
Family
ID=39112956
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006228535A Pending JP2008052522A (ja) | 2006-08-25 | 2006-08-25 | 画像データアクセス装置及び画像データアクセス方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20080049035A1 (ja) |
JP (1) | JP2008052522A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8923405B1 (en) * | 2010-01-25 | 2014-12-30 | Ambarella, Inc. | Memory access ordering for a transformation |
JP5917907B2 (ja) * | 2011-12-22 | 2016-05-18 | 株式会社メガチップス | 画像処理装置 |
JP5865696B2 (ja) * | 2011-12-22 | 2016-02-17 | 株式会社メガチップス | 画像処理装置 |
CN109992234B (zh) * | 2017-12-29 | 2020-11-17 | 浙江宇视科技有限公司 | 图像数据读取方法、装置、电子设备及可读存储介质 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10208028A (ja) * | 1997-01-27 | 1998-08-07 | Sumitomo Metal Ind Ltd | 画像データ処理装置及び画像データ格納方法 |
JPH11252338A (ja) * | 1998-03-05 | 1999-09-17 | Kanebo Ltd | データ処理装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4346474A (en) * | 1980-07-03 | 1982-08-24 | International Business Machines Corporation | Even-odd parity checking for synchronous data transmission |
US6278645B1 (en) * | 1997-04-11 | 2001-08-21 | 3Dlabs Inc., Ltd. | High speed video frame buffer |
WO1999044368A1 (en) * | 1998-02-27 | 1999-09-02 | Kanebo Limited | Image data processing device and processing method |
JP2000250528A (ja) * | 1998-12-28 | 2000-09-14 | Namco Ltd | 画像メモリ装置 |
US6801204B2 (en) * | 2001-02-15 | 2004-10-05 | Sony Corporation, A Japanese Corporation | Checkerboard buffer using memory blocks |
US6831651B2 (en) * | 2001-02-15 | 2004-12-14 | Sony Corporation | Checkerboard buffer |
US6803917B2 (en) * | 2001-02-15 | 2004-10-12 | Sony Corporation | Checkerboard buffer using memory bank alternation |
US6831650B2 (en) * | 2001-02-15 | 2004-12-14 | Sony Corporation | Checkerboard buffer using sequential memory locations |
-
2006
- 2006-08-25 JP JP2006228535A patent/JP2008052522A/ja active Pending
-
2007
- 2007-01-18 US US11/654,499 patent/US20080049035A1/en not_active Abandoned
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10208028A (ja) * | 1997-01-27 | 1998-08-07 | Sumitomo Metal Ind Ltd | 画像データ処理装置及び画像データ格納方法 |
JPH11252338A (ja) * | 1998-03-05 | 1999-09-17 | Kanebo Ltd | データ処理装置 |
Also Published As
Publication number | Publication date |
---|---|
US20080049035A1 (en) | 2008-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4789753B2 (ja) | 画像データバッファ装置、画像転送処理システム、及び画像データバッファ方法 | |
US7860166B2 (en) | Method and apparatus for motion estimation in video signal decoding | |
JP4921784B2 (ja) | 動きベクタ演算装置及びその方法 | |
JPH0865685A (ja) | 動きベクトル検出回路 | |
KR101017688B1 (ko) | 반도체 장치, 화상 데이터 처리 장치 및 그 방법 | |
US9918098B2 (en) | Memory management of motion vectors in high efficiency video coding motion vector prediction | |
US20100149202A1 (en) | Cache memory device, control method for cache memory device, and image processing apparatus | |
JP2010119084A (ja) | 高速動き探索装置及びその方法 | |
JP2008052522A (ja) | 画像データアクセス装置及び画像データアクセス方法 | |
US8937624B2 (en) | Method and apparatus for translating memory access address | |
JP4515922B2 (ja) | データ保持装置、画像符号化装置および画像復号化装置 | |
JP2000069469A (ja) | 動画像符号化方法とシステム及び動画像復号方法とシステム | |
JP5182285B2 (ja) | デコード方法及びデコード装置 | |
JP5865696B2 (ja) | 画像処理装置 | |
US5638310A (en) | Pixel matrix filter | |
US8170363B2 (en) | Image processing apparatus for performing deblocking filtering process | |
JP2008278442A (ja) | 画像処理装置 | |
JP2005244844A (ja) | 動画像符号化装置 | |
EP2073553A1 (en) | Method and apparatus for performing de-blocking filtering of a video picture | |
JP4404556B2 (ja) | 動画像符号化方法とシステム及び動画像復号方法とシステム | |
JP2007299211A (ja) | メモリ制御装置 | |
JP2008078871A (ja) | 画像復号装置及び画像復号方法 | |
JP2007116293A (ja) | データ記憶方法及びこの方法を用いた情報処理装置 | |
US20100011175A1 (en) | Semiconductor integrated circuit and access controlling method of semiconductor memory | |
KR100226703B1 (ko) | 프레임 메모리에 있어서 어드레스 거리 산출방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111108 |