JPH0421025A - 左右シフタ - Google Patents
左右シフタInfo
- Publication number
- JPH0421025A JPH0421025A JP2122881A JP12288190A JPH0421025A JP H0421025 A JPH0421025 A JP H0421025A JP 2122881 A JP2122881 A JP 2122881A JP 12288190 A JP12288190 A JP 12288190A JP H0421025 A JPH0421025 A JP H0421025A
- Authority
- JP
- Japan
- Prior art keywords
- data
- shift
- shifter
- shift amount
- arrayed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 claims abstract description 6
- 230000000295 complement effect Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 15
- 230000000694 effects Effects 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/01—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising
- G06F5/015—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising having at least two separately controlled shifting levels, e.g. using shifting matrices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
- G06F7/768—Data position reversal, e.g. bit reversal, byte swapping
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Shift Register Type Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的コ
（産業上の利用分野）
本発明は、データの右方向、左方向シフトが可能な左右
シックに関し、特にマイコンや、信号処理ＬＳＩ（ＤＳ
Ｐ・・・デジタル・シグナル・プロセッサ）に使用され
る。
シックに関し、特にマイコンや、信号処理ＬＳＩ（ＤＳ
Ｐ・・・デジタル・シグナル・プロセッサ）に使用され
る。
（従来の技術）
汎用の信号処理技術には、回転シフトを含めデータのシ
フト機能が不可欠である。通常、データのシフトには、
シフトレジスタを用い、シーケンシャルにシフトを実行
するシフタが用いられた。
フト機能が不可欠である。通常、データのシフトには、
シフトレジスタを用い、シーケンシャルにシフトを実行
するシフタが用いられた。
しかしこれでは、シフトに時間がかかるため、論理回路
にてシフトを実行するバレルシフタが提案されている。
にてシフトを実行するバレルシフタが提案されている。
第１１図（ａ）にバレルシフタの一例として、右方向シ
フト可能なバレルシフタを示す。第１１図（ｂ）は、基
本ユニットとなる各セレクタ１１のうちの１個を詳細化
して示したもので、信号ａ （ａ、ａ）に応じて左デー
タＸＬ、右データＸＲを選択し、出力Ｓとして出力する
。
フト可能なバレルシフタを示す。第１１図（ｂ）は、基
本ユニットとなる各セレクタ１１のうちの１個を詳細化
して示したもので、信号ａ （ａ、ａ）に応じて左デー
タＸＬ、右データＸＲを選択し、出力Ｓとして出力する
。
第１１図の機能は、ここでは入力データＸ （Ｘ７＝ａ
、Ｘ６−ｂ、Ｘ５＝ｃ、−・・Ｘ１＝ｇ、Ｘ０＝ｈ）を
任意のシフト値（０〜７）（２進のコントロール信号ａ
２．ａｌ、ａｏ）に従がい、右シフトを実行する。即ち
コントロール信号（ａ２゜ａｌ、ａＯ）を設定し、各段
の入力データを、コントロール信号によって左右（ＸＬ
、ＸＲ）のどちらかを選択することで、所望のシフトを
実行する。例えば右５ビツトシフトを考えてみると、コ
ントロール信号（ａ２．ａｌ、ａｏ）を（１，０１）に
設定する。これにより、１段目の各セレクタ１１にて左
（ＸＬ）を選択し、１ビツト右シフトする。同様に２段
目は、右入力（ＸＲ）を選択し、０ビツト右シフト（デ
ータスルー）になる。
、Ｘ６−ｂ、Ｘ５＝ｃ、−・・Ｘ１＝ｇ、Ｘ０＝ｈ）を
任意のシフト値（０〜７）（２進のコントロール信号ａ
２．ａｌ、ａｏ）に従がい、右シフトを実行する。即ち
コントロール信号（ａ２゜ａｌ、ａＯ）を設定し、各段
の入力データを、コントロール信号によって左右（ＸＬ
、ＸＲ）のどちらかを選択することで、所望のシフトを
実行する。例えば右５ビツトシフトを考えてみると、コ
ントロール信号（ａ２．ａｌ、ａｏ）を（１，０１）に
設定する。これにより、１段目の各セレクタ１１にて左
（ＸＬ）を選択し、１ビツト右シフトする。同様に２段
目は、右入力（ＸＲ）を選択し、０ビツト右シフト（デ
ータスルー）になる。
３段目は、ａ２＝１を受け、左入力（、ＸＬ）を選択し
、４ビツト右にシフトする。
、４ビツト右にシフトする。
以上３段のシフト回路を通ることで、計５ビットの右シ
フトを実行する。この状態を示したのが第１２図である
。第１１図で、１２は“０”固定機能部で、シフト後の
空きセレクタに“０”を供給する。
フトを実行する。この状態を示したのが第１２図である
。第１１図で、１２は“０”固定機能部で、シフト後の
空きセレクタに“０”を供給する。
第１３図は、従来の左右シフト可能なバレルシフタを示
す。上部３段は、右シフト回路（左側２１）、左シフト
回路（右側１２）を並列にもち、コントロール信号ａＯ
−ａ２で所望の値だけ右、左シフトを実行したのち、選
択ＳＬで出力（右シフト値または左シフト値）を選択す
ることで、左右のシフトを実現する。第１４図はその動
作状態図で、ここでは右５ビツトシフトを実現している
。
す。上部３段は、右シフト回路（左側２１）、左シフト
回路（右側１２）を並列にもち、コントロール信号ａＯ
−ａ２で所望の値だけ右、左シフトを実行したのち、選
択ＳＬで出力（右シフト値または左シフト値）を選択す
ることで、左右のシフトを実現する。第１４図はその動
作状態図で、ここでは右５ビツトシフトを実現している
。
第１５図は従来の左右バレルシフタの別の例である。ま
ず最初の３段のセレクタ３１で右Ｏ〜７ビツトを実現し
、次の３段３２で左θ〜７ビツトシフトを実現している
。ここで選択信号Ｒ３で、３１．３２のうち選択しない
方のセレクタデータスルーとすればよい。
ず最初の３段のセレクタ３１で右Ｏ〜７ビツトを実現し
、次の３段３２で左θ〜７ビツトシフトを実現している
。ここで選択信号Ｒ３で、３１．３２のうち選択しない
方のセレクタデータスルーとすればよい。
（発明が解決しようとする課題）
上記のように従来、左右のシフトを実行するには、右バ
レルシフタ（２１，３１等）、左バレルシフタ（２２，
３２等）を独立して用意し、所望のシフトを実行したの
ち、右シフトか左シフトかによって、右バレルシフタま
たは左バレルシフタの出力を選択することで行なってい
る。そのため従来は、セレクタ１１が、右バレルシフタ
または左バレルシフタの２倍以上必要である。これでは
、回路規模が増大し、ＩＣチップサイズの増加をもたら
す。
レルシフタ（２１，３１等）、左バレルシフタ（２２，
３２等）を独立して用意し、所望のシフトを実行したの
ち、右シフトか左シフトかによって、右バレルシフタま
たは左バレルシフタの出力を選択することで行なってい
る。そのため従来は、セレクタ１１が、右バレルシフタ
または左バレルシフタの２倍以上必要である。これでは
、回路規模が増大し、ＩＣチップサイズの増加をもたら
す。
そこで本発明の目的は、左シフトと右シフトが同時に実
行されないという前提をもとに、左シフト時に使用する
セレクタと、右シフト時に使用するセレクタを共有する
ことにより、左右のバレルシフタに用いるセレクタの数
を減少させ、回路規模を小さくすることにある。
行されないという前提をもとに、左シフト時に使用する
セレクタと、右シフト時に使用するセレクタを共有する
ことにより、左右のバレルシフタに用いるセレクタの数
を減少させ、回路規模を小さくすることにある。
［発明の構成］
（課題を解決するための手段と作用）
本発明は、
（１） シフト量に従って列方向にＭ個配列され、デ
ータ長に従って行方向にＮ個マトリクス状に配列された
Ｍ×Ｎ個のセレクタからなり、右シフト量データに応じ
た右シフトが可能なバレルシフタと、該バレルシフタの
入力段側、出力段側にそれぞれ設けられたデータ左右反
転手段とを具備し、該手段はシフト制御信号に応じて入
力データの選択を行なうことを特徴とする左右シックで
ある。
ータ長に従って行方向にＮ個マトリクス状に配列された
Ｍ×Ｎ個のセレクタからなり、右シフト量データに応じ
た右シフトが可能なバレルシフタと、該バレルシフタの
入力段側、出力段側にそれぞれ設けられたデータ左右反
転手段とを具備し、該手段はシフト制御信号に応じて入
力データの選択を行なうことを特徴とする左右シックで
ある。
また本発明は、
（２） シフト量に従って列方向にＭ個配列され、デ
ータ長に従って行方向にＮ個マトリクス状に配列された
Ｍ×Ｎ個のセレクタからなり、左シフト量データに応じ
た左シフトが可能なバレルシフタと、該バレルシフタの
入力段側、出力段側にそれぞれ設けられたデータ左右反
転手段とを具備し、該手段はシフト制御信号に応じて入
力データの選択を行なうことを特徴とする左右シフタで
ある。
ータ長に従って行方向にＮ個マトリクス状に配列された
Ｍ×Ｎ個のセレクタからなり、左シフト量データに応じ
た左シフトが可能なバレルシフタと、該バレルシフタの
入力段側、出力段側にそれぞれ設けられたデータ左右反
転手段とを具備し、該手段はシフト制御信号に応じて入
力データの選択を行なうことを特徴とする左右シフタで
ある。
また本発明は、
（３） シフト量に従って列方向にＭ個配列され、デ
ータ長に従って行方向にＮ個マトリクス状に配列された
Ｍ×Ｎ個のセレクタからなり、右シフト量データに応じ
た右シフトが可能なバレルシフタに、右方向からあふれ
出たデータを左側セレクタのデータ入力とする右方向回
転シフタと、該シフタにおいて左シフト量データの２の
補数値だけデータの右シフトをする機能部とを具備した
ことを特徴とする左右シックである。また本発明は、（
４） シフト量データに応じたセレクタのデータを強
制的に“０”もしくは“１”とする手段を具備した前記
（３）に記載の左右シフタである。また本発明は、 （５） シフト量に従って列方向にＭ個配列され、デ
ータ長に従って行方向にＮ個マトリクス状に配列された
Ｍ×Ｎ個のセレクタからなり、左シフト量データに応じ
た左シフトが可能なバレルシフタに、左方向からあふれ
出たデータを右側セレクタのデータ入力とする左方向回
転シフタと、該シフタにおいて右シフト量データの２の
補数値だけデータの左シフトをする機能部とを具備した
ことを特徴とする左右シフタである。また本発明は、（
６） シフト量データに応じたセレクタのデータを強
制的に°“０”もしくは“°１”とする手段を具備した
前記（５）に記載の左右シフタである。
ータ長に従って行方向にＮ個マトリクス状に配列された
Ｍ×Ｎ個のセレクタからなり、右シフト量データに応じ
た右シフトが可能なバレルシフタに、右方向からあふれ
出たデータを左側セレクタのデータ入力とする右方向回
転シフタと、該シフタにおいて左シフト量データの２の
補数値だけデータの右シフトをする機能部とを具備した
ことを特徴とする左右シックである。また本発明は、（
４） シフト量データに応じたセレクタのデータを強
制的に“０”もしくは“１”とする手段を具備した前記
（３）に記載の左右シフタである。また本発明は、 （５） シフト量に従って列方向にＭ個配列され、デ
ータ長に従って行方向にＮ個マトリクス状に配列された
Ｍ×Ｎ個のセレクタからなり、左シフト量データに応じ
た左シフトが可能なバレルシフタに、左方向からあふれ
出たデータを右側セレクタのデータ入力とする左方向回
転シフタと、該シフタにおいて右シフト量データの２の
補数値だけデータの左シフトをする機能部とを具備した
ことを特徴とする左右シフタである。また本発明は、（
６） シフト量データに応じたセレクタのデータを強
制的に°“０”もしくは“°１”とする手段を具備した
前記（５）に記載の左右シフタである。
即ち本発明は、前記目的を達成する手段として、大きく
分けて以下の２つの左右シフタを提案する。
分けて以下の２つの左右シフタを提案する。
第１に右（または左）バレルシフタの入力段側、出力段
側に、データの左右反転手段を付加することにより、見
かけ上布（または左）シフトすることで、左（または右
）シフトを実現する。
側に、データの左右反転手段を付加することにより、見
かけ上布（または左）シフトすることで、左（または右
）シフトを実現する。
第２Ｚに、シフタの各段に回転シフト機能を付加する。
これにより右（または左）回転シックを用いたとき、左
（または右）回転シフトは、シフト量の２の補数分だけ
右（または左）に回転シフトしたことを同等になってい
る。
（または右）回転シフトは、シフト量の２の補数分だけ
右（または左）に回転シフトしたことを同等になってい
る。
（実施例）
以下図面を参照して本発明の一実施例を説明する。第１
図（ａ）は同実施例の構成図、同図ら）は同図（ｂ）の
一部詳細図であるが、ここで前記従来例のものと対応す
る個所には、同一符号を付しておく。
図（ａ）は同実施例の構成図、同図ら）は同図（ｂ）の
一部詳細図であるが、ここで前記従来例のものと対応す
る個所には、同一符号を付しておく。
５１は、シフト量に従って列方向にＭ個（ここでは３個
）配列され、データ長に従って行方向にＮ個（ここでは
８個）マトリクス状に配列されたＭ×Ｎ個のセレクタ１
１からなり、右シフト量データ（ａＯ〜ａ２）に応じた
右シフトが可能なバレルシフタである。５２．５３は、
該バレルシフタ５１の入力段側、出力段側にそれぞれ設
けられたデータ左右反転手段（ここでは８ビツト）であ
る。
）配列され、データ長に従って行方向にＮ個（ここでは
８個）マトリクス状に配列されたＭ×Ｎ個のセレクタ１
１からなり、右シフト量データ（ａＯ〜ａ２）に応じた
右シフトが可能なバレルシフタである。５２．５３は、
該バレルシフタ５１の入力段側、出力段側にそれぞれ設
けられたデータ左右反転手段（ここでは８ビツト）であ
る。
第１図における右シフト（ここでは右５ビツトシフト）
を説明する。ｘ７〜ＸＯの入力データをａ、ｂ、ｃ、ｄ
、ｅ、ｆ、ｇ、ｈ”とおく。次に５ビツトシフト量（コ
ントロール信号）を、バイナリ−値でａ２＝１．ａｌ＝
ｏ、ａｏ＝１とおく。第２図は右５ピントシフト時のデ
ータの移動（シフト）を示したものである。
を説明する。ｘ７〜ＸＯの入力データをａ、ｂ、ｃ、ｄ
、ｅ、ｆ、ｇ、ｈ”とおく。次に５ビツトシフト量（コ
ントロール信号）を、バイナリ−値でａ２＝１．ａｌ＝
ｏ、ａｏ＝１とおく。第２図は右５ピントシフト時のデ
ータの移動（シフト）を示したものである。
右シフト時には、左シフト信号ＬＳは“０ ＋＋となり
、手段５２でのデータ左右反転はしない。つまりデータ
スルーとなる。その後パルルシスター５１の１段目で１
ビツト、２段目で０ビツト（右シフトなし）、３段目で
４ビツト、つまり右方向に計５ビットシフトする。最終
段の左右反転手段５３では、左シフト信号ＬＳが“０”
を受けるため、データの左右反転はなく、つまりデータ
はそのままスルーとなる。以上により、５ピント右シフ
トの出力″Ｏ，Ｏ，０，０，０，ａ、ｂ、ｃを得る。
、手段５２でのデータ左右反転はしない。つまりデータ
スルーとなる。その後パルルシスター５１の１段目で１
ビツト、２段目で０ビツト（右シフトなし）、３段目で
４ビツト、つまり右方向に計５ビットシフトする。最終
段の左右反転手段５３では、左シフト信号ＬＳが“０”
を受けるため、データの左右反転はなく、つまりデータ
はそのままスルーとなる。以上により、５ピント右シフ
トの出力″Ｏ，Ｏ，０，０，０，ａ、ｂ、ｃを得る。
次に第１図における左シフト（ここでは左５ピントシフ
ト）を説明する。第３図は左５ビットシフト時のデータ
の移動を示したものである。まず初段シフト信号ＬＳ＝
１となり、データが左右反転する。その後３段のシフタ
５１で５ビツト右シフトを実行する。即ちシフタ５１の
１段目のａＯ−１で１ビツト右シフト、２段目のａ１＝
０でＯビット右シフト（データスルー）、３段目のａ２
＝１で４ビツト右シフト、計５ビット右シフトとなる。
ト）を説明する。第３図は左５ビットシフト時のデータ
の移動を示したものである。まず初段シフト信号ＬＳ＝
１となり、データが左右反転する。その後３段のシフタ
５１で５ビツト右シフトを実行する。即ちシフタ５１の
１段目のａＯ−１で１ビツト右シフト、２段目のａ１＝
０でＯビット右シフト（データスルー）、３段目のａ２
＝１で４ビツト右シフト、計５ビット右シフトとなる。
また最終段左シフト信号ＬＳ＝１でデータが左右反転す
ることで、出力８７〜ＳＯに所望のシフトデータ＝ｆ、
ｇ、ｈ、ｏ、ｏ、ｏ、ｏ、０を得る。
ることで、出力８７〜ＳＯに所望のシフトデータ＝ｆ、
ｇ、ｈ、ｏ、ｏ、ｏ、ｏ、０を得る。
第４図は本発明の異なる実施例で、前記第２番目の補数
関係を用いた発明の実施例である。例えば右シフト量デ
ータ（ａＯ−ａ２）（３桁）が“’５”（１０１）のと
き、その２の補数は“°３°゛（０１１）、つまり上記
“′１０１”の各桁を反転すると“０１０ ”であるか
ら、それに＋１すると“０１１”＝３となるからである
。即ち本実施例は、５ビツト左シフトしたいのであるが
、このことは５の２の補数分（＝３）だけ右にシフトす
ることと同等であるから、３ビツト右にシフトすること
で、左５ビツトシフトを行なうものである。
関係を用いた発明の実施例である。例えば右シフト量デ
ータ（ａＯ−ａ２）（３桁）が“’５”（１０１）のと
き、その２の補数は“°３°゛（０１１）、つまり上記
“′１０１”の各桁を反転すると“０１０ ”であるか
ら、それに＋１すると“０１１”＝３となるからである
。即ち本実施例は、５ビツト左シフトしたいのであるが
、このことは５の２の補数分（＝３）だけ右にシフトす
ることと同等であるから、３ビツト右にシフトすること
で、左５ビツトシフトを行なうものである。
第４図で６１はコントロール信号ａｏ−ａ２！：：応じ
てデータシフトを行なう部分、６２は＋１回路（１ビツ
ト右回転）、６３はコントロール信号（００１）を反転
させて（０１０）とする部分である。シフト部６１の１
段目は１ビツト、２段目は２ビツト、３段目は４ビツト
右回転シフト可能である。
てデータシフトを行なう部分、６２は＋１回路（１ビツ
ト右回転）、６３はコントロール信号（００１）を反転
させて（０１０）とする部分である。シフト部６１の１
段目は１ビツト、２段目は２ビツト、３段目は４ビツト
右回転シフト可能である。
第４図において右回転シフトを行なうときは、左シフト
信号ＬＳ＝Ｑとなり、シフタ６２ではそのままデータス
ルーする。次に３段シフタ６１において、コントロール
信号ａ（１−ａ２ （この場合１０１とする）は、その
ままの値で排他的オア６４、〜６４．の出力となり、５
ビツトの右回転シフトが行なわれる。
信号ＬＳ＝Ｑとなり、シフタ６２ではそのままデータス
ルーする。次に３段シフタ６１において、コントロール
信号ａ（１−ａ２ （この場合１０１とする）は、その
ままの値で排他的オア６４、〜６４．の出力となり、５
ビツトの右回転シフトが行なわれる。
次に左回転（例として左５ビット回転）につき説明する
。第５図は第４図における左５ビット回転シフト時のデ
ータ移動を示したものである。まずシフタ６２で左シフ
ト信号ＬＳ＝１を受け、１ビツト右に回転シフトする０
次に３段シフタ６１で、 ａ２．ａｌ、ａＱ”の”１．
０．１”が反転したデータ″０，１．Ｏ”をゲート６４
．〜６４３から受け、右に２ビツト回転シフトする。以
上の動作で、３ビツトデータ（ａ２〜ａＯ）における５
″の２の補数である″３″ビットだけ右に回転シフトす
ることによって、左５ビット回転シフトを実現するもの
である。
。第５図は第４図における左５ビット回転シフト時のデ
ータ移動を示したものである。まずシフタ６２で左シフ
ト信号ＬＳ＝１を受け、１ビツト右に回転シフトする０
次に３段シフタ６１で、 ａ２．ａｌ、ａＱ”の”１．
０．１”が反転したデータ″０，１．Ｏ”をゲート６４
．〜６４３から受け、右に２ビツト回転シフトする。以
上の動作で、３ビツトデータ（ａ２〜ａＯ）における５
″の２の補数である″３″ビットだけ右に回転シフトす
ることによって、左５ビット回転シフトを実現するもの
である。
第６図は、第４図とは逆で、左回転シフタを用いて左右
シフタを実現したものである。本実施例は第４図と左右
の関係が逆となっているだけであるから、対応個所には
同一符号を用い、かつ適宜ダッシュを付しておく。第７
図は第６図の左回転シフタを用いて右回転シフトを行な
ったときのデータの移動を示している。第６図では、右
シフト信号Ｒ３を用い、＋１回路６２′は後段側に配し
、第６図（ロ）の如くデータの選び方の論理は、全実施
例とは逆になっている。
シフタを実現したものである。本実施例は第４図と左右
の関係が逆となっているだけであるから、対応個所には
同一符号を用い、かつ適宜ダッシュを付しておく。第７
図は第６図の左回転シフタを用いて右回転シフトを行な
ったときのデータの移動を示している。第６図では、右
シフト信号Ｒ３を用い、＋１回路６２′は後段側に配し
、第６図（ロ）の如くデータの選び方の論理は、全実施
例とは逆になっている。
第８図は本発明の異なる実施例で、第６図を基本にし、
各セレクタ１１に強制的に“′０”固定する機能をもた
せることにより、左右シフタを実現したものである。こ
こで７１ａ〜７１ｃはセレクタ１１に′０”を導入する
か否かの選択回路で、第８図（５）の如＜ａｌ、ａ２が
共に“°０”であれば、無条件にセレクタ出力Ｓは°“
ＯＩＩとなる。７２は通常のシフトと回転シフトの選択
部、７３ａ〜７３ｃは左シフトするか否かの選択回路で
ある。
各セレクタ１１に強制的に“′０”固定する機能をもた
せることにより、左右シフタを実現したものである。こ
こで７１ａ〜７１ｃはセレクタ１１に′０”を導入する
か否かの選択回路で、第８図（５）の如＜ａｌ、ａ２が
共に“°０”であれば、無条件にセレクタ出力Ｓは°“
ＯＩＩとなる。７２は通常のシフトと回転シフトの選択
部、７３ａ〜７３ｃは左シフトするか否かの選択回路で
ある。
第９図は第８図による左５ピントシフト時のデータ移動
を示したものである。まずシック６１′の初段にて、左
シフトであることより、右シフト信号Ｒ３＝Ｏを受け、
データはスルーする。２段目で、回路７１ａによる左１
ビツトシフトを受け、データは１ビット左回転シフトす
ると共に、２行８列目のセレクタの出力データを強制的
に０”にする。３段目はデータスルーさせる。４段目（
４行目）は、４ビツト分データを左回転シフトし、かつ
４行５列から４行８列目まで強制的に′“０パとする。
を示したものである。まずシック６１′の初段にて、左
シフトであることより、右シフト信号Ｒ３＝Ｏを受け、
データはスルーする。２段目で、回路７１ａによる左１
ビツトシフトを受け、データは１ビット左回転シフトす
ると共に、２行８列目のセレクタの出力データを強制的
に０”にする。３段目はデータスルーさせる。４段目（
４行目）は、４ビツト分データを左回転シフトし、かつ
４行５列から４行８列目まで強制的に′“０パとする。
このようにして４段のシフタを通ることにより、５ビツ
ト左シフトを実現できる。
ト左シフトを実現できる。
第１０図は第８図による右５ビットシフト時のデータ移
動を示したものである。初段にて右シフト信号Ｒ３＝１
を受け、１ビット左回転シフトする。次に２段目（２行
目）にて、データが“′０゛ビット左回転シフトする（
シフトなし）と共に、回路７１ａの出力で２行７列のセ
レクタ出力を強制的に“０”にする。３段目はデータを
左方向に２ビツト回転シフトする。４段目は、データが
０ビット左方向回転シフトする（シフトなし）と共に、
４行１列から４行４列を強制的に“０°゛にする。以上
４段のシフタを通すことにより、右５ビツトシフトを実
現できるものである。
動を示したものである。初段にて右シフト信号Ｒ３＝１
を受け、１ビット左回転シフトする。次に２段目（２行
目）にて、データが“′０゛ビット左回転シフトする（
シフトなし）と共に、回路７１ａの出力で２行７列のセ
レクタ出力を強制的に“０”にする。３段目はデータを
左方向に２ビツト回転シフトする。４段目は、データが
０ビット左方向回転シフトする（シフトなし）と共に、
４行１列から４行４列を強制的に“０°゛にする。以上
４段のシフタを通すことにより、右５ビツトシフトを実
現できるものである。
なお本発明は実施例のみに限られず種々の応用が可能で
ある。例えば第８図のシフタでは回転シフトによりあふ
れたデータを“０゛′に固定したが、“１゛に固定する
ようにしてもよい。
ある。例えば第８図のシフタでは回転シフトによりあふ
れたデータを“０゛′に固定したが、“１゛に固定する
ようにしてもよい。
［発明の効果］
以上説明した如く本発明によれば、右方向と左方向のセ
レクタ共用を図ったので、構成の簡単化により、ＩＣチ
ップサイズの縮小化が図れるものである。
レクタ共用を図ったので、構成の簡単化により、ＩＣチ
ップサイズの縮小化が図れるものである。
第１図は本発明の一実施例の構成図、第２回、第３図は
同構成の動作説明図、第４図は本発明の異なる実施例の
構成図、第５図は同構成の動作説明図、第６図は本発明
の異なる実施例の構成図、第７図は同構成の動作説明図
、第８図は本発明の異なる実施例の構成図、第９図、第
１０図は同構成の動作説明図、第１１図は従来のシフタ
の構成図、第１２図は同構成の動作説明図、第１３図、
第１５図は従来の左右シックの構成図、第１４図は第１
３図の動作説明図である。 １１・・・セレクタ、１２・・・“０パ供給手段、５１
・・・データシフタ、５２５３・・・データ左右反転手
段、６２・・・＋１回路（１ビツトシフト回路）、６３
・・・コントロール信号反転用排他的オア、７１ａ〜７
１ｃ・・・“０”供給選択手段、７２・・・回転、シフ
ト選択部、７３ａ〜７３ｃ・・・左シフト選択部。
同構成の動作説明図、第４図は本発明の異なる実施例の
構成図、第５図は同構成の動作説明図、第６図は本発明
の異なる実施例の構成図、第７図は同構成の動作説明図
、第８図は本発明の異なる実施例の構成図、第９図、第
１０図は同構成の動作説明図、第１１図は従来のシフタ
の構成図、第１２図は同構成の動作説明図、第１３図、
第１５図は従来の左右シックの構成図、第１４図は第１
３図の動作説明図である。 １１・・・セレクタ、１２・・・“０パ供給手段、５１
・・・データシフタ、５２５３・・・データ左右反転手
段、６２・・・＋１回路（１ビツトシフト回路）、６３
・・・コントロール信号反転用排他的オア、７１ａ〜７
１ｃ・・・“０”供給選択手段、７２・・・回転、シフ
ト選択部、７３ａ〜７３ｃ・・・左シフト選択部。
Claims (6)
- （１）シフト量に従って列方向にＭ個配列され、データ
長に従って行方向にＮ個マトリクス状に配列されたＭ×
Ｎ個のセレクタからなり、右シフト量データに応じた右
シフトが可能なバレルシフタと、該バレルシフタの入力
段側、出力段側にそれぞれ設けられたデータ左右反転手
段とを具備し、該手段はシフト制御信号に応じて入力デ
ータの選択を行なうことを特徴とする左右シフタ。 - （２）シフト量に従って列方向にＭ個配列され、データ
長に従って行方向にＮ個マトリクス状に配列されたＭ×
Ｎ個のセレクタからなり、左シフト量データに応じた左
シフトが可能なバレルシフタと、該バレルシフタの入力
段側、出力段側にそれぞれ設けられたデータ左右反転手
段とを具備し、該手段はシフト制御信号に応じて入力デ
ータの選択を行なうことを特徴とする左右シフタ。 - （３）シフト量に従って列方向にＭ個配列され、データ
長に従って行方向にＮ個マトリクス状に配列されたＭ×
Ｎ個のセレクタからなり、右シフト量データに応じた右
シフトが可能なバレルシフタに、右方向からあふれ出た
データを左側セレクタのデータ入力とする右方向回転シ
フタと、該シフタにおいて左シフト量データの２の補数
値だけデータの右シフトをする機能部とを具備したこと
を特徴とする左右シフタ。 - （４）シフト量データに応じたセレクタのデータを強制
的に“０”もしくは“１”とする手段を具備した請求項
３に記載の左右シフタ。 - （５）シフト量に従って列方向にＭ個配列され、データ
長に従って行方向にＮ個マトリクス状に配列されたＭ×
Ｎ個のセレクタからなり、左シフト量データに応じた左
シフトが可能なバレルシフタに、左方向からあふれ出た
データを右側セレクタのデータ入力とする左方向回転シ
フタと、該シフタにおいて右シフト量データの２の補数
値だけデータの左シフトをする機能部とを具備したこと
を特徴とする左右シフタ。 - （６）シフト量データに応じたセレクタのデータを強制
的に“０”もしくは“１”とする手段を具備した請求項
５に記載の左右シフタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2122881A JPH0421025A (ja) | 1990-05-15 | 1990-05-15 | 左右シフタ |
| US07/778,912 US5262971A (en) | 1990-05-15 | 1991-05-13 | Bidirectional shifter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2122881A JPH0421025A (ja) | 1990-05-15 | 1990-05-15 | 左右シフタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0421025A true JPH0421025A (ja) | 1992-01-24 |
Family
ID=14846947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2122881A Pending JPH0421025A (ja) | 1990-05-15 | 1990-05-15 | 左右シフタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5262971A (ja) |
| JP (1) | JPH0421025A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9021000B2 (en) | 2012-06-29 | 2015-04-28 | International Business Machines Corporation | High speed and low power circuit structure for barrel shifter |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5465223A (en) * | 1992-01-09 | 1995-11-07 | Oki Electric Industry Co., Ltd. | Barrel shifter |
| US5978822A (en) * | 1995-12-29 | 1999-11-02 | Atmel Corporation | Circuit for rotating, left shifting, or right shifting bits |
| US5862133A (en) * | 1996-08-02 | 1999-01-19 | Golden Bridge Technology | Packet-switched spread-spectrum system |
| US5844825A (en) * | 1996-09-03 | 1998-12-01 | Wang; Song-Tine | Bidirectional shifter circuit |
| US5948050A (en) * | 1996-12-19 | 1999-09-07 | Lucent Technologies Inc. | Fast conversion two's complement encoded shift value for a barrel shifter |
| US5987603A (en) * | 1997-04-29 | 1999-11-16 | Lsi Logic Corporation | Apparatus and method for reversing bits using a shifter |
| US6122651A (en) * | 1998-04-08 | 2000-09-19 | Advanced Micro Devices, Inc. | Method and apparatus for performing overshifted rotate through carry instructions by shifting in opposite directions |
| US6327651B1 (en) * | 1998-09-08 | 2001-12-04 | International Business Machines Corporation | Wide shifting in the vector permute unit |
| US6675182B1 (en) * | 2000-08-25 | 2004-01-06 | International Business Machines Corporation | Method and apparatus for performing rotate operations using cascaded multiplexers |
| DE10201441A1 (de) * | 2002-01-16 | 2003-08-14 | Infineon Technologies Ag | Schiebevorrichtung und Verfahren zum Verschieben |
| US7337202B2 (en) * | 2003-12-24 | 2008-02-26 | International Business Machines Corporation | Shift-and-negate unit within a fused multiply-adder circuit |
| US7689635B2 (en) * | 2004-10-28 | 2010-03-30 | Stmicroelectronics Pvt. Ltd. | Area efficient shift / rotate system |
| GB2443439B (en) * | 2006-10-30 | 2009-06-03 | Imagination Tech Ltd | Digital electronic binary rotator and reverser |
| US8126022B2 (en) * | 2007-04-02 | 2012-02-28 | Stmicroelectronics Sa | Electronic multimode data shift device, in particular for coding/decoding with an LDPC code |
| US9904511B2 (en) * | 2014-11-14 | 2018-02-27 | Cavium, Inc. | High performance shifter circuit |
| US10310809B2 (en) | 2016-04-08 | 2019-06-04 | Arm Limited | Apparatus and method for supporting a conversion instruction |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58142438A (ja) * | 1982-02-19 | 1983-08-24 | Hitachi Ltd | デ−タシフト装置 |
| JPS5991541A (ja) * | 1982-11-18 | 1984-05-26 | Toshiba Corp | デ−タシフト回路 |
| JPS6398729A (ja) * | 1986-10-15 | 1988-04-30 | Fujitsu Ltd | バレルシフタ |
| JPS63298623A (ja) * | 1987-05-29 | 1988-12-06 | Fujitsu Ltd | バレルシフタ |
| JPS6450122A (en) * | 1987-08-19 | 1989-02-27 | Mitsubishi Electric Corp | Shifter |
| JPH01259415A (ja) * | 1988-04-08 | 1989-10-17 | Matsushita Electric Ind Co Ltd | データ補正回路 |
| JPH01271833A (ja) * | 1987-06-30 | 1989-10-30 | Mitsubishi Electric Corp | シフタ |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5750049A (en) * | 1980-09-09 | 1982-03-24 | Toshiba Corp | Shifting circuit |
| US4583197A (en) * | 1983-06-30 | 1986-04-15 | International Business Machines Corporation | Multi-stage pass transistor shifter/rotator |
| JPS6132139A (ja) * | 1984-07-24 | 1986-02-14 | Nec Corp | 双方向バレルシフト回路 |
| US4782457A (en) * | 1986-08-18 | 1988-11-01 | Texas Instruments Incorporated | Barrel shifter using bit reversers and having automatic normalization |
| JPS6382513A (ja) * | 1986-09-26 | 1988-04-13 | Toshiba Corp | バレルシフタ |
-
1990
- 1990-05-15 JP JP2122881A patent/JPH0421025A/ja active Pending
-
1991
- 1991-05-13 US US07/778,912 patent/US5262971A/en not_active Expired - Lifetime
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58142438A (ja) * | 1982-02-19 | 1983-08-24 | Hitachi Ltd | デ−タシフト装置 |
| JPS5991541A (ja) * | 1982-11-18 | 1984-05-26 | Toshiba Corp | デ−タシフト回路 |
| JPS6398729A (ja) * | 1986-10-15 | 1988-04-30 | Fujitsu Ltd | バレルシフタ |
| JPS63298623A (ja) * | 1987-05-29 | 1988-12-06 | Fujitsu Ltd | バレルシフタ |
| JPH01271833A (ja) * | 1987-06-30 | 1989-10-30 | Mitsubishi Electric Corp | シフタ |
| JPS6450122A (en) * | 1987-08-19 | 1989-02-27 | Mitsubishi Electric Corp | Shifter |
| JPH01259415A (ja) * | 1988-04-08 | 1989-10-17 | Matsushita Electric Ind Co Ltd | データ補正回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9021000B2 (en) | 2012-06-29 | 2015-04-28 | International Business Machines Corporation | High speed and low power circuit structure for barrel shifter |
| US9501260B2 (en) | 2012-06-29 | 2016-11-22 | International Business Machines Corporation | High speed and low power circuit structure for barrel shifter |
| US9996317B2 (en) | 2012-06-29 | 2018-06-12 | International Business Machines Corporation | High speed and low power circuit structure for barrel shifter |
Also Published As
| Publication number | Publication date |
|---|---|
| US5262971A (en) | 1993-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0421025A (ja) | 左右シフタ | |
| JPS6398729A (ja) | バレルシフタ | |
| US5844828A (en) | Shift circuit and system having the same | |
| US4345316A (en) | Shift arithmetic device | |
| US4128872A (en) | High speed data shifter array | |
| JPH07104973A (ja) | シフト回路及び可変長符号復号器 | |
| US6622242B1 (en) | System and method for performing generalized operations in connection with bits units of a data word | |
| US5826098A (en) | Data processing system which converts received data packet into extended packet with prescribed field for accumulation process | |
| JPH0546363A (ja) | 除算器 | |
| JPH04299722A (ja) | マイクロコンピュータシステムのキースキャン回路及びその方法 | |
| US5146479A (en) | Up/down counter for counting binary data stored in flip flops | |
| JPH0217828B2 (ja) | ||
| KR100567643B1 (ko) | 제로 판정 신호 생성 회로 | |
| US5535151A (en) | Electronic processor for performing multiplication | |
| JPH0721011A (ja) | Ｍｏｓシフト回路装置 | |
| US5027300A (en) | Two level multiplexer circuit shifter apparatus | |
| JP3533825B2 (ja) | 論理演算ユニットおよび論理演算装置 | |
| JP2556613B2 (ja) | バレルシフタ回路 | |
| GB2443439A (en) | Digital electronic binary rotator and reverser | |
| JPH04245323A (ja) | バレルシフタ回路 | |
| JPS61157936A (ja) | デ−タシフト回路 | |
| JP2643576B2 (ja) | 高速フーリエ変換用番地発生回路 | |
| JPH0683577A (ja) | シフト演算装置 | |
| JPS63205767A (ja) | ビツトリバ−ス装置 | |
| JPH04227336A (ja) | 復号器 |