JPH04206762A - 平型電子部品の製造方法 - Google Patents
平型電子部品の製造方法Info
- Publication number
- JPH04206762A JPH04206762A JP33573990A JP33573990A JPH04206762A JP H04206762 A JPH04206762 A JP H04206762A JP 33573990 A JP33573990 A JP 33573990A JP 33573990 A JP33573990 A JP 33573990A JP H04206762 A JPH04206762 A JP H04206762A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electronic component
- chip
- insulating substrate
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000004020 conductor Substances 0.000 claims abstract description 22
- 238000001035 drying Methods 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 7
- 238000007650 screen-printing Methods 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 4
- 229910000679 solder Inorganic materials 0.000 claims description 4
- 238000007747 plating Methods 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims 1
- 230000008018 melting Effects 0.000 claims 1
- 238000005476 soldering Methods 0.000 claims 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 10
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052709 silver Inorganic materials 0.000 abstract description 5
- 239000004332 silver Substances 0.000 abstract description 5
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 230000035515 penetration Effects 0.000 abstract 1
- 230000000717 retained effect Effects 0.000 abstract 1
- 230000001681 protective effect Effects 0.000 description 4
- 238000000605 extraction Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 101700004678 SLIT3 Proteins 0.000 description 1
- 102100027339 Slit homolog 3 protein Human genes 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Details Of Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、高密度な面実装の可能な平型電子部品の製造
方法に関する。
方法に関する。
従来平型電子部品として、電子部品の電極にリード線を
接続して横方向に取り出し、電子部品及びリード線の一
部に樹脂モールドを施したものが知られている。
接続して横方向に取り出し、電子部品及びリード線の一
部に樹脂モールドを施したものが知られている。
しかし、従来のモールド電子部品は、リード線が横方向
に延長しているために、プリント基板に面実装する際、
前記リード線が横に延長した分だけ面実装面積が広（な
り、それだけ高密度な面実装が困難になるという問題７
点があった。
に延長しているために、プリント基板に面実装する際、
前記リード線が横に延長した分だけ面実装面積が広（な
り、それだけ高密度な面実装が困難になるという問題７
点があった。
［発明が解決しようとする課題１
本発明は、高密度な面実装が可能な平型電子部品を提供
できる製造方法に関する。
できる製造方法に関する。
［課題を解決するための手段］
絶縁基板に貫通孔を設け、１次電極がその２つの端子に
それぞれ接着された電子部品を前記孔内の電子部品保持
部に装着し、前記絶縁基板の表面に形成した電極取り出
し導体を前記両１次電極に接続した構造をとることによ
り前記問題点を解決するもので、本発明は、前記構造の
電子部品を提供する製造方法であって以下詳細に説明す
る。
それぞれ接着された電子部品を前記孔内の電子部品保持
部に装着し、前記絶縁基板の表面に形成した電極取り出
し導体を前記両１次電極に接続した構造をとることによ
り前記問題点を解決するもので、本発明は、前記構造の
電子部品を提供する製造方法であって以下詳細に説明す
る。
［実施例］
本発明の製造工程を以下図に基づいて説明する。
スリット２を縦横に施した分割可能なアルミナ・セラミ
ック基板１のシートに金型等で、表裏に貫通した穴加工
をした絶縁基板を用意する。孔３の形状は、電子部品の
外形に対応した形状、例えば矩形や丸状に形成するとと
もに電子部品保持部となる段差部４を設ける。（第１図
）次に、前記アルミナ・セラミック基板ｌの孔３の段差
部４に、一方の１次電極となる、Ｆｅ−ＮｉシートにＰ
ｂ−５ｎ等のメッキを施した第１の電極チップ５を載置
し、真空吸引により段差部４に保持するとともに、前記
第１の電極チップ５上にダイオードチップＤを載せ、さ
らにダイオードＤ上に他方の１次電極となるＦｅ−Ｎｉ
シートにＰｂ−３ｎ等のメッキを施した第２の電極チッ
プ６を載せる。（第２図）次に、前記状態で、アルミナ
・セラミック基板１を２５０〜３００℃にヒータブロッ
ク７又はオーブン類（図示せず）で加熱し、前記画電極
チップにメッキしたＰｂ−５ｎを溶解し、ダイオードチ
ップの裏面側８とバンブ側９を半田付けする。（第３図
） 次に、上記半田付けされた状態のダイオードチップを下
方の孔より真空吸着で段差部４に保持し、第２の電極チ
ップ６及びアルミナ・セラミック基板ｌの表面に厚膜ス
クリーン印刷により、第１の電極取り出し導体１０及び
後述する２次電極を形成するメッキ工程の下地となる導
体１１を、低温乾燥用銀ペーストを施して形成し、１５
０〜１８０℃にオーブン類で加熱し乾燥するａ （第４
図） 次に、絶縁体保護膜Ｉ２を前記第１の電極取り出し導体
１０の一部及びアルミナ・セラミック基板上１に、低温
乾燥用ガラスペースト材を用いてスクリーン印刷にて施
し、１５０〜１８０℃にオーブン類で加熱し乾燥させる
。（第４図）次に１段差部４を形成する径の小さい孔１
３に、銀ペーストが埋め込まれると同時にアルミナ・セ
ラミック基板上に銀ペーストを厚膜スクリーン印刷にて
施し、電極取り出し用埋め込み導体１４と第２の電極取
り出し導体１５を形成し、１５０〜１８０℃にオーブン
類で加熱し乾燥させる。このとき、前述と同様２次電極
の下地となる導体１６も同時に形成する。（第５図）次
に、絶縁保護膜１７を前記第２の電極取り出し導体１５
の一部及びアルミナ・セラミック基板１上に、低温乾燥
用ガラスペースト材を用いてスクリーン印刷にて施し、
１５０〜１８０℃にオーブン炉で加熱し乾燥させる。（
第５図）次に、アルミナ・セラミック基板１をスリット
部より短冊状に分割し、端面に印刷又はデイツプ方式に
より前記各電極取り出し導体と同じ銀ペースト材を使用
して端面の電極１８．１９を施し、１５０〜１８０℃に
オーブン炉で加熱し乾燥させる。（第６図） 次に、前記分割した短冊状のアルミナ・セラミック基板
を、さらにスリット部より分割し、チップ状にしたもの
にバレルメッキ等でコ字状の２次電極２０．２１を形成
する。（第７図）以上の工程を経て前記問題点を解決で
きる平型電子部品を製造できるが、その後、特性の測定
チエツクを行い、特性の方向を示すマーキングを施すこ
とにより完成する。
ック基板１のシートに金型等で、表裏に貫通した穴加工
をした絶縁基板を用意する。孔３の形状は、電子部品の
外形に対応した形状、例えば矩形や丸状に形成するとと
もに電子部品保持部となる段差部４を設ける。（第１図
）次に、前記アルミナ・セラミック基板ｌの孔３の段差
部４に、一方の１次電極となる、Ｆｅ−ＮｉシートにＰ
ｂ−５ｎ等のメッキを施した第１の電極チップ５を載置
し、真空吸引により段差部４に保持するとともに、前記
第１の電極チップ５上にダイオードチップＤを載せ、さ
らにダイオードＤ上に他方の１次電極となるＦｅ−Ｎｉ
シートにＰｂ−３ｎ等のメッキを施した第２の電極チッ
プ６を載せる。（第２図）次に、前記状態で、アルミナ
・セラミック基板１を２５０〜３００℃にヒータブロッ
ク７又はオーブン類（図示せず）で加熱し、前記画電極
チップにメッキしたＰｂ−５ｎを溶解し、ダイオードチ
ップの裏面側８とバンブ側９を半田付けする。（第３図
） 次に、上記半田付けされた状態のダイオードチップを下
方の孔より真空吸着で段差部４に保持し、第２の電極チ
ップ６及びアルミナ・セラミック基板ｌの表面に厚膜ス
クリーン印刷により、第１の電極取り出し導体１０及び
後述する２次電極を形成するメッキ工程の下地となる導
体１１を、低温乾燥用銀ペーストを施して形成し、１５
０〜１８０℃にオーブン類で加熱し乾燥するａ （第４
図） 次に、絶縁体保護膜Ｉ２を前記第１の電極取り出し導体
１０の一部及びアルミナ・セラミック基板上１に、低温
乾燥用ガラスペースト材を用いてスクリーン印刷にて施
し、１５０〜１８０℃にオーブン類で加熱し乾燥させる
。（第４図）次に１段差部４を形成する径の小さい孔１
３に、銀ペーストが埋め込まれると同時にアルミナ・セ
ラミック基板上に銀ペーストを厚膜スクリーン印刷にて
施し、電極取り出し用埋め込み導体１４と第２の電極取
り出し導体１５を形成し、１５０〜１８０℃にオーブン
類で加熱し乾燥させる。このとき、前述と同様２次電極
の下地となる導体１６も同時に形成する。（第５図）次
に、絶縁保護膜１７を前記第２の電極取り出し導体１５
の一部及びアルミナ・セラミック基板１上に、低温乾燥
用ガラスペースト材を用いてスクリーン印刷にて施し、
１５０〜１８０℃にオーブン炉で加熱し乾燥させる。（
第５図）次に、アルミナ・セラミック基板１をスリット
部より短冊状に分割し、端面に印刷又はデイツプ方式に
より前記各電極取り出し導体と同じ銀ペースト材を使用
して端面の電極１８．１９を施し、１５０〜１８０℃に
オーブン炉で加熱し乾燥させる。（第６図） 次に、前記分割した短冊状のアルミナ・セラミック基板
を、さらにスリット部より分割し、チップ状にしたもの
にバレルメッキ等でコ字状の２次電極２０．２１を形成
する。（第７図）以上の工程を経て前記問題点を解決で
きる平型電子部品を製造できるが、その後、特性の測定
チエツクを行い、特性の方向を示すマーキングを施すこ
とにより完成する。
［発明の効果〕
本発明製造方法により高密度な面実装の可能な平型電子
部品の製造が可能となり、さらに低温乾燥用ガラスペー
ストにより絶縁保護膜を形成できるから、電子部品製造
時において、ダイオード等の電子部品を高温で加熱する
ことがないため、高温加熱による電子部品の破損を免れ
、製造歩留まりを向上することができる。
部品の製造が可能となり、さらに低温乾燥用ガラスペー
ストにより絶縁保護膜を形成できるから、電子部品製造
時において、ダイオード等の電子部品を高温で加熱する
ことがないため、高温加熱による電子部品の破損を免れ
、製造歩留まりを向上することができる。
第１図乃至第７図は、本発明製造方法の工程を説明する
図である。 １・・絶縁基板 ２・・スリット ３・・孔４・・段差
部 ５．６・・１次電極チップ Ｄ・・ダイオードチッ
プ ７・・ヒータブロック１０．１５・・電極取り出し
導体 １４・・埋め込み導体 １２．１７・・絶縁保護
膜 １８．１９・・端面電極 ２０．２１・・２次電極
特許出願人 アオイ電子株式会社 代理人 弁理士 宮滝恒雄外１名 第１図 第２図 第３図
図である。 １・・絶縁基板 ２・・スリット ３・・孔４・・段差
部 ５．６・・１次電極チップ Ｄ・・ダイオードチッ
プ ７・・ヒータブロック１０．１５・・電極取り出し
導体 １４・・埋め込み導体 １２．１７・・絶縁保護
膜 １８．１９・・端面電極 ２０．２１・・２次電極
特許出願人 アオイ電子株式会社 代理人 弁理士 宮滝恒雄外１名 第１図 第２図 第３図
Claims (2)
- （１）以下の工程からなる平型電子部品の製造方法。 分割可能なスリットを縦横に施した絶縁基板を用意する
工程、 前記絶縁基板の前記スリットで囲まれた各基板部分に、
表裏に貫通し、電子部品を保持できる孔を形成する工程
、 前記電子部品を保持できる孔に、一方の１次電極となる
、半田メッキを施した第１の１次電極チップを装着し、
真空吸着により保持する工程、前記第１の１次電極チッ
プ上に電子部品を載せ、さらにその上に他方の１次電極
となる、半田メッキを施した第２の１次電極チップを載
せる工程、 前記絶縁基板を加熱し、前記電極チップにメッキした半
田を溶解し、電子部品の端子部に電極チップを半田付け
する工程 前記電極チップが半田付けされた電子部品を真空吸着に
より前記電子部品保持部に保持し、厚膜スクリーン印刷
により第２の１次電極チップの表面及び絶縁基板表面に
、第１の電極取り出し導体を形成する低温乾燥用導電ペ
ーストを塗布し、加熱乾燥する工程、 前記第１の電極取り出し導体に低温乾燥用ガラスペース
トをスクリーン印刷により塗布し、加熱乾燥する工程、 前記第１の１次電極チップ側の孔に埋め込むと同時に、
絶縁基板表面に第２の電極取り出し導体を形成する低温
乾燥用導電ペーストを塗布し、加熱乾燥する工程、 前記第２の電極取り出し導体に低温乾燥用ガラスペース
トをスクリーン印刷により塗布し、加熱乾燥する工程、 前記絶縁基板をスリット部より短冊状に分割する工程、 前記短冊状に分割した絶縁基板の端面に、端面電極を形
成する導電ペーストを塗布し、加熱乾燥する工程、 前記短冊状絶縁基板をスリット部よりさらに分割し、チ
ップ状電子部品に形成する工程、 前記各電極取り出し導体及び前記各端面電極にそれぞれ
２次電極をメッキする工程、 - （２）電子部品を保持できる保持部を、段差部を有する
形状としたことを特徴とする請求項（１）記載の平型電
子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33573990A JP2844259B2 (ja) | 1990-11-30 | 1990-11-30 | 平型電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33573990A JP2844259B2 (ja) | 1990-11-30 | 1990-11-30 | 平型電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04206762A true JPH04206762A (ja) | 1992-07-28 |
| JP2844259B2 JP2844259B2 (ja) | 1999-01-06 |
Family
ID=18291934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33573990A Expired - Fee Related JP2844259B2 (ja) | 1990-11-30 | 1990-11-30 | 平型電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2844259B2 (ja) |
-
1990
- 1990-11-30 JP JP33573990A patent/JP2844259B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2844259B2 (ja) | 1999-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000165007A (ja) | プリント配線板、電子部品及び電子部品の実装方法 | |
| US4697204A (en) | Leadless chip carrier and process for fabrication of same | |
| JPS6312383B2 (ja) | ||
| GB2026234A (en) | Circuit element package having lead patterns | |
| KR19980018524A (ko) | 최소한 한 금속-적층을 가진 기판의 제조방법 및 프린트기판과 그의 적용 | |
| EP0015053A1 (en) | A method of manufacturing a semi-conductor power device assembly and an assembly thereby produced | |
| JPS5914693A (ja) | プリント基板装置の製造方法 | |
| JPH04206762A (ja) | 平型電子部品の製造方法 | |
| JPS627109A (ja) | ネツトワ−ク電子部品の製造方法 | |
| JPH01143389A (ja) | ハイブリッド集積回路装置 | |
| JPS6153852B2 (ja) | ||
| JPS6175505A (ja) | チツプ型可変抵抗器用素子の製造方法 | |
| JPS5575257A (en) | Substrate circuit device | |
| JPH03212901A (ja) | 角板型チップ抵抗器 | |
| JPS637601A (ja) | 面実装用ネツトワ−ク抵抗器 | |
| JP3353037B2 (ja) | チップ抵抗器 | |
| JPS5844561Y2 (ja) | シングルインライン型電子部品 | |
| JPH11307309A (ja) | チップ型サーミスタ | |
| JPS609146A (ja) | リ−ドレスチツプキヤリア基板の形成方法 | |
| JP2005150652A (ja) | 回路基板 | |
| JPS6035243Y2 (ja) | 半導体リ−ドレスパッケ−ジ | |
| JPS62179794A (ja) | 電気回路配線板 | |
| JPH0722465A (ja) | 半導体装置の実装方法 | |
| JPH0142154B2 (ja) | ||
| JPS6225443A (ja) | 混成集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |