JPH04200008A - アクティブ・フィルタ回路 - Google Patents
アクティブ・フィルタ回路Info
- Publication number
- JPH04200008A JPH04200008A JP2333136A JP33313690A JPH04200008A JP H04200008 A JPH04200008 A JP H04200008A JP 2333136 A JP2333136 A JP 2333136A JP 33313690 A JP33313690 A JP 33313690A JP H04200008 A JPH04200008 A JP H04200008A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- filter circuit
- variable conductance
- active filter
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 abstract description 8
- 230000010354 integration Effects 0.000 abstract 6
- 238000010586 diagram Methods 0.000 description 25
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
- H03H11/0466—Filters combining transconductance amplifiers with other active elements, e.g. operational amplifiers, transistors, voltage conveyors
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、アクティブ・フィルタ回路に関し所定の周波
数に減衰極を形成し得るアクテイフ゛フィルタ回路を多
段に接続して低域通過フイ／Ｌや高域通過フィルタ等の
半導体集積回路化さね有極フィルタ回路を形成し得るも
のである。
数に減衰極を形成し得るアクテイフ゛フィルタ回路を多
段に接続して低域通過フイ／Ｌや高域通過フィルタ等の
半導体集積回路化さね有極フィルタ回路を形成し得るも
のである。
所定の周波数に減衰極を有するフィルタ回路としては、
従来のハンド エリミ不一ション・フィルタ（以下、Ｂ
ＥＦと称する。）があり、第８同順 がＢＥＦの
一般的な構成である。
従来のハンド エリミ不一ション・フィルタ（以下、Ｂ
ＥＦと称する。）があり、第８同順 がＢＥＦの
一般的な構成である。
の 第８図のＢＥＦは、低域通過フィルタ２０と
高器 、 域通過フィルタ２１及び加算器２２から構成
され帰 でいる。入力端子１から人力された信号が
低域通りｊβフィルタ２０と高域通過フィルタ２１を夫
々通過して加算器２２に供給され、出力端子２から工作
８図に示されるように所定の周波数１．ｌ−ｒ、
減衰極こ Ｐを有し、その周波数ｒ０が除去された
周波数特性を有する出力が得られる。
高器 、 域通過フィルタ２１及び加算器２２から構成
され帰 でいる。入力端子１から人力された信号が
低域通りｊβフィルタ２０と高域通過フィルタ２１を夫
々通過して加算器２２に供給され、出力端子２から工作
８図に示されるように所定の周波数１．ｌ−ｒ、
減衰極こ Ｐを有し、その周波数ｒ０が除去された
周波数特性を有する出力が得られる。
（発明が解決しようとする課題〕
従来のＢＥＦは、入出力端子間１．２に低域通過フィル
タ２０と高域通過フィルタ２１が、夫々加算器２２に直
列接続されており、このようなり、 タＥ Ｆを多段に
組み合わせて半導体集積回路化され、た た有極型の
低域通過フィルタや高域通過フィルタ等のアクティブ・
フィルタ回路を構成すること、或いは減衰極Ｐが生しる
周波数を任意に設定することは容易でない。
タ２０と高域通過フィルタ２１が、夫々加算器２２に直
列接続されており、このようなり、 タＥ Ｆを多段に
組み合わせて半導体集積回路化され、た た有極型の
低域通過フィルタや高域通過フィルタ等のアクティブ・
フィルタ回路を構成すること、或いは減衰極Ｐが生しる
周波数を任意に設定することは容易でない。
従って、減衰量や減衰極の生しる周波数が任意に設定で
きるフィルタ回路であると共に、このフィルタ回路を多
段に接続して半導体集積回路化された低域通過フィルタ
や高域通過フィルタ等の有極型フィルタ回路を形成し得
るアクティブ・フィルタ回路が望まれている。
きるフィルタ回路であると共に、このフィルタ回路を多
段に接続して半導体集積回路化された低域通過フィルタ
や高域通過フィルタ等の有極型フィルタ回路を形成し得
るアクティブ・フィルタ回路が望まれている。
本発明は、上述の如き観点からなされたものであって、
その主な目的は、半導体集積回路化に適した有極型のア
クティブ・フィルタ回路を提供するにある。
その主な目的は、半導体集積回路化に適した有極型のア
クティブ・フィルタ回路を提供するにある。
本発明のアクティブ・フィルタ回路は、入出力端子を有
する演算増幅器と、該演算増幅器に負帰還を掛ける第１
のコンデンサと第１の可変コンダクタンス増幅器からな
る第１の積分器とで構成された微分器と、該第１の積分
器に負帰還を掛ける第２のコンデンサと第２の可変コン
ダクタンス増幅器からなる第２の積分器から構成されて
いる。
する演算増幅器と、該演算増幅器に負帰還を掛ける第１
のコンデンサと第１の可変コンダクタンス増幅器からな
る第１の積分器とで構成された微分器と、該第１の積分
器に負帰還を掛ける第２のコンデンサと第２の可変コン
ダクタンス増幅器からなる第２の積分器から構成されて
いる。
〔実施例］
第１図は、本発明のアクティブ・フィルタ回路の一実施
例を示す回路部であって、図に於いて、入力端子１は、
略無限大の利得をもつ演算増幅器Ａ１の正相入力端子に
接続され、その出力端子を出力端子２とする。演算増幅
器Ａ１の出力端子は可変コンダクタンス増幅器Ａ２の正
相入力端子に接続され、その出力端子はコンデンサＣ１
が接続されて演算増幅器Ａ１の逆相入力端子に接続され
ている。可変コンダクタンス増幅器Ａ２は、コンデンサ
Ｃ１とによって積分器１１を構成し、演算増幅器Ａ、は
、積分器１１によって負帰還が掛かるようになされて、
演算増幅器Ａ１は、積分器１１とによって微分器１３を
形成している。又、可変コンダクタンス増幅器Ａ２の出
力端子は、可変コンダクタンス増幅器Ａ３の正相入力端
子に接続され、可変コンダクタンス増幅器Ａ３の出力端
子にコンデンサＣ２が接続されると共に、可変コンダク
タンス増幅器Ａ２の逆相入力端子に接続されている。可
変コンダクタンス増幅器Ａ、とコンデンサＣ２とによっ
て積分器１２を形成している。
例を示す回路部であって、図に於いて、入力端子１は、
略無限大の利得をもつ演算増幅器Ａ１の正相入力端子に
接続され、その出力端子を出力端子２とする。演算増幅
器Ａ１の出力端子は可変コンダクタンス増幅器Ａ２の正
相入力端子に接続され、その出力端子はコンデンサＣ１
が接続されて演算増幅器Ａ１の逆相入力端子に接続され
ている。可変コンダクタンス増幅器Ａ２は、コンデンサ
Ｃ１とによって積分器１１を構成し、演算増幅器Ａ、は
、積分器１１によって負帰還が掛かるようになされて、
演算増幅器Ａ１は、積分器１１とによって微分器１３を
形成している。又、可変コンダクタンス増幅器Ａ２の出
力端子は、可変コンダクタンス増幅器Ａ３の正相入力端
子に接続され、可変コンダクタンス増幅器Ａ３の出力端
子にコンデンサＣ２が接続されると共に、可変コンダク
タンス増幅器Ａ２の逆相入力端子に接続されている。可
変コンダクタンス増幅器Ａ、とコンデンサＣ２とによっ
て積分器１２を形成している。
可変コンダクタンス増幅器Ａ３の逆相入力端子は接地さ
れている。
れている。
本発明のアクティブ・フィルタ回路は、積分器１２と微
分器１３とを組み合わせた負帰還回路であり、所定の周
波数に減衰極を有する周波数特性をもつものである。減
衰極は、低域通過フィルタと高域通過フィルタとの組み
合せによる交点に生じる。
分器１３とを組み合わせた負帰還回路であり、所定の周
波数に減衰極を有する周波数特性をもつものである。減
衰極は、低域通過フィルタと高域通過フィルタとの組み
合せによる交点に生じる。
本発明のアクティブ・フィルタ回路の伝達関数は、それ
らを構成する積分器１２と微分器１３の伝達関数を加電
したものとなる。即ち、微分器の伝達関数をｓＣ＋／ｇ
ｍ＋ 、積分器の伝達関数をｇｍｚ ／ｓＣｚとすると
、本発明のアクティブ・フィルタ回路の伝達関数は、次
式のように表される。
らを構成する積分器１２と微分器１３の伝達関数を加電
したものとなる。即ち、微分器の伝達関数をｓＣ＋／ｇ
ｍ＋ 、積分器の伝達関数をｇｍｚ ／ｓＣｚとすると
、本発明のアクティブ・フィルタ回路の伝達関数は、次
式のように表される。
Ｖ ｚ ／ Ｖ ＋ ＝ｓＣ＋／ｇｉ ＋ ｇｍｚ／ｓ
Ｃｚ −−−−−−４１）（但し、入力電圧を■１と
し、出力電圧を■２とする。ｇｌｌ＋、ｇｆｆｉｚは夫
々可変コンダクタンス増幅器Ａ、、Ａ２の相互コンダク
タンスである。）次に、第２図乃至第５図のブロック図
に基づいて、（１）式の伝達関数を求める。
Ｃｚ −−−−−−４１）（但し、入力電圧を■１と
し、出力電圧を■２とする。ｇｌｌ＋、ｇｆｆｉｚは夫
々可変コンダクタンス増幅器Ａ、、Ａ２の相互コンダク
タンスである。）次に、第２図乃至第５図のブロック図
に基づいて、（１）式の伝達関数を求める。
尚、第２図は、一般的な負帰還回路のブロック図であっ
て加算器３とブロック４，５から構成されている。第３
図は、第２図のブロック４，５に対応するブロック７．
８に、夫々所定の伝達関数を有する積分器を用いて構成
したブロック図を示している。又、第４図は、第２図の
ブロック４゜５に対応するブロック１０．１４に、夫々
無限大の利得を有する演算増幅器と所定の伝達関数を有
するブロックで構成している。第５図は、第３図と第４
図のブロック図から構成された本発明に係るアクティブ
・フィルタ回路のブロック図を示している。
て加算器３とブロック４，５から構成されている。第３
図は、第２図のブロック４，５に対応するブロック７．
８に、夫々所定の伝達関数を有する積分器を用いて構成
したブロック図を示している。又、第４図は、第２図の
ブロック４゜５に対応するブロック１０．１４に、夫々
無限大の利得を有する演算増幅器と所定の伝達関数を有
するブロックで構成している。第５図は、第３図と第４
図のブロック図から構成された本発明に係るアクティブ
・フィルタ回路のブロック図を示している。
さて、第２図の伝達関数は、一般的な負帰還回路のブロ
ックであるので、次のように表される。
ックであるので、次のように表される。
（Ｖ＋ −αｙｚ）β−Ｖ２−−−−−−−−−−・−
（２）（但し、αはブロック４の変数であり、βはブロ
ック５の変数である。） 従って、（２）式から第２図のブロック図の伝達関数は
、 Ｖ２ ／Ｖ、＝１／ （α＋１／β） −−−−−−
−−４３）と表される。
（２）（但し、αはブロック４の変数であり、βはブロ
ック５の変数である。） 従って、（２）式から第２図のブロック図の伝達関数は
、 Ｖ２ ／Ｖ、＝１／ （α＋１／β） −−−−−−
−−４３）と表される。
ここで第２図のブロック図において、ブロック４．５の
変数α、βを夫々積分器の伝達関数として、下記のよう
に置き換えるとする。
変数α、βを夫々積分器の伝達関数として、下記のよう
に置き換えるとする。
α＝ １ ／ （ｇｍｚ ／５Ｃｚ） −−−−−−−
−−−−−−−（４）β−１／ （ｇｍ ＋ ／ ｓ
Ｃ１） −−−−−−−−−−−−−−−（５）する
と第２図のブロック図は、第３図のようなブロック７．
８からなるブロック図となり、その伝達関数は、（３）
式に（４）式と（５）式の関係を代入して求めると、次
式のように表される。
−−−−−−−（４）β−１／ （ｇｍ ＋ ／ ｓ
Ｃ１） −−−−−−−−−−−−−−−（５）する
と第２図のブロック図は、第３図のようなブロック７．
８からなるブロック図となり、その伝達関数は、（３）
式に（４）式と（５）式の関係を代入して求めると、次
式のように表される。
■２／■、−１／（ｓ自／ｇｍ＋＋ｇｍｚ／ＳＣｚ ）
−（６）又、第２図のブロック図において、ブロック
図４．５の変数α、βを夫々下記のように置き換える。
−（６）又、第２図のブロック図において、ブロック
図４．５の変数α、βを夫々下記のように置き換える。
α＝ １ ／ （ｓ Ｃ＋／ｇｌｌ＋＋ ＋ｇｍｚ／ｓ
Ｃｚ ） −−−−−（７）β−（１）
−−−−−−−−−−−−−−（８）そのブロック
図は、第４図に示すようなブロック図となる。第４図の
ブロック図の伝達関数は、（３）式に（７）式、（８）
弐を代入したものであり、次式のように表される。
Ｃｚ ） −−−−−（７）β−（１）
−−−−−−−−−−−−−−（８）そのブロック
図は、第４図に示すようなブロック図となる。第４図の
ブロック図の伝達関数は、（３）式に（７）式、（８）
弐を代入したものであり、次式のように表される。
Ｖ ｚ ／ Ｖ ＋ ＝ ｓ Ｃ＋／ｇｍ＋ 、＋ ｇ
ｍｚ／ｓＣｚ −−−−−−−（９）即ち、（９）弐の
結果から第４図のブロック図は、（１）弐に示したよう
な微分器と積分器の特性が加算された伝達関数であるこ
とを示している。
ｍｚ／ｓＣｚ −−−−−−−（９）即ち、（９）弐の
結果から第４図のブロック図は、（１）弐に示したよう
な微分器と積分器の特性が加算された伝達関数であるこ
とを示している。
ここで、第４図のブロック１４の伝達関数は、Ｃ１／
（ｓ Ｃ＋／ｇｍ、 ＋ｇｍｚ／ｓＣｚ ） ’Ｊであ
るので、そのブロックは、（６）式で示した伝達関数と
同しである。
（ｓ Ｃ＋／ｇｍ、 ＋ｇｍｚ／ｓＣｚ ） ’Ｊであ
るので、そのブロックは、（６）式で示した伝達関数と
同しである。
従って、第３図と第４図のブロック図を組み合わせるこ
とによって（９）式の伝達関数が第５図のブロック図の
ように図示される。
とによって（９）式の伝達関数が第５図のブロック図の
ように図示される。
本発明のアクティブ・フィルタ回路は、第５図のブロッ
ク図から無限大の利得を有する演算増幅器Ａ１と演算増
幅器Ａ、に帰還を掛けるｇｍ＋／ｓｃ１の伝達関数を有
する積分器Ａ２からなる微分器１３と、積分器Ａ２に帰
還を掛けるｇｍｚ／ｓｃ２の伝達関数を夫々有する積分
器Ａ３がら構成され、加算機９は、帰還出力を演算増幅
機Ａ１の逆相入力端子に接続すればよいことが実証され
る。
ク図から無限大の利得を有する演算増幅器Ａ１と演算増
幅器Ａ、に帰還を掛けるｇｍ＋／ｓｃ１の伝達関数を有
する積分器Ａ２からなる微分器１３と、積分器Ａ２に帰
還を掛けるｇｍｚ／ｓｃ２の伝達関数を夫々有する積分
器Ａ３がら構成され、加算機９は、帰還出力を演算増幅
機Ａ１の逆相入力端子に接続すればよいことが実証され
る。
第６図は、本発明のアクティブ・フィルタ回路の減衰極
を示しており、減衰極は、低域通過フィルタと高域通過
フィルタとの組み合せ、即ち、積分器と微分器の夫々フ
ィルタ特性（イ）（ロ）の組み合わせによって、フィル
タ特性が交差する交点に生しる。可変コンダクタンス増
幅器Ａ２．Ａ、の夫々の相互コンダクタンスｇ１＋１１
１ｇ１ｌｌ、４を設定すべく動作電流を調整することに
よって減衰極の移動ができる。例えば、積分器１２を形
成する可変コンダクタンス増幅器Ａ３の動作電流を調整
することで、周波数ｆ０にある減衰極Ｐ１を周波数ｆ１
にある減衰極Ｐ２に移動させることができる。又、積分
器１１．１２を構成する可変コンダクタンス増幅器Ａ
ｚ 、 Ａ ３の動作電流を同時に同一方向に調整する
ことで、所定の周波数ｆ。７′減衰極を移動させること
なく、減衰量のみを変動させることができる。
を示しており、減衰極は、低域通過フィルタと高域通過
フィルタとの組み合せ、即ち、積分器と微分器の夫々フ
ィルタ特性（イ）（ロ）の組み合わせによって、フィル
タ特性が交差する交点に生しる。可変コンダクタンス増
幅器Ａ２．Ａ、の夫々の相互コンダクタンスｇ１＋１１
１ｇ１ｌｌ、４を設定すべく動作電流を調整することに
よって減衰極の移動ができる。例えば、積分器１２を形
成する可変コンダクタンス増幅器Ａ３の動作電流を調整
することで、周波数ｆ０にある減衰極Ｐ１を周波数ｆ１
にある減衰極Ｐ２に移動させることができる。又、積分
器１１．１２を構成する可変コンダクタンス増幅器Ａ
ｚ 、 Ａ ３の動作電流を同時に同一方向に調整する
ことで、所定の周波数ｆ。７′減衰極を移動させること
なく、減衰量のみを変動させることができる。
第７図は、本発明のアクティブ・フィルタ回路の他の実
施例を示す回路図である。
施例を示す回路図である。
第７図の実施例では、演算増幅器Ａ１が反転型演算増幅
器で構成されており、且つ、可変コンダクタンス増幅器
Ａ ｚ 、 Ａ ’ｓ も反転型となっている。
器で構成されており、且つ、可変コンダクタンス増幅器
Ａ ｚ 、 Ａ ’ｓ も反転型となっている。
従って、この実施例のアクティブ・フィルタ回路の伝達
関数は、次式のように表される。
関数は、次式のように表される。
Ｖｚ ／Ｖ＋ ＝ （ＳＣ＋／ｇｌｌ１１＋ｇ＋ｎｚ
／ｓＣｚ ）（効果〕 本発明のアクティブ・フィルタ回路は、人出方端子間に
微分器と積分器の伝達関数（ｓｃ、／ｇｍ１＋ｇｍｚ
／ ｓ Ｃｚ）を有するものであり、略無限大の利得を
有する演算増幅器が可変コンダクタンス増幅器からなる
積分器によって、多重に帰還が掛かるように構成された
アクティブ・フィルタ回路であって、加算器を用いる必
要がないので、回路構成が単純化され、半導体集積回路
化が極めて容易である。
／ｓＣｚ ）（効果〕 本発明のアクティブ・フィルタ回路は、人出方端子間に
微分器と積分器の伝達関数（ｓｃ、／ｇｍ１＋ｇｍｚ
／ ｓ Ｃｚ）を有するものであり、略無限大の利得を
有する演算増幅器が可変コンダクタンス増幅器からなる
積分器によって、多重に帰還が掛かるように構成された
アクティブ・フィルタ回路であって、加算器を用いる必
要がないので、回路構成が単純化され、半導体集積回路
化が極めて容易である。
又、これらのアクティブ・フィルタ回路を多段にして有
極の低域或いは高域通過フィルタ等の半導体集積回路化
されたアクティブ・フィルタ回路を構成することができ
る。
極の低域或いは高域通過フィルタ等の半導体集積回路化
されたアクティブ・フィルタ回路を構成することができ
る。
更に、本発明のアクティブ・フィルタ回路は、積分器が
可変コンダクタンス増幅器で構成されているので、それ
らの動作電流を調整することで相互コンダクタンスを変
えることによって、容易に減衰極の移動、減衰量の調整
が可能である利点を奏する。
可変コンダクタンス増幅器で構成されているので、それ
らの動作電流を調整することで相互コンダクタンスを変
えることによって、容易に減衰極の移動、減衰量の調整
が可能である利点を奏する。
第１図は、本発明のアクティブ・フィルタ回路の一実施
例を示す回路図、第２図乃至第５図は、本発明のアクテ
ィブ・フィルタ回路について説明する為のブロック図、
第６図は、本発明のアクティブ・フィルタ回路の周波数
特性を示す図、第７図は、本発明のアクティブ・フィル
タ回路の他の実施例を示す回路図、第８図は、従来のＢ
ＥＦの一例を示す回路図、第９図は、従来のＢＥＦの周
波数特性を示す図である。 １：入力端子、 ２：出力端子、 ３，６，９：
加算器、 ４，５，７，８，１０，１１，１４ニブ
ロツク、 １１，１２：積分器、 １３：微分器
５ Ａ１ ：演算増幅器、ＡｌＡ３ ：可変コンダク
タンス増幅器、 Ｃ，、Ｃ２：コンデンサ。
例を示す回路図、第２図乃至第５図は、本発明のアクテ
ィブ・フィルタ回路について説明する為のブロック図、
第６図は、本発明のアクティブ・フィルタ回路の周波数
特性を示す図、第７図は、本発明のアクティブ・フィル
タ回路の他の実施例を示す回路図、第８図は、従来のＢ
ＥＦの一例を示す回路図、第９図は、従来のＢＥＦの周
波数特性を示す図である。 １：入力端子、 ２：出力端子、 ３，６，９：
加算器、 ４，５，７，８，１０，１１，１４ニブ
ロツク、 １１，１２：積分器、 １３：微分器
５ Ａ１ ：演算増幅器、ＡｌＡ３ ：可変コンダク
タンス増幅器、 Ｃ，、Ｃ２：コンデンサ。
Claims (1)
- 入出力端子を有する演算増幅器と、該演算増幅器に負
帰還を掛ける第１のコンデンサと第１の可変コンダクタ
ンス増幅器からなる第１の積分器とで構成された微分器
と、該第１の積分器に負帰還を掛ける第２のコンデンサ
と第２の可変コンダクタンス増幅器からなる第２の積分
器とを含み、該第１と第２の可変コンダクタンス増幅器
の動作電流を調整して所定の周波数に減衰極を設けるこ
とを特徴とするアクティブ・フィルタ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2333136A JPH063862B2 (ja) | 1990-11-29 | 1990-11-29 | アクティブ・フィルタ回路 |
| US07/798,215 US5177382A (en) | 1990-11-29 | 1991-11-26 | Active filter circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2333136A JPH063862B2 (ja) | 1990-11-29 | 1990-11-29 | アクティブ・フィルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04200008A true JPH04200008A (ja) | 1992-07-21 |
| JPH063862B2 JPH063862B2 (ja) | 1994-01-12 |
Family
ID=18262698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2333136A Expired - Lifetime JPH063862B2 (ja) | 1990-11-29 | 1990-11-29 | アクティブ・フィルタ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5177382A (ja) |
| JP (1) | JPH063862B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2539301B2 (ja) * | 1991-03-29 | 1996-10-02 | 東光株式会社 | 有極型リ−プフロッグ・フィルタ |
| JP2539300B2 (ja) * | 1991-03-29 | 1996-10-02 | 東光株式会社 | 有極型リ−プフロッグ・フィルタ |
| JP2520056B2 (ja) * | 1991-04-10 | 1996-07-31 | 東光株式会社 | 有極型リ−プフロッグ・フィルタ |
| US6232832B1 (en) * | 1994-07-19 | 2001-05-15 | Honeywell International Inc | Circuit for limiting an output voltage to a percent of a variable supply voltage |
| US6340903B1 (en) | 2000-05-10 | 2002-01-22 | Zilog, Ind. | Auto-zero feedback sample-hold system |
| CN103532412A (zh) * | 2012-07-05 | 2014-01-22 | 台达电子工业股份有限公司 | 一种功率变换器的反馈控制电路及功率变换器系统 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4168440A (en) * | 1978-01-12 | 1979-09-18 | Intel Corporation | LC Simulated filter with transmission zeros |
| US4839542A (en) * | 1984-08-21 | 1989-06-13 | General Datacomm Industries, Inc. | Active transconductance filter device |
| US5001441A (en) * | 1989-10-30 | 1991-03-19 | Allied-Signal Inc. | Operational transconductance amplifier programmable filter |
-
1990
- 1990-11-29 JP JP2333136A patent/JPH063862B2/ja not_active Expired - Lifetime
-
1991
- 1991-11-26 US US07/798,215 patent/US5177382A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5177382A (en) | 1993-01-05 |
| JPH063862B2 (ja) | 1994-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3792367A (en) | Active controllable filter circuit using variable transconductance amplifier | |
| US3755749A (en) | Sound reenforcement equalization system | |
| Keskin | Multi-function biquad using single CDBA | |
| JPH04200008A (ja) | アクティブ・フィルタ回路 | |
| JP2520055B2 (ja) | 有極型リ−プフロッグ・フィルタ | |
| Ghoneim et al. | $$\alpha $$-order universal filter realization based on single input multi-output differential voltage current conveyor | |
| JP2573081Y2 (ja) | オールパス・フィルタ | |
| JPH04148388A (ja) | 時定数可変形の微分器 | |
| JP2520056B2 (ja) | 有極型リ−プフロッグ・フィルタ | |
| JPS6362133B2 (ja) | ||
| JPS63232705A (ja) | 集積能動電子フィルタ | |
| JPS6333007A (ja) | 第二種フイルタ回路 | |
| JP2539301B2 (ja) | 有極型リ−プフロッグ・フィルタ | |
| Senani | CFOA-based state-variable biquad and its high-frequency compensation | |
| JPS61170113A (ja) | ２次アクテイブ位相等価器 | |
| JP2539300B2 (ja) | 有極型リ−プフロッグ・フィルタ | |
| Rani et al. | Voltage differencing transconductance amplifier based fractional order multiple input single output universal filter | |
| JPS63244922A (ja) | キヤパシタンス回路 | |
| JPH0633760Y2 (ja) | 音響機器における音声拡大装置 | |
| US4464637A (en) | Semi-active notch filter | |
| JPS623937Y2 (ja) | ||
| JP3109918B2 (ja) | アクティブ型位相等化器 | |
| KR830000245B1 (ko) | 주파수 특성 조정장치 | |
| JPH0563505A (ja) | フイルタ回路 | |
| JPH04294627A (ja) | 遅延等化された低域通過フィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080112 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 16 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 16 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 17 |
|
| EXPY | Cancellation because of completion of term |