JPH04199897A - スルーホールの形成方法 - Google Patents
スルーホールの形成方法Info
- Publication number
- JPH04199897A JPH04199897A JP33637290A JP33637290A JPH04199897A JP H04199897 A JPH04199897 A JP H04199897A JP 33637290 A JP33637290 A JP 33637290A JP 33637290 A JP33637290 A JP 33637290A JP H04199897 A JPH04199897 A JP H04199897A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- conductive paste
- opening
- insulating substrate
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015572 biosynthetic process Effects 0.000 title 1
- 238000001035 drying Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 14
- 238000010304 firing Methods 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 abstract description 3
- 238000005476 soldering Methods 0.000 abstract description 3
- 230000002093 peripheral effect Effects 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、絶縁基板の両面に形成された配線パターンを
互いに接続したり、部品を挿入したりするためのスルー
ホールの形成方法に関する。
互いに接続したり、部品を挿入したりするためのスルー
ホールの形成方法に関する。
〈従来の技術〉
従来から、この種のスルーホールとしては、第３図で示
す断面図のように、絶縁基板１０に形成された貫通孔１
１の内周面に沿って所定厚みの導電層１２を形成してな
るものが一般的に知られている。
す断面図のように、絶縁基板１０に形成された貫通孔１
１の内周面に沿って所定厚みの導電層１２を形成してな
るものが一般的に知られている。
そして、このような構造のスルーホールを形成する際に
は、所要個所ごとに直径０．４〜１．０ｆｉ程度の貫通
孔１１が形成された絶縁基板１０を用意したのち、いわ
ゆる銀ペーストなどのような導電ペーストを絶縁基板１
０の一面上に印刷して貫通孔１１の一面側開口を覆う。
は、所要個所ごとに直径０．４〜１．０ｆｉ程度の貫通
孔１１が形成された絶縁基板１０を用意したのち、いわ
ゆる銀ペーストなどのような導電ペーストを絶縁基板１
０の一面上に印刷して貫通孔１１の一面側開口を覆う。
つぎに、この導電ペーストを貫通孔１１の他面側から真
空吸引することにより、貫通孔１１の内周面に沿って導
電ペーストを塗布する。そののち、このＮｌ−電ペース
トを焼成すると、貫通孔１１の内周面には肉厚の薄い導
電層１２が形成されることになる。
空吸引することにより、貫通孔１１の内周面に沿って導
電ペーストを塗布する。そののち、このＮｌ−電ペース
トを焼成すると、貫通孔１１の内周面には肉厚の薄い導
電層１２が形成されることになる。
〈発明が解決しようとする課題〉
ところで、前記従来方法によって５ｉｉｔ層１２を形成
した場合には、特に、貫通孔１１の開口周縁部、いわゆ
るスルーホールエツジｌｌａ上に形成された導電層１２
の肉厚が部分的に薄くなってし・、：よう。よヵ１６５
．：、２□９．２ａ４：／Ｊ＝Ｌ；／ａ’ｔ’田食われ
現象によって導通不良が発生することになりやすいとい
う不都合があった。
した場合には、特に、貫通孔１１の開口周縁部、いわゆ
るスルーホールエツジｌｌａ上に形成された導電層１２
の肉厚が部分的に薄くなってし・、：よう。よヵ１６５
．：、２□９．２ａ４：／Ｊ＝Ｌ；／ａ’ｔ’田食われ
現象によって導通不良が発生することになりやすいとい
う不都合があった。
本発明はかかる従来の不都合に鑑みて創案されたもので
あって、導通不良の発生を有効に防止しうるスルーホー
ルの形成方法を提供することを目的としている。
あって、導通不良の発生を有効に防止しうるスルーホー
ルの形成方法を提供することを目的としている。
〈課題を解決するための手段〉
本発明にかかるスルーホールの形成方法は、このような
目的を達成するために、貫通孔が形成された絶縁基板を
用意し、その一面上に導電ペーストを印刷して前記貫通
孔の一面側開口を覆う工程と、該導電ペーストを前記貫
通孔の他面側開口から吸引して該他面側開口を閉塞した
のち、乾燥硬化させる工程と、前記絶縁基板の一面上に
新たな導電ペーストを印刷して前記貫通孔の一面側開口
を再び閉塞したのち、乾燥硬化させたうえで焼成する工
程とを含むことを特徴とするものである。
目的を達成するために、貫通孔が形成された絶縁基板を
用意し、その一面上に導電ペーストを印刷して前記貫通
孔の一面側開口を覆う工程と、該導電ペーストを前記貫
通孔の他面側開口から吸引して該他面側開口を閉塞した
のち、乾燥硬化させる工程と、前記絶縁基板の一面上に
新たな導電ペーストを印刷して前記貫通孔の一面側開口
を再び閉塞したのち、乾燥硬化させたうえで焼成する工
程とを含むことを特徴とするものである。
〈実施例〉
以下、本発明方法の一実施例を図面に基づいて説明する
。
。
第１［１Ｊ（ａ）〜（ｃ）は本実施例にかかるスルーホ
ールの形成方法をその手順に従って示す工程断面図であ
り、これらの図における符号１はアルミナなどからなる
絶縁基板、２は絶縁基板１の厚み方向に沿って形成され
た貫通孔である。
ールの形成方法をその手順に従って示す工程断面図であ
り、これらの図における符号１はアルミナなどからなる
絶縁基板、２は絶縁基板１の厚み方向に沿って形成され
た貫通孔である。
本実施例においては、まず、所定個所ごとに直径０．２
ｍ以下の貫通孔２が形成された絶縁基板１を予め用意し
たのち、第１図（ａ）で示すように、この絶縁基板１の
一面（図では、上側）上、すなわち、貫通孔２の開口周
囲に銀ペーストなどのような導電ペースト３を印刷する
。そこで、この貫通孔２の一面側開口は、導電ペースト
３によって閉塞されたことになる。
ｍ以下の貫通孔２が形成された絶縁基板１を予め用意し
たのち、第１図（ａ）で示すように、この絶縁基板１の
一面（図では、上側）上、すなわち、貫通孔２の開口周
囲に銀ペーストなどのような導電ペースト３を印刷する
。そこで、この貫通孔２の一面側開口は、導電ペースト
３によって閉塞されたことになる。
つぎに、この貫通孔２の一面側開口を閉塞する導電ペー
スト３を貫通孔２の他面側（図では、下側）開口から吸
引し、この吸引動作を所定の時点で中断する。すると、
この導電ペースト３は、第１図（ｂ）で示すように、貫
通孔２の内周面に沿って肉厚の薄い状態で塗布されたう
えで滞ることになり、滞った導電ペースト３は貫通孔２
の他面側開口を閉塞することになる。そこで、この絶縁
基板１を所定時間だけ加熱して導電ペースト３を乾燥硬
化させると、絶縁基板１の一面側から貫通孔２の内周面
にかけて肉厚の薄い導電層４が形成されたことになる。
スト３を貫通孔２の他面側（図では、下側）開口から吸
引し、この吸引動作を所定の時点で中断する。すると、
この導電ペースト３は、第１図（ｂ）で示すように、貫
通孔２の内周面に沿って肉厚の薄い状態で塗布されたう
えで滞ることになり、滞った導電ペースト３は貫通孔２
の他面側開口を閉塞することになる。そこで、この絶縁
基板１を所定時間だけ加熱して導電ペースト３を乾燥硬
化させると、絶縁基板１の一面側から貫通孔２の内周面
にかけて肉厚の薄い導電層４が形成されたことになる。
そののち、第１図（ｃ）で示すように、絶縁基板１の一
面上に新たな導電ペースト５を印刷して貫通孔２の一面
側関口を再び閉塞したのち、この導電ペースト５を乾燥
硬化させたうえで焼成する。
面上に新たな導電ペースト５を印刷して貫通孔２の一面
側関口を再び閉塞したのち、この導電ペースト５を乾燥
硬化させたうえで焼成する。
すると、この絶縁基板１の一面上に印刷された導電ペー
スト５は、焼成によって導電層４と導通接続された半田
付はランド６となる。そこで、絶縁基板１に形成された
貫通孔２のスルーホールエツジ２ａは、互いに積層され
ることによって肉厚が厚くなった導電層４と半田付はラ
ンド６とによって覆われることになる。
スト５は、焼成によって導電層４と導通接続された半田
付はランド６となる。そこで、絶縁基板１に形成された
貫通孔２のスルーホールエツジ２ａは、互いに積層され
ることによって肉厚が厚くなった導電層４と半田付はラ
ンド６とによって覆われることになる。
さらにまた、上記の工程に引き続いて絶縁基板１の他面
上に新たな導電ペースト７を印刷することにより、貫通
孔２の他面側開口から露出した導電層４を覆ったうえで
焼成すれば、第２図で示すように、この絶縁基板１の他
面上にも導電層４と導通接続された半田付はランド８が
形成されることになる。
上に新たな導電ペースト７を印刷することにより、貫通
孔２の他面側開口から露出した導電層４を覆ったうえで
焼成すれば、第２図で示すように、この絶縁基板１の他
面上にも導電層４と導通接続された半田付はランド８が
形成されることになる。
〈発明の効果〉
以上説明したように、本発明にかかるスルーホールの形
成方法によれば、絶縁基板に形成された貫通孔のスルー
ホールエツジは、互いに積層されて肉厚の厚い導電層と
半田付はランドとによって覆われることになる。そのた
め、スルーホールエツジが肉厚の薄い導電層によって覆
われたに過ぎない従来例のような半田量われ現象が生し
難くなる結果、この現象に起因する導通不良の発生を有
効に防止することができるという効果が得られる。
成方法によれば、絶縁基板に形成された貫通孔のスルー
ホールエツジは、互いに積層されて肉厚の厚い導電層と
半田付はランドとによって覆われることになる。そのた
め、スルーホールエツジが肉厚の薄い導電層によって覆
われたに過ぎない従来例のような半田量われ現象が生し
難くなる結果、この現象に起因する導通不良の発生を有
効に防止することができるという効果が得られる。
第１図及び第２図は本発明の一実施例にかかり、第１図
（ａ）〜（ｃ）はスルーホールの形成方法を示す工程断
面図であり、第２図はその追加手順を示す工程断面図で
ある。また、第３図は従来例にかかり、スルーホールの
概略構成を示す断面図である。 図における符号１は絶縁基板、２は貫通孔、３．５は導
電ペースト、３は導電層、６は半田付はランドである。
（ａ）〜（ｃ）はスルーホールの形成方法を示す工程断
面図であり、第２図はその追加手順を示す工程断面図で
ある。また、第３図は従来例にかかり、スルーホールの
概略構成を示す断面図である。 図における符号１は絶縁基板、２は貫通孔、３．５は導
電ペースト、３は導電層、６は半田付はランドである。
Claims (1)
- （１）貫通孔が形成された絶縁基板を用意し、その一面
上に導電ペーストを印刷して前記貫通孔の一面側開口を
覆う工程と、 該導電ペーストを前記貫通孔の他面側開口から吸引して
該他面側開口を閉塞したのち、乾燥硬化させる工程と、 前記絶縁基板の一面上に新たな導電ペーストを印刷して
前記貫通孔の一面側開口を再び閉塞したのち、乾燥硬化
させたうえで焼成する工程とを含むことを特徴とするス
ルーホールの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33637290A JP2926982B2 (ja) | 1990-11-29 | 1990-11-29 | スルーホールの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33637290A JP2926982B2 (ja) | 1990-11-29 | 1990-11-29 | スルーホールの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04199897A true JPH04199897A (ja) | 1992-07-21 |
| JP2926982B2 JP2926982B2 (ja) | 1999-07-28 |
Family
ID=18298455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33637290A Expired - Fee Related JP2926982B2 (ja) | 1990-11-29 | 1990-11-29 | スルーホールの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2926982B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004343056A (ja) * | 2003-04-25 | 2004-12-02 | Denso Corp | 厚膜回路基板、その製造方法および集積回路装置 |
-
1990
- 1990-11-29 JP JP33637290A patent/JP2926982B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004343056A (ja) * | 2003-04-25 | 2004-12-02 | Denso Corp | 厚膜回路基板、その製造方法および集積回路装置 |
| JP4501464B2 (ja) * | 2003-04-25 | 2010-07-14 | 株式会社デンソー | 厚膜回路基板、その製造方法および集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2926982B2 (ja) | 1999-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20160189866A1 (en) | Method for forming external electrode of electronic component | |
| JPH04199897A (ja) | スルーホールの形成方法 | |
| JP3177429B2 (ja) | チップ型抵抗器の構造 | |
| JP2756223B2 (ja) | 基板の貫通電極 | |
| JPH08172265A (ja) | セラミックスシートの導通電極形成方法 | |
| JP2976042B2 (ja) | スルーホールの形成方法 | |
| JPH0373593A (ja) | フレキシブルプリント配線板の製造方法 | |
| JPH04139894A (ja) | 多層セラミック基板 | |
| JPH04287392A (ja) | 厚膜印刷回路用基板の製造方法 | |
| JP2643450B2 (ja) | スルーホール導体形成方法 | |
| JPH0749823Y2 (ja) | 回路基板 | |
| JP2004095690A (ja) | セラミック基板の製造方法 | |
| JPH0314003Y2 (ja) | ||
| JPS5893300A (ja) | 多層プリント板の製造方法 | |
| JP2710187B2 (ja) | セラミック多層配線基板のスルーホール形成方法 | |
| JPS62140493A (ja) | ハイブリツドｉｃのスル−ホ−ル形成方法 | |
| JPH01300587A (ja) | プリント配線板の製造方法 | |
| JPH02209798A (ja) | 厚膜回路基板のスルーホール形成方法 | |
| JPS61154195A (ja) | 厚膜印刷基板の製造方法 | |
| JP2001307943A (ja) | 積層型セラミック電子部品の製造方法 | |
| JPH08124747A (ja) | 積層部品及びその製造方法 | |
| JPH0786747A (ja) | セラミック多層基板の製造方法 | |
| JPH03195093A (ja) | 印刷基板とその製造方法 | |
| JPH047894A (ja) | スルーホールの形成方法 | |
| JPH0256991A (ja) | 印刷配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |