JPH08172265A - セラミックスシートの導通電極形成方法 - Google Patents

セラミックスシートの導通電極形成方法

Info

Publication number
JPH08172265A
JPH08172265A JP33463194A JP33463194A JPH08172265A JP H08172265 A JPH08172265 A JP H08172265A JP 33463194 A JP33463194 A JP 33463194A JP 33463194 A JP33463194 A JP 33463194A JP H08172265 A JPH08172265 A JP H08172265A
Authority
JP
Japan
Prior art keywords
sheet
electrode
electrode material
hole
sintered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33463194A
Other languages
English (en)
Inventor
Hisashi Nakano
寿 中野
Tadayoshi Noguchi
忠良 野口
Masamitsu Amano
昌光 天野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FDK Corp
Original Assignee
FDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FDK Corp filed Critical FDK Corp
Priority to JP33463194A priority Critical patent/JPH08172265A/ja
Publication of JPH08172265A publication Critical patent/JPH08172265A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【目的】 シートの両面に形成する帯状電極と、帯状電
極を接続する導通電極を同時に形成するセラミックシー
トの導通電極形成方法を提供すること。 【構成】 PVBと溶媒を混合してできた原料からシー
トを成形し(ST11,ST12)、そのシートを打ち
抜いて加工用シートを形成する(ST13)。次いで、
シートに貫通孔を形成し(ST14)、ここでシートを
脱脂,焼成し、焼結シートを得る(ST15,ST1
6)。所定の台に焼結シートを置き、スクリーン印刷に
より焼結シートの表裏両面所定部位に電極材料を塗布
し、帯状電極を形成すると同時に、台に形成された多数
の小孔を通じて吸気し、貫通孔内部壁面に電極材料を流
し込み、導通電極を形成する(ST17)。そして、塗
布した電極材料を焼き付けて、製品を形成する(ST1
8)。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、セラミックスシートの
導通電極形成方法に関するもので、より具体的には、一
枚のセラミックスシートの表裏に形成する電極パターン
同士を接続する方法の改良に関するものである。
【0002】
【発明の背景】一枚のセラミックシートの表裏に形成し
た電極パターン同士を接続するには、焼結した後最終製
品の大きさに切断したシートの側面に印刷によって接続
電極を形成し、その接続電極により両電極パターン同士
の導通を図っていた。
【0003】しかし、係る方法では製品に合わせて小さ
なチップ状に切断したシートに対して1個ずつ接続電極
を形成するため、電極パターンのように多数個どりでき
る大きなシートの状態で同時に形成することができず、
その処理数が多く煩雑となる。さらに最終的に製品の外
部に接続電極が露出するため、他の電子部品と短絡した
り、逆に露出部分の一部が欠けて導通不良になるおそれ
がある。
【0004】そこで、本発明者らは積層タイプの誘電体
チップ部品等における内部導体同士の接続に用いられる
ビヤやビヤホール等と称される導通電極を用いて上記一
枚のセラミックシートの表裏に形成した電極パターン同
士を接続することを考えた。まず、係るセラミックスシ
ートに対する導通電極形成方法について説明すると、図
6に示すように、溶剤とPVBを混合することでシート
の原料となるスラリー状の混合物をつくり(ST1)、
その混合物を用いてドクターブレード法により所定厚さ
からなる連続したグリーンシートを成形する(ST
2)。そして、連続して形成され搬送される帯状のグリ
ーンシートを所定長さごとに切断することによって、加
工用シートを形成する(ST3)。
【0005】次いで、そのグリーン状態の加工用シート
の表面側に薄く透明なマイラを貼り付けてシートを補強
し、パンチングマシーンを用いてマイラ側から貫通孔を
形成する(ST4)。そして、マイラを上にしてその表
面に銀ペースト(電極材料)を塗布することにより貫通
孔内に電極材料を充填して、導通電極を形成する(ST
5)。次いで、シートの表面からマイラを剥離して、加
工用シートの表面に銀ペースト等の電極材料をスクリー
ン印刷することによって、所定形状の電極パターンを形
成する。(ST6)。
【0006】ここで、導通電極の形成と電極パターンの
形成を別々に行うのは、貫通孔の形成の際にマイラ側か
らパンチするため、加工用シートの裏面側には貫通孔の
周囲に、外側に突出するバリが形成されるのでその裏面
側から貫通孔内に電極材料を充填することは出来ない。
そこで上記のようにマイラが張り付けられている表側か
ら貫通孔内に電極材料を充填するため、マイラがマスク
と同じ役割を果たし、貫通孔に電極材料を充填すると同
時に、加工用シート表面に電極パターンを印刷できない
からである。
【0007】そして、加工用シートを脱脂した後(ST
7)、加工用シートの焼成及び電極パターン,導通電極
の焼き付けを行う(ST8)。
【0008】しかしながら、上記したセラミックスシー
トに対する導通電極形成方法では、加工用シートの表裏
面に形成する電極パターンと導通電極は別々に形成する
ことになる。また、シートの両面に電極パターンを形成
する場合に、シートに貼られたマイラを剥離する必要が
あるが、マイラは貫通孔に電極材料を充填する際のマス
クの役割をしており、貫通孔に電極材料を充填するとき
に、マイラに電極材料が付着していると、マイラを剥離
する時に貫通孔の充填物がマイラとともに抜けるおそれ
がある。特に、シートに多数の貫通孔を形成したとき
に、この問題は多く発生しやすくなる。
【0009】また、シート焼成と、電極焼き付けを同時
に行うことになるので、シート焼成温度と電極材の焼き
付け温度の違いから、シートの反りが発生するので、製
品の歩留まりが劣化してしまうばかりでなく、貫通孔内
に充填した電極材料の熱収縮率がシートに比べ大きいた
めにシートの厚みの減少よりも電極材料の収縮の方が大
きくシートの表裏面に形成した電極パターンから離反し
導通不良となるおそれもある。そして、上記各種の理由
から歩留まりは30%程度の不良品が発生していた。
【0010】さらに、積層タイプのチップ部品に適用す
る場合には一般にシートの片面側にのみ電極パターンを
形成するようにしたため上記のような処理工程で行なっ
たが、本発明が対象とする1枚のシートの表裏両面に形
成した電極パターン同士の接続を図る場合に係る技術を
適用すると、ステップ6の電極パターンの印刷を行なう
工程が、上記のように加工用シートの表面に電極パター
ンを印刷した後、加工用シート,電極パターンを自然乾
燥させてある程度固化させた後、それを反転させて加工
用シートの裏面側に所定形状の電極パターンを形成する
ことになる。よって、片面ずつ電極パターンを形成する
工程と導通電極を形成する工程の3つの工程を行うこと
になり、作業が煩雑となるとともに、工程に時間がかか
り、上記問題が顕著になり、そのままでは実用に供し得
ないものとなる。
【0011】本発明は、上記した背景に鑑みてなされた
もので、その目的とするところは、上記した問題点を解
決し、セラミックシートに形成する電極形成の工程を簡
易化し、シート両面に形成された電極パターンをそのシ
ートの内部を貫通する導通電極により接続することが確
実に行なえ、歩留まりの高いセラミックスシートの導通
電極形成方法を提供することにある。
【0012】
【課題を解決するための手段】上記した目的を達成する
ため、本発明に係るセラミックスシートの導通電極形成
方法では、焼成前のシートの所定位置に貫通孔を形成し
た後、焼成して焼結シートを製造し、前記焼結シートの
両面の所定位置に電極材料を塗布することにより、電極
パターンを形成するとともに前記電極材料を前記貫通孔
に流し込んで導通電極を形成するようにした。
【0013】そして好ましくは前記焼結シートの片面に
電極材料を塗布する際に、前記焼結シートの反対面側よ
り少なくとも前記貫通孔を吸引することで、塗布された
電極材料を前記貫通孔内部に吸引することである。
【0014】
【作用】グリーン状態のシートに貫通孔を形成した後、
シートを焼成して焼結シートを得る。焼結シートの場合
には強度が増すため、電極形成の際にマイラ等の補強材
が不要となる。そして、シート表裏面に電極材料をスク
リーン印刷等により塗布することで、電極パターンを形
成すると同時に、貫通孔内部に電極材料を塗布し、導通
電極を形成する。また焼結シートに電極材料を塗布する
に際し、反対側から吸引すると、その吸引力は貫通孔を
介して焼結シートの表面側に伝わるため、その表面に塗
布された電極材料はその吸引力により強制的に貫通孔内
に流れ込み、貫通孔内部壁面に電極材料が付着する。そ
して、印刷後に所定温度で乾燥させた後、シートを裏返
して同様の処理を行うことで、貫通孔内部の電極材料が
結合し、シート表裏面に形成される電極パターンとそれ
ら電極パターンを接続する導通電極を同時に形成する。
また、貫通孔内への電極材料の充填は、表面側の電極パ
ターンの形成時と、裏面側の電極パターンの形成時の2
回に渡って行なわれるため、たとえ1回目の形成で完全
に充填されなくてもその次に行われる反対側の電極パタ
ーンの形成により完全に充填され、導通される。換言す
れば、充填可能なシートの厚さが増加する。そして、電
極パターン,導通電極を所定温度で焼き付けることで、
電極パターン,導通電極を完全に接続する。
【0015】
【実施例】以下、本発明に係るセラミックスシートの導
通電極形成方法の好適な実施例を添付図面を参照にして
詳述する。図1は本発明に係るセラミックスシートの導
通電極形成方法の一実施例の工程図を示している。溶
剤,PVBを混合した原料からグリーンシートを成形し
(ST11,ST12)、その成形されたシートを切断
し、加工用シートを形成する(ST13)。その加工用
シートは厚みが0.30〜0.47mm位(グリーンシ
ート時)の薄いものを対象としているので、加工用シー
トにマイラを貼り付けて補強し、パンチングマシーン等
の治具によって貫通孔を形成する(ST14)。ここま
での処理は従来と同様であるため、詳細な説明を省略す
る。
【0016】ここで本発明では、上記ステップ14で貫
通孔を形成後、その貫通孔内に電極材料を充填したりす
ることなく焼成する。すなわち、加工用シートよりマイ
ラを剥離し、加工用シートを脱脂,焼成し、焼結シート
を製造する(ST15,ST16)。焼結シートは、加
工用シートに比し一定の割合で収縮され、また強度も高
くなる。上記焼成は、貫通孔が形成された加工用シート
のみに対して行われ、従来のように電極パターンや貫通
電極が印刷・充填されていないため、大きな反りやクラ
ックは生じない。また、焼成温度は、従来のように電極
材料を考慮することなく加工用シートに合わせた最適な
ものを設定できる。
【0017】次いで、焼結シートの表裏両面に、銀ペー
スト等の電極材料をスクリーン印刷して電極パターンた
る帯状電極を形成するとともに、その帯状電極形成時の
電極材料がそのまま貫通孔に流れ込むことにより、帯状
電極を接続する導通電極も同時に形成する(ST1
7)。そして、帯状電極,導通電極を焼き付け、帯状電
極,導通電極を完全に接続する(ST18)。この焼き
付け温度も、電極材料中の溶剤などを飛ばすことが出来
る最適な温度で処理することができ、また、係る焼き付
け温度は焼成温度よりも低いために、その焼き付けによ
り焼結シートが劣化することもない。
【0018】ここで本発明の要部となるステップ17の
処理である帯状電極及び導通電極を形成する具体的な方
法について、図2〜図4を用いて詳述する。まず、ステ
ップ11〜16までの処理を経て、図2に示すように貫
通孔12を有する焼結シート11が形成される。本例で
は、説明の便宜上貫通孔12を1直線上に3個並ぶよう
に配置し、その焼結シート11の表裏両面には、その3
個の貫通孔12を通る所定幅の帯状の電極を形成するよ
うにした。そして、係る焼結シート11を台13に乗せ
る。
【0019】図2(B)に示すように、台13には焼結
シート11の平面形状と略同一の平面形状を有し底浅の
凹所14が形成され、その凹所14の底面には多数の溝
部15が一定の間隔をおいて平行に形成されている。そ
の溝部15の底面には多数の小孔16が形成されてい
る。この小孔16は台13の底面に開口される。そし
て、焼結シート11を凹所14内に配置する際には、そ
の凹所14の底面に紙17を敷き、その紙17の上に焼
結シート11を載置する。この紙17は、通気性を有す
る材質のものを用いる。これにより、後述するように小
孔16の外側より吸引した際に、その吸引力が溝部1
5,紙17を介してその紙17の上に置かれた焼結シー
ト11に伝わるようになる。
【0020】そして、図3に示すように、焼結シート1
1の表面にスクリーン18を重ね、スキージ19を移動
させることで電極材料20を焼結シート11の表面をス
クリーン印刷する。すると、電極材料20は、スクリー
ン18の所定部分を透過して対応する焼結シート11の
表面所定部位、すなわち、上記貫通孔12を含む所定幅
の帯状部分に電極材料20に塗布される。
【0021】この時、同時に小孔16の外側より、図示
省略する吸気ポンプ等で溝部15及び紙17で形成され
た空間の空気を吸気する。すると紙17を敷いているた
め、上記吸引力により紙17は凹所14の底面に密着し
溝15の上部開口を閉塞し、空気の漏れを最小限に抑制
することにより、効率よく吸引される。そして、使用す
る紙17は通気性を有するため、吸引力は、紙17を介
してその上に置かれた焼結シート11に伝わり、その焼
結シート11を吸引するとともに、貫通孔12を介して
焼結シート11の表面に塗布された電極材料20も吸引
する。これにより、シート表面に帯状電極20が形成さ
れると同時に、電極材料を、貫通孔12内に吸引してそ
の内壁面に塗布させる。
【0022】そして、形成された帯状電極20を自然乾
燥させて固めた後、焼結シート11を裏返して、再び電
極材料をスクリーン印刷すると同時に、同様の処理を行
う。このように、貫通孔12内への電極材料の充填処理
は、表側の帯状電極20の形成のための印刷時と裏側の
帯状電極の形成のための印刷時の2回行われ、しかも貫
通孔の両側からそれぞれ充填処理されるので、焼結シー
ト11の肉厚が厚かったりその他の原因により1回の処
理で貫通孔内に完全に電極材料が充填されなくても、2
回行なうことにより確実に充填され、表裏両面に形成し
た帯状電極と導通される。換言すれば、本発明で処理可
能な焼結シート11の厚さが増す。
【0023】よって、図4に示すように、焼結シート1
1の表裏に形成された帯状電極21a,21bは、導通
電極22により接続される。
【0024】なお、貫通孔12に流れ込む電極材料20
は、焼結シート11の表裏に形成された帯状電極21
a,21bをつなげていればよいので、図示のように貫
通孔12内全体に充填されていてもよく、或いはスルー
ホールのように貫通孔12の内壁面にのみ塗布されてい
ても構わない。
【0025】次に、上記した実施例によるセラミックス
シートの導通電極形成方法によって形成された製品の一
例として、加速度センサーの製造方法を詳述する。図5
に示すように、加速度センサーは、ベース,圧電素子,
おもりの3層のシートから形成されている。まずベース
となるシート23aに貫通孔24を形成し、焼成する。
そして、図3を参照すると、シート23aの片面側を上
部として、台13にのせ、電極材料をスクリーン印刷し
て、外部電極25を形成すると同時に、孔部24に電極
材料を流し込む。ついで、シート23aを裏返し、同様
に内部電極26を形成し、同時に、電極材料を貫通孔2
4に流し込み、導通電極27を形成する。
【0026】同様に、圧電素子となるシート23bに貫
通孔28を形成した後、焼成し、シート23bの両面に
電極材料をスクリーン印刷して、内部電極29,30を
形成すると同時に、導通電極31を形成する。そして、
シート23a,シート23b,おもりとなるシート23
cを導電性接着剤により接着し、所定形状に切断し、加
速度センサーを形成する。係る構成にすることより、加
速度を受けた際に圧電素子のシート23bの上下両面に
発生する起電力を、導通電極27,31を介して外部電
極25に取り出すことができる。
【0027】
【発明の効果】以上のように、本発明に係るセラミック
スシートの導通電極形成方法では、シートに貫通孔を形
成し、そのシートを焼成することによって製造される焼
結シートに対して電極材料を塗布することにより電極パ
ターン及び導通電極を形成するようにしたため、電極材
料塗布時には焼結シート表面に補強材としてのマイラ等
を貼り付ける必要が無くなるので、電極材料を、スクリ
ーン印刷すると同時に貫通孔内部に流し込むことができ
る。また、導通電極を形成する前にマイラを剥がしてし
まうので、マイラの剥離とともに導通電極が抜けてしま
うといった弊害が生じない。これにより不良品の発生率
を0%にすることができた。
【0028】そして、電極パターンを形成すると同時に
導通電極を形成することができるので、従来のセラミッ
クスシートの導通電極形成方法の工程図と本発明による
セラミックスシートの導通電極形成方法の工程図を比較
すると、本発明では、従来の電極充填工程が省かれる代
わりに、焼き付け工程が増えるので、工程数は変わらな
いが、焼き付け工程は、他の工程に比べて極めて短時間
でできるので、全体の工程時間を短縮することができ
る。
【0029】焼結シートを台の上にのせて、その台の底
面にあけられた小孔を通じて、外部より吸気すること
で、焼結シートに形成される貫通孔のより深くまで電極
材料が流し込まれるので、焼結シートの両面に形成され
た電極パターンを接続する導通電極が、より確実にシー
ト内部に形成される。
【0030】また、電極を形成する前にシートを焼成す
るので、シートの材質と電極の材質の焼き付け温度の差
から生じるシートの反りが発生するといった弊害もなく
なる。さらに、焼成温度と焼き付け温度は、それぞれ最
適な温度設定をすることができる。さらに、従来は焼成
前に充填を行なっていたため、最終製品の焼結シートの
肉厚はグリーンシート状態よりも薄くなるが、本発明で
はそのように収縮した焼結シートに対して貫通孔内への
電極材料の充填を行なうようにしたため、充填可能な肉
厚が増す。貫通孔内への電極材の充填処理は2回行なわ
れるため、製造可能なシートの肉厚は、さらに増すこと
ができる。
【図面の簡単な説明】
【図1】本発明に係るセラミックスシートの導通電極形
成方法の一実施例を示す工程図である。
【図2】(A)は図1に示す本実施例におけるステップ
17の電極充填印刷処理を行なう際の一工程を示す概略
図である。(B)は同図(A)の断面図である。
【図3】電極パターン,導通電極を形成している状態を
説明する図である。
【図4】(A)は本実施例により形成された電極パター
ン,導通電極を示す概略図である。(B)は同図(A)
の断面図である。
【図5】本発明に係るセラミックスシートの導通電極形
成方法によって製造された加速度センサーの一例を示す
図である。
【図6】従来のセラミックスシートの導通電極形成方法
を示す工程図である。
【符号の説明】
11 焼結シート 12 貫通孔 21a,21b 帯状電極(電極パターン) 22 導通電極

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 焼成前のシートの所定位置に貫通孔を形
    成した後、焼成して焼結シートを製造し、 前記焼結シートの両面の所定位置に電極材料を塗布する
    ことにより、電極パターンを形成するとともに前記電極
    材料を前記貫通孔に流し込んで導通電極を形成するよう
    にしたセラミックスシートの導通電極形成方法。
  2. 【請求項2】 前記焼結シートの片面に電極材料を塗布
    する際に、前記焼結シートの反対面側より少なくとも前
    記貫通孔を吸気することで、塗布された電極材料を前記
    貫通孔内部に吸引するようにした請求項1に記載のセラ
    ミックスシートの導通電極形成方法。
JP33463194A 1994-12-20 1994-12-20 セラミックスシートの導通電極形成方法 Pending JPH08172265A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33463194A JPH08172265A (ja) 1994-12-20 1994-12-20 セラミックスシートの導通電極形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33463194A JPH08172265A (ja) 1994-12-20 1994-12-20 セラミックスシートの導通電極形成方法

Publications (1)

Publication Number Publication Date
JPH08172265A true JPH08172265A (ja) 1996-07-02

Family

ID=18279544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33463194A Pending JPH08172265A (ja) 1994-12-20 1994-12-20 セラミックスシートの導通電極形成方法

Country Status (1)

Country Link
JP (1) JPH08172265A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6454154B1 (en) 2000-05-31 2002-09-24 Honeywell Advanced Circuits, Inc. Filling device
US6506332B2 (en) 2000-05-31 2003-01-14 Honeywell International Inc. Filling method
US6793852B2 (en) 2000-05-31 2004-09-21 Ttm Advanced Circuits, Inc. Scavenging method
US6800232B2 (en) 2000-05-31 2004-10-05 Ttm Advanced Circuits, Inc. PCB support plate method for PCB via fill
US6832714B2 (en) 2000-05-31 2004-12-21 Ttm Advanced Circuits, Inc. Heated filling device
US6855385B2 (en) 2000-05-31 2005-02-15 Ttm Advanced Circuits, Inc. PCB support plate for PCB via fill

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6388889A (ja) * 1986-10-01 1988-04-19 松下電器産業株式会社 両面印刷基板およびその製造法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6388889A (ja) * 1986-10-01 1988-04-19 松下電器産業株式会社 両面印刷基板およびその製造法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6454154B1 (en) 2000-05-31 2002-09-24 Honeywell Advanced Circuits, Inc. Filling device
US6506332B2 (en) 2000-05-31 2003-01-14 Honeywell International Inc. Filling method
US6793852B2 (en) 2000-05-31 2004-09-21 Ttm Advanced Circuits, Inc. Scavenging method
US6797224B2 (en) 2000-05-31 2004-09-28 Ttm Advanced Technologies, Inc. Heated filling method
US6800232B2 (en) 2000-05-31 2004-10-05 Ttm Advanced Circuits, Inc. PCB support plate method for PCB via fill
US6832714B2 (en) 2000-05-31 2004-12-21 Ttm Advanced Circuits, Inc. Heated filling device
US6840425B2 (en) 2000-05-31 2005-01-11 Ttm Advanced Circuits, Inc. Scavenging system
US6855385B2 (en) 2000-05-31 2005-02-15 Ttm Advanced Circuits, Inc. PCB support plate for PCB via fill
US6921505B2 (en) 2000-05-31 2005-07-26 Ttm Advanced Circuits, Inc. Hole filling using an etched hole-fill stand-off
US6995321B2 (en) 2000-05-31 2006-02-07 Honeywell Advanced Circuits Etched hole-fill stand-off
US7066378B2 (en) 2000-05-31 2006-06-27 Ttm Advanced Circuits, Inc. Filling device

Similar Documents

Publication Publication Date Title
JP3547327B2 (ja) セラミック多層基板の製造方法
JPH08172265A (ja) セラミックスシートの導通電極形成方法
JP2001044599A (ja) 多数個取りセラミック配線基板の製造方法
WO2001069991A1 (fr) Procede de fabrication d'un substrat ceramique a plusieurs couches, et pate conductrice
JP2681328B2 (ja) 回路基板の製造方法
JPS63284893A (ja) 導体ペ−スト充填方法
JPH07273447A (ja) セラミック回路基板及びその製造方法
JPH05267854A (ja) セラミック多層配線基板及びその製造方法
JP2007305886A (ja) 多数個取り基板
JP4345971B2 (ja) セラミックパッケージの製造方法
JPH0389590A (ja) 厚膜抵抗体付回路基板の製造方法
JPH04139894A (ja) 多層セラミック基板
JPH0730256A (ja) セラミック多層電子部品の製造方法
JPH04116892A (ja) 多層セラミック基板およびその製造方法
JP4924055B2 (ja) 多層セラミック基板の製造方法
TW202121945A (zh) 陶瓷配線基板及陶瓷配線基板的製造方法
JPH04211195A (ja) セラミック多層配線基板の製造方法
JP2643450B2 (ja) スルーホール導体形成方法
JPH03227559A (ja) セラミック製チップキャリヤの製造方法
JPH0498894A (ja) セラミック多層配線基板の製造方法
JP2003224362A (ja) セラミック多層基板の製造方法
JPH05110249A (ja) バイヤホールの印刷方法
JPH08330751A (ja) セラミックパッケージの製造方法
JPS62140493A (ja) ハイブリツドicのスル−ホ−ル形成方法
JP2002290017A (ja) セラミックス基板及びそのメタライズ方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980120