JPH04195447A - 清報処理端末のシリアル通信制御装置 - Google Patents

清報処理端末のシリアル通信制御装置

Info

Publication number
JPH04195447A
JPH04195447A JP2326346A JP32634690A JPH04195447A JP H04195447 A JPH04195447 A JP H04195447A JP 2326346 A JP2326346 A JP 2326346A JP 32634690 A JP32634690 A JP 32634690A JP H04195447 A JPH04195447 A JP H04195447A
Authority
JP
Japan
Prior art keywords
data
transmission
serial communication
reception
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2326346A
Other languages
English (en)
Inventor
Jinya Nakamura
仁哉 中村
Masato Ikomi
伊故海 正人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
NEC Corp
Original Assignee
NEC Corp
NEC AccessTechnica Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC AccessTechnica Ltd filed Critical NEC Corp
Priority to JP2326346A priority Critical patent/JPH04195447A/ja
Publication of JPH04195447A publication Critical patent/JPH04195447A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Computer And Data Communications (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、携帯用情報処理端末のシリアル通信制御に利
用する。
本発明は、電池を電源として低消費電流で作動し、中央
処理装置で複数タスクを動作させる携帯用の情報処理端
末において高速にシリアル通信を行わせるシリアル通信
制御装置に関する。
〔概要〕
本発明は、送受信データバッファを備え、電池駆動の低
消費電流で作動し、中央処理装置に複数のタスクを実行
させる情報処理端末のシリアル通信制御装置において、 送受信データバッファを先入れ先出しバッファにより構
成し、中央処理装置に対し送信データ出力可能な状態、
あるいは受信データを保持している状態を通知する信号
線を設けることにより、実行処理速度が遅い中央処理装
置で複数タスクを動作させ割り込み処理によって受信、
送信を行う場合でもシリアル通信を高速に行えるように
したものである。
〔従来の技術〕 従来、この種の携帯用情報処理端末のシリアル通信制御
装置は、それぞれ1文字分の受信バッファと送信バッフ
ァを備えているだけであった。また、中央処理装置では
複数タスクを動作させるために割り込み制御方式を用い
ているので、データ受信時に実行していたタスクを停止
または終了させてから通信用タスクに制御を移し、受信
割り込み処理手段で受信データを引き取り、これらをデ
ータ1文字ごとに繰り返していた。データ送信時も同様
に、データ1文字送信ごとに送信割り込み処理を繰り返
していた。
第8図は従来のシリアル通信制御装置(SCU)の受信
制御の例を示す図である。T1は受信データ1文字分の
通信時間である。T2は中央処理装置(CPU)12が
シリアル通信制御装置11の受信データバッファ14よ
り受信データを読み出す時間である。中央処理装置12
は実行していた実行タスク19の状態により、tだけ余
分に時間がかかる場合があり、通信速度が速くなった場
合にT1がT2に近づ<  (TI<T2)と、 T1.<T2+t となり、シリアル通信制御装置11にオーバランエラー
が発生していた。
第9図は従来のシリアル通信装置(SCU)の送信制御
の例を示す図である。T1は送信データ1文字分の通信
時間である。T3は中央処理装置(CPU)12が1文
字のデータをシリアル通信制御装置11の送信データバ
ッファ16に出力する時間である。中央処理装置12は
実行していた実行タスク19の状態により、tだけ余分
に時間がかかる場合があり、通信速度が速くなった場合
にT1がT3に近づ<  (Tl>T2)と、 T I、 < T 3 + t となり、シリアル通信制御装置1101文字の送信時間
がT3+tになることがある。
〔発明が解決しようとする課題〕
上述した従来のシリアル通信装置では、シリアル通信が
高速になった場合に、電池駆動により低消費電流で作動
する携帯用情報処理端末では中央処理装置の処理速度が
遅いために、 (1)データ受信時、実行していたタスクを停止または
終了させてから通信用タスクに制御が移るまでに時間が
かかり、受信割り込み処理手段で受信データを引き取る
までにシリアル通信制御装置にオーバーランエラーが発
生してデータ受信ができなくなる。
(2)データ送信時、データ1文字送信ごとに送信割り
込み処理を繰り返しているので、文字間の処理に時間が
かかり、通信速度を高めても相応の性能が発揮できない
などの欠点があった。
本発明はこのような欠点を除去するもので、割り込み処
理で受信、送信を行う場合のシリアル通信を高速に行う
ことができる装置を提供することを目的とする。
〔課題を解決するための手段〕
本発明は、実行タスクにしたがって処理を実行する受信
割り込み処理手段、および送信割り込み処理手段を備え
た中央処理装置に接続され、情報処理端末からのデータ
を受信するレシーバと、前記情報処理端末へデータを送
信するトランスミッタと、前記レシーバが受信したデー
タを格納する受信データバッファと、前記トランスミッ
タが送信するデータを格納する送信データバッファとを
備えた情報処理端末のシリアル通信制御装置において、
前記受信バッファおよび前記送信バッファが先入れ先出
しバッファにより構成され、前記送信データバッファが
送信データを出力できる状態にあるときに、「送信デー
タ出力可」の信号を前記中央処理装置に伝送し、前記受
信データバッファに受信データが格納されている状態に
あるときに、「受信データ有」の信号を前記中央処理装
置に伝送する信号線を備えたことを特徴とする。
前記受信データバッファおよび前記送信データバッファ
は、複数N個の先入れ先出しバッファにより構成され、
前記中央処理装置の受信割り込み処理手段および送信割
り込み処理手段は、複数のデータを処理する手段を含む
ことが望ましい。
〔作用〕
情報処理端末から送出されたデータを受信データバッフ
ァに次々格納し、「受信データ有」の信号を信号線を介
して中央処理装置の受信割り込み処理手段に送出する。
受信割り込み処理手段はこの信号により受信割り込み処
理を連続して実行する。
また、送信データバッファに空きが生じ、送信データを
格納できる状態になったときに、中央処理装置の送信割
り込み手段に対し「送信データ出力可」の信号を信号線
を介して送出する。送信割り込み手段はこの信号により
送信割り込み処理を行いデータを連続して送信する。
これにより、実行処理速度が遅い中央処理装置で複数の
タスクを動作させ、割り込み処理によってデータの受信
、送信を行う必要がある場合でもシリアル通信を高速化
することができる。
〔実施例〕
次に、本発明実施例を図面に基づいて説明する。
第1図は本発明実施例の構成を示すブロック図である。
本発明実施例は、実行タスク9にしたがって処理を実行
する受信割り込み処理手段7、および送信割り込み処理
手段8を備えた中央処理装置2に接続され、図外の情報
処理端末からのデータを受信するレシーバ3と、情報処
理端末へデータを送信するトランスミッタ5と、レシー
バ3が受信したデータを格納する受信データバッファ4
と、トランスミッタ5が送信するデータを格納する送信
データバッファ6とを備え、本発明の特徴として、受信
データバッファ4および送信データバッファ6が先入れ
先出しバッファにより構成され、送信データバッファ6
が送信データを出力できる状態にあるときに、「送信デ
ータ出力可」の信号を中央処理装置2に伝送し、受信デ
ータバッファ4に受信データが格納されている状態にあ
るときに、「受信データ有」の信号を中央処理装置2に
伝送する信号線10を備える。
受信データバッファ4および送信データバッファ6は、
複数N個の先入れ先出しバッファにより構成することが
でき、中央処理装置2の受信割り込み処理手段7および
送信割り込み処理手段8は、複数のデータを処理する手
段を含むことが望ましい。
次に、このように構成された本発明実施例の動作につい
て説明する。
シリアル通信制御装置1は、レシーバ3が受信した受信
データを受信データバッファ4に空きがある限り次々に
格納し、中央処理装置2に「受信データ有」の信号を信
号線10を介して送信する。
中央処理装置2の受信割り込み処理手段7はこの信号に
よりシリアル通信制御装置1からのデータの受信割り込
み処理を連続して行う。
また、シリアル通信制御装置1は、送信データバッファ
6に空きが生じ受信可能状態になったときに、中央処理
装置2に対し「送信データ出力可」の信号を信号線10
を介して送信する。中央処理装置2の送信割り込み処理
手段8はこの信号によりシリアル通信制御装置1の送信
データバッファ6にデータを連続して送信する。送信デ
ータバッフアロに格納されたデータはトランスミッタ5
から送信される。
第2図は本発明実施例におけるシリアル通信装置(SC
U)の受信11J御の例を示す図である。T1は受信デ
ータ1文字分の通信時間である。T2は中央処理装置(
CPU)2がシリアル通信制御装置1の受信データバッ
ファ4より受信データを読み出す時間である。中央処理
装置2は実行していた実行タスク9の状態により、tだ
け余分に時間がかかる場合があり、通信速度が速くなっ
た場合にT1がT2に近づ<  (Tl>T2)と、T
l<T2+t となるが、受信データバッファ4にN個のデータが入る
場合に、m回この状態が発生しても、TIXN>T2X
N+tXm であれば、シリアル通信制御装置1にオーバランエラー
は発生しなくなる。
また、シリアル通信制御装置1の中央処理装置2からみ
たインタフェースは従来と同じて、受信データがある状
態のとき「受信データ有」の信号がONとなるので、第
8図に示す従来の中央処理装置12の受信割り込み処理
手段17がそのまま動作できる。
第3図は本発明実施例におけるシリアル通信装置(SC
U)の送信制御の例を示す図である。T1は送信データ
1文字分の通信時間である。T3は中央処理装置(CP
U)2が1文字のデータをシリアル通信装置1の送信デ
ータバッファ6に出力する時間である。中央処理装置2
は実行していた実行タスク9の状態により、tだけ余分
に時間がかかる場合があり、通信速度が速くなった場合
に、T1がT3に近づ<  (Tl>T3)と、TI<
T3+t となるが、送信データバクファ6にN個のデータが入る
場合に、m回この状態が発生してもTIXN>T3XN
+tXm であれば、シリアル通信制御装置1の1文字の送信時間
はT1ですむ。
また、シリアル通信制御装置1の中央処理装置2からみ
たインタフェースは従来と同じで、送信データが出力で
きる状態にあるとき「送信データ出力可」の信号がON
となるので、第9図に示す従来の中央処理装置12の送
信割り込み処理手段18がそのまま動作できる。
第4図および第5図は、本発明実施例における複数N個
の先入れ先出しバッファを有する受信データバッファ2
4を備えたシリアル通信制御装置21を利用した場合の
中央処理装置の受信割り込み処理の例を示す図である。
第4図は従来の中央処理装置12の受信割り込み処理手
段17をそのまま用いた場合の処理を示すもので、受信
割り込み処理手段17は受信データを1文字だけ処理し
ている。これに対して第5図は本発明実施例における複
数のデータを処理する手段を含む中央処理装置22を利
用したもので、1回の受信割り込みで受信割り込み処理
手段27が複数の受信データを処理することができる。
第4図に示すT1、第5図に示すTOは受信データ1文
字分の通信時間(To<TI)である。
T1は中央処理装置12および22が実行していた実行
うスフ19を中断または終了させる時間であり、Tは中
央処理装置12および22がシリアル通信制御装置21
の受信データバッファ24より受信データ1文字を読み
出す時間である。中央処理装置22の1回の受信割り込
みで受信割り込み処理手段27がn個の文字を読み出し
た場合の受信割り込み処理の時間はTi+TXnである
が、中央処理装置I2の1回の受信割り込みで1文字し
か処理しない従来の受信割り込み処理手段17の処理で
同じn個の文字を処理する場合にかかる時間は、(Ti
xT)×nがあるので中央処理装置22ては1文字当た
りT i X (n−1) /nだけ速い受信ができ、
1文字の受信・通信時間TOはTi/n+Tまで短縮で
きる。
T1とTOの関係は次の通りであり、TOはTに近づけ
られる。
Tl>Ti+T>To>Ti/n+T 第6図および第7図は、本発明実施例における複数N個
の先入れ先出しバッファを有する送信データバッファ2
6を備えたシリアル通信制御装置21を利用した場合の
中央処理装置の送信割り込み処理の例を示す図である。
第6図は従来の中央処理装置12の送信割り込み処理手
段18をそのまま用いた場合の処理を示すもので、送信
割り込み処理手段18は送信データを1文字だけ処理し
ている。これに対して第7図は本発明実施例における複
数のデータを処理する手段を含む中央処理装置22を利
用したもので、1回の送信割り込みで送信割り込み処理
手段28が複数の送信データを処理することができる。
第6図のT1、第7図のTOは送信データ1文字分の通
信時間(TO<Tl)である。T】は中央処理装置12
および22が実行していた実行タスク19を中断または
終了させる時間であり、Tは中央処理装置12および2
2が1文字の送信データをシリアル通信制御装置21の
送信データバッファ26に出力する時間である。中央処
理装置2201回の送信割り込みで送信割り込み処理手
段28が1個の文字を出力した場合の送信割り込み処理
の時間は、Ti+TXnであるが中央処理装置12の1
回の送信割り込みで1文字しか処理しない従来の送信割
り込み処理手段18の処理で同じn個の文字を処理する
場合にかかる時間は、(Ti+T)Xnであるので、中
央処理装置22では1文字当たりT1×(n−1)/n
だけ速い送信ができ、1文字の送信・通信時間TOはT
i/n+Tまで縮められる。
T1とTOの関係は次の通りであり、TOはTに近づけ
られる。
TI>Ti↓’r>’r O>’l’ i /n+T以
上説明したように、送受信データ1文字分の通信時間T
oをnを大きくすることにより、中央処理装置がデータ
1文字分受信データバッファから読み、または送信デー
タバッファに書く時間Tに近づけることができる。
〔発明の効果〕
以上説明したように本発明によれば、シリアル通信制御
装置の受信データバッファと送信データバッファを先入
れ先出しバッファにすることにより、実行処理速度が遅
い中央処理装置で複数タスクを動作させ、割り込み処理
によって受信、送信を行う必要がある場合でも、シリア
ル通信を高速化することができる効果がある。
【図面の簡単な説明】
第1図は本発明実施例の構成を示すブロック図。 第2図は本発明実施例のシリアル通信制御装置(SCU
)の受信制御の例を示す図。 第3図は本発明実施例のシリアル通信制御装置(SCU
)の送信制御の例を示す図。 第4図および第5図は本発明実施例における複数の先入
れ先出しバッファを有する受信データバッファを備えた
シリアル通信制御装置による受信割り込み処理の例を示
す図。 第6図および第7図は本発明実施例における複数の先入
れ先出しバッファを有する受信データバッファを備えた
シリアル通信制御装置による送信割り込み処理の例を示
す図。 第8図は従来のシリアル通信制御装置の受信制御例を示
す図。 第9図は従来のシリアル通信制御装置の送信制御例を示
す図。 1.11.21・・・シリアル通信制御装置(SCU:
5erial [:ontrol Unit)、2.1
2.22・・・中央処理装置、3.13・・・レシーバ
、4.14.24・・・受信データバッファ、5.15
・・・トランスミック、6.16.26・・・送信デー
タバッファ、7.17.27・・・受信割り込み処理手
段、8.18.28・・・送信割り込み処理手段、9.
19・・・実行タスク、10・・・信号線。

Claims (1)

  1. 【特許請求の範囲】 1、実行タスクにしたがって処理を実行する受信割り込
    み処理手段、および送信割り込み処理手段を備えた中央
    処理装置に接続され、 情報処理端末からのデータを受信するレシーバと、 前記情報処理端末へデータを送信するトランスミッタと
    、 前記レシーバが受信したデータを格納する受信データバ
    ッファと、 前記トランスミッタが送信するデータを格納する送信デ
    ータバッファと を備えた情報処理端末のシリアル通信制御装置において
    、 前記受信バッファおよび前記送信バッファが先入れ先出
    しバッファにより構成され、 前記送信データバッファが送信データを出力できる状態
    にあるときに、「送信データ出力可」の信号を前記中央
    処理装置に伝送し、前記受信データバッファに受信デー
    タが格納されている状態にあるときに、「受信データ有
    」の信号を前記中央処理装置に伝送する信号線を備えた ことを特徴とする情報処理端末のシリアル通信制御装置
    。 2、前記受信データバッファおよび前記送信データバッ
    ファは、複数N個の先入れ先出しバッファにより構成さ
    れた請求項1記載の情報処理端末のシリアル通信制御装
    置。 3、前記中央処理装置の受信割り込み処理手段および送
    信割り込み処理手段は、複数のデータを処理する手段を
    含む請求項1記載の情報処理端末のシリアル通信制御装
    置。
JP2326346A 1990-11-28 1990-11-28 清報処理端末のシリアル通信制御装置 Pending JPH04195447A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2326346A JPH04195447A (ja) 1990-11-28 1990-11-28 清報処理端末のシリアル通信制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2326346A JPH04195447A (ja) 1990-11-28 1990-11-28 清報処理端末のシリアル通信制御装置

Publications (1)

Publication Number Publication Date
JPH04195447A true JPH04195447A (ja) 1992-07-15

Family

ID=18186763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2326346A Pending JPH04195447A (ja) 1990-11-28 1990-11-28 清報処理端末のシリアル通信制御装置

Country Status (1)

Country Link
JP (1) JPH04195447A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6381553A (ja) * 1986-09-25 1988-04-12 Sumitomo Electric Ind Ltd 割込み管理方式
JPH021673A (ja) * 1988-06-10 1990-01-05 Hitachi Ltd 通信制御方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6381553A (ja) * 1986-09-25 1988-04-12 Sumitomo Electric Ind Ltd 割込み管理方式
JPH021673A (ja) * 1988-06-10 1990-01-05 Hitachi Ltd 通信制御方式

Similar Documents

Publication Publication Date Title
US5604866A (en) Flow control system having a counter in transmitter for decrementing and incrementing based upon transmitting and received message size respectively for indicating free space in receiver
US20020049874A1 (en) Data processing device used in serial communication system
JPH04195447A (ja) 清報処理端末のシリアル通信制御装置
JPH0546535A (ja) データ転送インタフエース装置
US5701546A (en) Parallel interface circuit having a n-byte buffer and tansmitting the n byte data on a byte-by-byte basis in response to interrupt request signal
JPH066387A (ja) データ転送制御方法および装置
JP2586157B2 (ja) システム制御装置
JPH0766356B2 (ja) チャネル装置
JPS63293660A (ja) 通信制御装置
JP2689490B2 (ja) 受信バッファの制御装置
JPS63185254A (ja) デ−タ転送制御装置
JPH086912A (ja) プロセッサ間通信方法及び装置
JPS61156953A (ja) 受信バツフア制御方式
JPH05265925A (ja) データ転送制御装置
JPH0380359A (ja) プロセッサ間通信方式
JPS62298858A (ja) 通信デ−タ処理装置
JPS6277666A (ja) バツフア回路
JPS63198143A (ja) デ−タ転送制御装置
JPS63202161A (ja) 通信制御装置
JPH02293952A (ja) データ送受信制御方式
JPH0635865A (ja) 並列処理システム
JPS61264829A (ja) ネツトワ−ク制御装置の割込み制御方式
JPS6316740A (ja) デ−タ伝送方式
JPH03244577A (ja) プリンタ出力装置
JPH01304568A (ja) プロセス出力装置のデータ読み取り方式