JPS6381553A - 割込み管理方式 - Google Patents
割込み管理方式Info
- Publication number
- JPS6381553A JPS6381553A JP61227386A JP22738686A JPS6381553A JP S6381553 A JPS6381553 A JP S6381553A JP 61227386 A JP61227386 A JP 61227386A JP 22738686 A JP22738686 A JP 22738686A JP S6381553 A JPS6381553 A JP S6381553A
- Authority
- JP
- Japan
- Prior art keywords
- data
- fifo buffer
- reception
- interrupt
- data reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 49
- 238000007726 management method Methods 0.000 claims description 13
- 238000004891 communication Methods 0.000 claims description 7
- 238000012544 monitoring process Methods 0.000 claims description 6
- 238000009825 accumulation Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000013500 data storage Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
この発明は割込み管理方式に関し、さらに詳細にいえば
、受信データを蓄積するためにＦＩＦＯバッファを使用
する通信制御装置に好適な割込み管理方式に関する。
、受信データを蓄積するためにＦＩＦＯバッファを使用
する通信制御装置に好適な割込み管理方式に関する。
〈従来の技術〉
従来からデータ通信速度の高速化を達成するために、バ
ッファを使用し、受信データを一時的にバッファに格納
し、読出し可能なタイミングにおいて上記バッファに格
納されているデータを読出す構成が採用されている。そ
して、上記バッファとして、管理が容易なＦＩＦＯバッ
ファが使用される場合がある。
ッファを使用し、受信データを一時的にバッファに格納
し、読出し可能なタイミングにおいて上記バッファに格
納されているデータを読出す構成が採用されている。そ
して、上記バッファとして、管理が容易なＦＩＦＯバッ
ファが使用される場合がある。
この場合において、ＦＩＦＯバッファからのデータ読出
しが可能なタイミングの検出、即ち、ホストコンピュー
タへのデータ受信割込みを行なわせるために、受信デー
タの１キヤラクタ毎にＦＩＦＯバッファから受信割込み
信号が出力されるようにしている。
しが可能なタイミングの検出、即ち、ホストコンピュー
タへのデータ受信割込みを行なわせるために、受信デー
タの１キヤラクタ毎にＦＩＦＯバッファから受信割込み
信号が出力されるようにしている。
〈発明が解決しようとする問題点〉
上記の構成の通信制御装置においては、１キヤラクタの
受信データがＦＩＦＯバッファに書込まれる毎にポスト
コンピュータに対するデータ受信割込み信号を供給する
のであるから、ポストコンピュータの処理速度によって
は、データ受信効率が著しく低下してしまうという問題
がある。
受信データがＦＩＦＯバッファに書込まれる毎にポスト
コンピュータに対するデータ受信割込み信号を供給する
のであるから、ポストコンピュータの処理速度によって
は、データ受信効率が著しく低下してしまうという問題
がある。
さらに詳細に説明すると、ＦＩＦＯバッファにおけるデ
ータ受信速度がホストコンピュータの処理速度よりも早
い場合には、ＦＩＦＯバッファから出力される１キヤラ
クタ毎のデータ受信割込み信号にホストコンピュータが
追従しないので、結果的に、１回のデータ受信信号を受
付けることにより複数キャラクタの受信データを読込む
ことができ、データ受信効率を良好に保持することがで
きるのである。
ータ受信速度がホストコンピュータの処理速度よりも早
い場合には、ＦＩＦＯバッファから出力される１キヤラ
クタ毎のデータ受信割込み信号にホストコンピュータが
追従しないので、結果的に、１回のデータ受信信号を受
付けることにより複数キャラクタの受信データを読込む
ことができ、データ受信効率を良好に保持することがで
きるのである。
しかし、ホストコンピュータの処理速度が高速化してく
ると、ＦＩＦＯバッファから出力される１キヤラクタ毎
のデータ受信割込み信号がホストコンピュータにより受
付けられることになり、１回のデータ受信信号を受付け
ることにより、１キヤラクタの受信データしか読込むこ
とができなくなり、データ受信効率が著しく低下してし
まうことになるのである。
ると、ＦＩＦＯバッファから出力される１キヤラクタ毎
のデータ受信割込み信号がホストコンピュータにより受
付けられることになり、１回のデータ受信信号を受付け
ることにより、１キヤラクタの受信データしか読込むこ
とができなくなり、データ受信効率が著しく低下してし
まうことになるのである。
〈発明の目的〉
この発明は上記の問題点に鑑みてなされたものであり、
ポストコンピュータの処理速度が高速化した場合におい
てもデータ受信効率を高く保持することができる割込み
管理方式を提供することを目的としている。
ポストコンピュータの処理速度が高速化した場合におい
てもデータ受信効率を高く保持することができる割込み
管理方式を提供することを目的としている。
〈問題点を解決するための手段〉
上記の目的を達成するための、この発明の割込み管理方
式は、ＦＩＦＯバッファを監視して、ホストプロセッサ
へのデータ受信割込みを制御するものである。
式は、ＦＩＦＯバッファを監視して、ホストプロセッサ
へのデータ受信割込みを制御するものである。
但し、上記ＦＩＦＯバッファの監視としては、ＦＩＦＯ
バッファ内の受信データの蓄積量、および受信状態を監
視することにより行なわれ、ホストプロセッサへのデー
タ受信割込み制御が、上記蓄積量が所定量に達したこと
、或は蓄積量が所定量に達する前に所定時間が経過した
ことを条件として、ホストプロセッサへのデータ受信割
込みを発生させることにより行なわれるものであること
が好ましい。
バッファ内の受信データの蓄積量、および受信状態を監
視することにより行なわれ、ホストプロセッサへのデー
タ受信割込み制御が、上記蓄積量が所定量に達したこと
、或は蓄積量が所定量に達する前に所定時間が経過した
ことを条件として、ホストプロセッサへのデータ受信割
込みを発生させることにより行なわれるものであること
が好ましい。
く作用〉
以上の割込み管理方式であれば、受信データをＦＩＦＯ
バッファに蓄積させるようにした通信制御装置において
、ＦＩＦＯバッファを監視して、ホストプロセッサへの
データ受信割込みを制御することにより、ホストコンピ
ュータの処理速度に拘わらず、ポストコンピュータに対
するデータ受信割込み回数を減少させることができる。
バッファに蓄積させるようにした通信制御装置において
、ＦＩＦＯバッファを監視して、ホストプロセッサへの
データ受信割込みを制御することにより、ホストコンピ
ュータの処理速度に拘わらず、ポストコンピュータに対
するデータ受信割込み回数を減少させることができる。
また、上記ＦＩＦＯバッファの監視が、ＦＩＦＯバッフ
ァ内の受信データの蓄積量、および受信状態を監視する
ことにより行なわれ、ホストプロセッサへのデータ受信
割込み制御が、上記蓄積量が所定量に達したこと、或は
データを受信しない状態が所定時間に達したことを条件
として、ポストプロセッサへのデータ受信割込みを発生
させることにより行なわれるものである場合には、デー
タが順次高速でＦＩＦＯバッファに受信されている状態
において、ＦＩＦＯバッファ内の蓄積データ量を監視し
て、蓄積量が所定量に達しな時点においてのみホストコ
ンピュータに対するデータ受信割込みを行なうので、所
定量の受信データを一括してホストコンピュータにより
読込ませることができる。
ァ内の受信データの蓄積量、および受信状態を監視する
ことにより行なわれ、ホストプロセッサへのデータ受信
割込み制御が、上記蓄積量が所定量に達したこと、或は
データを受信しない状態が所定時間に達したことを条件
として、ポストプロセッサへのデータ受信割込みを発生
させることにより行なわれるものである場合には、デー
タが順次高速でＦＩＦＯバッファに受信されている状態
において、ＦＩＦＯバッファ内の蓄積データ量を監視し
て、蓄積量が所定量に達しな時点においてのみホストコ
ンピュータに対するデータ受信割込みを行なうので、所
定量の受信データを一括してホストコンピュータにより
読込ませることができる。
また、ＦＩＦＯバッファに蓄積されるデータ量が所定時
間以内に所定量に達しない場合には、所定時間が経過し
た時点でホストコンピュータに対するデータ受信割込み
を行ない、その時点において蓄積されている受信データ
を一括してポストコンピュータにより読込ませることが
でき、データ読込みを必要以上に遅らせることを防止す
ることができる。
間以内に所定量に達しない場合には、所定時間が経過し
た時点でホストコンピュータに対するデータ受信割込み
を行ない、その時点において蓄積されている受信データ
を一括してポストコンピュータにより読込ませることが
でき、データ読込みを必要以上に遅らせることを防止す
ることができる。
〈実施例〉
以下、実施例を示す添付図面によって詳細に説明する。
第１図はこの発明の割込み管理方式を実施するための装
置の一実施例を示すブロック図である。
置の一実施例を示すブロック図である。
図において、直列データとして伝送されてくるデータは
、直並列データ変換器（１）により並列データに変換さ
れた後、受信データ用ＦＩＦＯ／（・７フア（２）に格
納され、格納順に並列データのままでホストコンピュー
タ（３）により読出される。
、直並列データ変換器（１）により並列データに変換さ
れた後、受信データ用ＦＩＦＯ／（・７フア（２）に格
納され、格納順に並列データのままでホストコンピュー
タ（３）により読出される。
また、上記直並列データ変換器（１）から出力されるデ
ータ受信信号が受信データカウンタ（４）、および受信
タイマ（５）に供給され、受信データカウンタ（４）に
おけるカウント数が所定数に達した時点で出力される第
１の制御データ、および受信タイマ（５）における計時
時間が所定時間に達した時点で出力される第２の制御デ
ータが、ＯＲゲート（６）を通して割込禁止レジスタ（
刀のクリア入力端子に供給され、さらに、ＦＩＦＯバッ
ファ（２］に受信データが格納されていることを示すデ
ータ存在指示信号、および上記割込禁止レジスタ（刀か
らの割込条件信号がＡＮＤゲート（８）を通してホスト
コンピュータ（３）に供給されている。
ータ受信信号が受信データカウンタ（４）、および受信
タイマ（５）に供給され、受信データカウンタ（４）に
おけるカウント数が所定数に達した時点で出力される第
１の制御データ、および受信タイマ（５）における計時
時間が所定時間に達した時点で出力される第２の制御デ
ータが、ＯＲゲート（６）を通して割込禁止レジスタ（
刀のクリア入力端子に供給され、さらに、ＦＩＦＯバッ
ファ（２］に受信データが格納されていることを示すデ
ータ存在指示信号、および上記割込禁止レジスタ（刀か
らの割込条件信号がＡＮＤゲート（８）を通してホスト
コンピュータ（３）に供給されている。
尚、上記ＦＩＦＯバッファ（′２Ｊからのデータネ存在
指示信号を入力とするＦＩＦＯエンプティフラグ生成回
路（９）から出力されるＦＩＦＯエンプティフラグをホ
ストコンピュータ（３）に供給しているとともに、上記
受信データカウンタ（４）、および受信タイマ（５）に
対してリセット信号として供給している。また、上記ホ
ストコンピュータ（３）は、上記ＦＩＦＯエンプティフ
ラグを入力として、上記割込禁止レジスタ（刀に対して
セット信号を供給するようにしている。
指示信号を入力とするＦＩＦＯエンプティフラグ生成回
路（９）から出力されるＦＩＦＯエンプティフラグをホ
ストコンピュータ（３）に供給しているとともに、上記
受信データカウンタ（４）、および受信タイマ（５）に
対してリセット信号として供給している。また、上記ホ
ストコンピュータ（３）は、上記ＦＩＦＯエンプティフ
ラグを入力として、上記割込禁止レジスタ（刀に対して
セット信号を供給するようにしている。
上記の構成の割込み管理装置の動作は次のとおりである
。
。
ＦＩＦＯバッファ（２）に受信データが全く格納されて
いない状態においては、データネ存在指示信号をＦＩＦ
Ｏエンプティフラグ生成回路（９）に供給することによ
り、ポストコンピュータ（３）にＦＩＦＯエンプティフ
ラグを供給するとともに、受信データカウンタ（４）、
および受信タイマ（５）にリセット信号を供給する。
いない状態においては、データネ存在指示信号をＦＩＦ
Ｏエンプティフラグ生成回路（９）に供給することによ
り、ポストコンピュータ（３）にＦＩＦＯエンプティフ
ラグを供給するとともに、受信データカウンタ（４）、
および受信タイマ（５）にリセット信号を供給する。
したがって、この時点において、ホスＩ−コンピュータ
（３）が割込禁止レジスタ（刀に対してセット信号を供
給することにより、ＡＮＤゲート（８）を閉じ、ホスト
コンピュータ（３）に対するデータ受信割込み信号の供
給を確実に阻止する。また、同時に受信データカウンタ
（４）の内容、および受信タイマ（５）の内容をリセッ
トする。
（３）が割込禁止レジスタ（刀に対してセット信号を供
給することにより、ＡＮＤゲート（８）を閉じ、ホスト
コンピュータ（３）に対するデータ受信割込み信号の供
給を確実に阻止する。また、同時に受信データカウンタ
（４）の内容、および受信タイマ（５）の内容をリセッ
トする。
その後、直並列データ変換器（１）を通してＦＩＦＯバ
ッファ（′２Ｊに受信データが供給されれば、データネ
存在指示信号の出力が停止され、代わりにデータ存在指
示信号がＡＮＤゲート（８）に供給される。しかし、Ａ
ＮＤゲート（８）は、セット状態における割込禁止レジ
スタ（刀からの割込条件信号により閉じられているので
、ホストコンピュータ（３）に対してデータ受信割込み
信号を供給することはない。但し、上記受信データカウ
ンタ（４）においては、データが受信される毎にデータ
数をカウントし、上記受信タイマ（５）においては、上
記リセット信号の供給が停止させられた時点、即ち、最
初のデータがＦＩＦＯバッファ（２）に格納された時点
から経過時間を計時する。
ッファ（′２Ｊに受信データが供給されれば、データネ
存在指示信号の出力が停止され、代わりにデータ存在指
示信号がＡＮＤゲート（８）に供給される。しかし、Ａ
ＮＤゲート（８）は、セット状態における割込禁止レジ
スタ（刀からの割込条件信号により閉じられているので
、ホストコンピュータ（３）に対してデータ受信割込み
信号を供給することはない。但し、上記受信データカウ
ンタ（４）においては、データが受信される毎にデータ
数をカウントし、上記受信タイマ（５）においては、上
記リセット信号の供給が停止させられた時点、即ち、最
初のデータがＦＩＦＯバッファ（２）に格納された時点
から経過時間を計時する。
そして、受信データが順調にＦＩＦＯバッファ（２）に
格納された場合には、受信タイマ（５）から第２の制御
信号を出力する前に受信データカウンタ（４）が第１の
制御信号を出力する。したがって、第１の制御信号がＯ
Ｒゲート（６）を通して割込禁止レジスタ（刀のクリア
端子に供給され、割込禁止レジスタ（刀からの割込条件
信号によりＡＮＤゲート（８）が開かれるので、ホスト
コンピュータ（３）に対してデータ受信割込信号を供給
し、ＦＩＦＯバッファ（２）に格納されている所定量の
受信データを一括して読込ませる。
格納された場合には、受信タイマ（５）から第２の制御
信号を出力する前に受信データカウンタ（４）が第１の
制御信号を出力する。したがって、第１の制御信号がＯ
Ｒゲート（６）を通して割込禁止レジスタ（刀のクリア
端子に供給され、割込禁止レジスタ（刀からの割込条件
信号によりＡＮＤゲート（８）が開かれるので、ホスト
コンピュータ（３）に対してデータ受信割込信号を供給
し、ＦＩＦＯバッファ（２）に格納されている所定量の
受信データを一括して読込ませる。
逆に、受信データが順調にＦＩＦＯバッファ（２に格納
されない場合には、受信データカウンタ（４）から第１
の制御信号を出力する前に受信タイマ（５）が第２の制
御信号を出力する。したがって、第２の制御信号がＯＲ
ゲート（６）を通して割込禁止レジスタ（′７）のクリ
ア端子に供給され、割込禁止レジスタ（７）からの割込
条件信号によりＡＮＤゲート（８）が開かれるので、ホ
ストコンピュータ（３）に対してデータ受信割込信号を
供給し、ＦＩＦＯバッファ（２）に格納されている受信
データを一括して読込ませる。
されない場合には、受信データカウンタ（４）から第１
の制御信号を出力する前に受信タイマ（５）が第２の制
御信号を出力する。したがって、第２の制御信号がＯＲ
ゲート（６）を通して割込禁止レジスタ（′７）のクリ
ア端子に供給され、割込禁止レジスタ（７）からの割込
条件信号によりＡＮＤゲート（８）が開かれるので、ホ
ストコンピュータ（３）に対してデータ受信割込信号を
供給し、ＦＩＦＯバッファ（２）に格納されている受信
データを一括して読込ませる。
そして、何れの場合においても、ホストコンピュータ（
３）により受信データを一括して読込んだ場合には、Ｆ
ＩＦＯバッファ（２にデータが存在しない状態になるの
で、データネ存在指示信号をＦＩＦＯエンプティフラグ
生成回路（９）に供給することにより、ＦＩＦＯエンプ
ティフラグ、およびびリセット信号を生成するので、再
びホストコンピュータ（３）に対するデータ受信割込み
が禁止され。
３）により受信データを一括して読込んだ場合には、Ｆ
ＩＦＯバッファ（２にデータが存在しない状態になるの
で、データネ存在指示信号をＦＩＦＯエンプティフラグ
生成回路（９）に供給することにより、ＦＩＦＯエンプ
ティフラグ、およびびリセット信号を生成するので、再
びホストコンピュータ（３）に対するデータ受信割込み
が禁止され。
る。
以下、上記動作を反復することにより、所定量ずつの受
信データ、または所定時間内に受信したデータを一括し
てホストコンピュータ（３）に読込むことができ、ホス
トコンピュータ（３）におけるデータ受信割込みに対す
るオーバーヘッドを軽減して、データ受信効率を向上さ
せることができる。
信データ、または所定時間内に受信したデータを一括し
てホストコンピュータ（３）に読込むことができ、ホス
トコンピュータ（３）におけるデータ受信割込みに対す
るオーバーヘッドを軽減して、データ受信効率を向上さ
せることができる。
第２図はこの発明の割込み管理方式を適用する通信制御
装置の一具体例を示すブロック図であり、ＶＥＲ３Ａバ
ス（１１）を介してＣＰ Ｕ （１２）、メモリコント
ローラ（１３）、メモリ（１４）、ディスクコントロー
ラ（１５）、フロッピーディスクコントローラ（１６）
、およびシリアルラインコントローラ（１７）等が互に
接続されている。
装置の一具体例を示すブロック図であり、ＶＥＲ３Ａバ
ス（１１）を介してＣＰ Ｕ （１２）、メモリコント
ローラ（１３）、メモリ（１４）、ディスクコントロー
ラ（１５）、フロッピーディスクコントローラ（１６）
、およびシリアルラインコントローラ（１７）等が互に
接続されている。
そして、上記の具体例においては、シリアルラインコン
トローラ（１７）が割込み管理機能を具備している。
トローラ（１７）が割込み管理機能を具備している。
具体的に説明すれば、受信データ用のＦＩＦＯバッファ
として１キヤラクタ９ビツト、１２８段のＦＩＦＯバッ
ファを有している。
として１キヤラクタ９ビツト、１２８段のＦＩＦＯバッ
ファを有している。
そして、受信データカウンタは、シリアルラインコント
ローラのファームウェアで構成されており、カウント限
界数を６４に設定している。即ち、ＦＩＦＯバッファに
格納されるデータのキャラクタ数をカウントして、６４
キヤラクタに達した時点で割込禁止レジスタのマスクを
クリアし、ＣＰ Ｕ （１２）へのデータ受信割込信号
を生成するようにしている。
ローラのファームウェアで構成されており、カウント限
界数を６４に設定している。即ち、ＦＩＦＯバッファに
格納されるデータのキャラクタ数をカウントして、６４
キヤラクタに達した時点で割込禁止レジスタのマスクを
クリアし、ＣＰ Ｕ （１２）へのデータ受信割込信号
を生成するようにしている。
また、受信タイマは、プログラマブルカウンタタイマで
構成され、プログラムにより時間が計測される。そして
、計時時間は例えば５０ｒａｓｅｃに設定されている。
構成され、プログラムにより時間が計測される。そして
、計時時間は例えば５０ｒａｓｅｃに設定されている。
即ち、第１番目のキャラクタを受信した時点におれるプ
ログラマブルカウンタタイマの値をプログラムにより読
取り、その後、プログラマブルカウンタタイマの値をル
ーププログラムにより読取り続ける。そして、上記計時
時間に達した時点でＦＩＦＯバッファへの格納データが
６４キヤラクタに達していなければ、割込禁止レジスタ
のマスクをクリアし、ＣＰ Ｕ （１２）へのデータ受
信割込信号を生成するようにしている。
ログラマブルカウンタタイマの値をプログラムにより読
取り、その後、プログラマブルカウンタタイマの値をル
ーププログラムにより読取り続ける。そして、上記計時
時間に達した時点でＦＩＦＯバッファへの格納データが
６４キヤラクタに達していなければ、割込禁止レジスタ
のマスクをクリアし、ＣＰ Ｕ （１２）へのデータ受
信割込信号を生成するようにしている。
したがって、この場合にも、第１図の実施例と同様に、
所定量の受信データ、或は所定時間内に受信された受信
データを一括してＣＰ Ｕ （１２）により読込むこと
ができ、ＣＰ Ｕ （１２）におけるデータ受信割込み
に対するオーバーヘッドを軽減して、データ受信効率を
向上させることができる。
所定量の受信データ、或は所定時間内に受信された受信
データを一括してＣＰ Ｕ （１２）により読込むこと
ができ、ＣＰ Ｕ （１２）におけるデータ受信割込み
に対するオーバーヘッドを軽減して、データ受信効率を
向上させることができる。
尚、上記各実施例において、受信データカウンタによる
カウント数、および受信タイマによる計時時間は、シス
テム構成に応じて適正値に設定することが必要である。
カウント数、および受信タイマによる計時時間は、シス
テム構成に応じて適正値に設定することが必要である。
〈発明の効果〉
以上のようにこの発明は、ＦＩＦＯバッファに所定量の
受信データが格納された場合、或はＦＩＦＯバッファへ
の最初のデータ格納から所定時間が経過した時点でホス
トコンピュータに対してデータ受信割込みを行なうよう
にしているので、多層のデータを一括してホストコンピ
ュータに読込むことができ、ホストコンピュータにおけ
るデータ受信効率を向上させることができるという特有
の効果を奏する。
受信データが格納された場合、或はＦＩＦＯバッファへ
の最初のデータ格納から所定時間が経過した時点でホス
トコンピュータに対してデータ受信割込みを行なうよう
にしているので、多層のデータを一括してホストコンピ
ュータに読込むことができ、ホストコンピュータにおけ
るデータ受信効率を向上させることができるという特有
の効果を奏する。
第１図はこの発明の割込み管理方式を実施するための装
置の一実施例を示すブロック図、第２図はこの発明の割
込み管理方式を適用する通信制御装置の一興体例を示す
ブロック図。
置の一実施例を示すブロック図、第２図はこの発明の割
込み管理方式を適用する通信制御装置の一興体例を示す
ブロック図。
Claims (1)
- 【特許請求の範囲】 １、受信データを蓄積するためにＦＩＦＯ バッファを使用する通信制御装置におい て、ＦＩＦＯバッファを監視して、ホス トプロセッサへのデータ受信割込みを制 御することを特徴とする割込み管理方式。 ２、ＦＩＦＯバッファの監視が、ＦＩＦＯ バッファ内の受信データの蓄積量、およ び受信状態を監視することにより行なわ れ、ホストプロセッサへのデータ受信割 込み制御が、上記蓄積量が所定量に達し たこと、或は蓄積量が所定量に達する前 に所定時間が経過したことを条件として、 ホストプロセッサへのデータ受信割込み を発生させることにより行なわれるもの である上記特許請求の範囲第１項記載の 割込み管理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61227386A JPS6381553A (ja) | 1986-09-25 | 1986-09-25 | 割込み管理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61227386A JPS6381553A (ja) | 1986-09-25 | 1986-09-25 | 割込み管理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6381553A true JPS6381553A (ja) | 1988-04-12 |
Family
ID=16860005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61227386A Pending JPS6381553A (ja) | 1986-09-25 | 1986-09-25 | 割込み管理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6381553A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01314363A (ja) * | 1988-06-14 | 1989-12-19 | Nec Corp | 電文受信方式 |
| JPH04195447A (ja) * | 1990-11-28 | 1992-07-15 | Nec Corp | 清報処理端末のシリアル通信制御装置 |
| JPH06168196A (ja) * | 1992-07-02 | 1994-06-14 | Three Com Corp | データ通信アダプタ装置、データのパケットを転送する方法および電子レジスタスタック構造 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51120639A (en) * | 1975-04-15 | 1976-10-22 | Hitachi Ltd | Master station equipment for data highways |
| JPS5533281A (en) * | 1978-08-31 | 1980-03-08 | Fujitsu Ltd | Data transfer system |
| JPS60183659A (ja) * | 1984-03-02 | 1985-09-19 | Nippon Telegr & Teleph Corp <Ntt> | 情報転送制御方式 |
-
1986
- 1986-09-25 JP JP61227386A patent/JPS6381553A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51120639A (en) * | 1975-04-15 | 1976-10-22 | Hitachi Ltd | Master station equipment for data highways |
| JPS5533281A (en) * | 1978-08-31 | 1980-03-08 | Fujitsu Ltd | Data transfer system |
| JPS60183659A (ja) * | 1984-03-02 | 1985-09-19 | Nippon Telegr & Teleph Corp <Ntt> | 情報転送制御方式 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01314363A (ja) * | 1988-06-14 | 1989-12-19 | Nec Corp | 電文受信方式 |
| JPH04195447A (ja) * | 1990-11-28 | 1992-07-15 | Nec Corp | 清報処理端末のシリアル通信制御装置 |
| JPH06168196A (ja) * | 1992-07-02 | 1994-06-14 | Three Com Corp | データ通信アダプタ装置、データのパケットを転送する方法および電子レジスタスタック構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6633941B2 (en) | Reduced networking interrupts | |
| JP3568118B2 (ja) | シリアル通信用データ処理装置 | |
| JPS6381553A (ja) | 割込み管理方式 | |
| US5388261A (en) | Apparatus and method for handling frame overruns in a digital signal processing system | |
| US6012110A (en) | Apparatus and method for input data loss prevention with a buffered UART | |
| JPH0458646A (ja) | バッファ管理方式 | |
| JP2005267294A (ja) | ネットワーク割り込み制御方法、情報処理装置及び画像形成装置 | |
| JPH0358217B2 (ja) | ||
| JPH08237254A (ja) | Ｏａｍセル挿入装置 | |
| JP3463146B2 (ja) | 通信制御方法及び装置 | |
| CN118353853A (zh) | Can数据收发方法、装置、设备及介质 | |
| JP2581041B2 (ja) | デ−タ処理装置 | |
| JP3548943B2 (ja) | 割り込み制御方法 | |
| KR100386601B1 (ko) | 인터럽트 발생 장치 | |
| JPH06334705A (ja) | 通信制御装置 | |
| JPS6158073A (ja) | デ−タ転送制御方式 | |
| JPH0294846A (ja) | バスアクセス制御方式 | |
| JPH09293033A (ja) | ファイバーチャネルデータ受信装置 | |
| JPS6386941A (ja) | フレ−ム中断方式 | |
| JPS6024747A (ja) | 優先通信方式 | |
| JPS63247970A (ja) | 磁気テ−プ装置の制御装置 | |
| JPS6212985A (ja) | ＦｉＦｏメモリ制御装置 | |
| JPS63131226A (ja) | 画像処理装置 | |
| JPS635643A (ja) | 通信用周辺装置 | |
| JPS58117052A (ja) | デ−タ処理システム |