JPH04184793A - 半導体デコード装置 - Google Patents
半導体デコード装置Info
- Publication number
- JPH04184793A JPH04184793A JP2315343A JP31534390A JPH04184793A JP H04184793 A JPH04184793 A JP H04184793A JP 2315343 A JP2315343 A JP 2315343A JP 31534390 A JP31534390 A JP 31534390A JP H04184793 A JPH04184793 A JP H04184793A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- load
- output
- turned
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000009877 rendering Methods 0.000 claims 3
- 230000010354 integration Effects 0.000 abstract description 4
- 230000000052 comparative effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 238000007599 discharging Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 210000001747 pupil Anatomy 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Logic Circuits (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Electronic Switches (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路に関し、特に、半導体デコー
ド装置に関する。
ド装置に関する。
従来の半導体デコード装置は、第5図に示す回路図のよ
うになっている。この例では、3本の入力信号A、B、
Cをデコードして出力Eを得る構成になっており、論理
を構成するMO8FET1〜3のゲート電極が、それぞ
れN0R5,7゜lOの出力に接続されているため、出
力Eは、入力信号A、B、Cがそれぞれハイレベル、ハ
イレベル、ロー、レベルの組合わせの時のみハイレベル
を出力することになる。
うになっている。この例では、3本の入力信号A、B、
Cをデコードして出力Eを得る構成になっており、論理
を構成するMO8FET1〜3のゲート電極が、それぞ
れN0R5,7゜lOの出力に接続されているため、出
力Eは、入力信号A、B、Cがそれぞれハイレベル、ハ
イレベル、ロー、レベルの組合わせの時のみハイレベル
を出力することになる。
以下、ハイレベルを1、ローレベルを0と表記する。
第6図には、従来例の動作を示すタイミングチャートを
示す。
示す。
このタイミングチャートを用いて従来例の動作を説明す
る。
る。
まず入力信号A、B、Cは、1,1.1の組み合わせが
入力されていると仮定して説明する。
入力されていると仮定して説明する。
tlの時点で制御信号りは、1となりすべてのNORは
0を出力する。同時に、インバータ11はOとなるため
Pチャンネル型MO8FET4はオンし、圧力Eは1に
なる。
0を出力する。同時に、インバータ11はOとなるため
Pチャンネル型MO8FET4はオンし、圧力Eは1に
なる。
t2の時点で、制御信号りが0になると、N。
Rのうち6,8.10が1に変化する。このうちN0R
10の出力がNチャネル型MO8FET3に入力されて
いるため、このMOSFETはオンし、出力Eは0へと
変化する。
10の出力がNチャネル型MO8FET3に入力されて
いるため、このMOSFETはオンし、出力Eは0へと
変化する。
もし入力信号A、B、Cが1.1.Oの組み合わせの場
合には、t2の時点で1になるNORは6.8.9であ
り、これらはMO8FETI。
合には、t2の時点で1になるNORは6.8.9であ
り、これらはMO8FETI。
2.3の入力となっていないために、出力Eはlのレベ
ルを保持する。
ルを保持する。
本従来例においては、簡単のため出力はEのみを表記し
ているが、記憶装置用のアドレスデコーダ等として用い
られる場合、入力数が3bitであるので、計8つの出
力端が存在し、並列回路の入力はそれぞれ相異なる組み
あわせとなり、t2期間に1のレベルを保持するのはこ
の8出力のうち唯一の出力となる。
ているが、記憶装置用のアドレスデコーダ等として用い
られる場合、入力数が3bitであるので、計8つの出
力端が存在し、並列回路の入力はそれぞれ相異なる組み
あわせとなり、t2期間に1のレベルを保持するのはこ
の8出力のうち唯一の出力となる。
この従来の半導体デコード装置においては、まずt1期
間に出力端を充電するために、すべての信号線をOにす
る必要がある。本従来例においては、このためにN0R
5〜10を設けている。このような回路は、入力bit
数が増加するに従がって、集積度を悪化させる原因とな
っていた。次に、N0R5〜10の出力線は毎周期ごと
に必らず振巾するため、この部分の充放電電流が大きい
という問題点があった。
間に出力端を充電するために、すべての信号線をOにす
る必要がある。本従来例においては、このためにN0R
5〜10を設けている。このような回路は、入力bit
数が増加するに従がって、集積度を悪化させる原因とな
っていた。次に、N0R5〜10の出力線は毎周期ごと
に必らず振巾するため、この部分の充放電電流が大きい
という問題点があった。
本発明の半導体デコード装置は、第一導電型の複数のM
OSFETからなる並列回路を、出力端と第一の電圧源
との間に接続し、負荷回路を前記出力端と第2の電圧源
との間に接続し、第一導電型の第一のMOSFETを出
力端と第一の電圧源との間に接続し、第一の期間に負荷
回路を非導通とし、かつ前記第一のMOSFETを導通
状態にし、第二の期間に負荷回路を能動状態とし、がっ
第一のMOSFETを非導通とするための制御回路を備
えている。
OSFETからなる並列回路を、出力端と第一の電圧源
との間に接続し、負荷回路を前記出力端と第2の電圧源
との間に接続し、第一導電型の第一のMOSFETを出
力端と第一の電圧源との間に接続し、第一の期間に負荷
回路を非導通とし、かつ前記第一のMOSFETを導通
状態にし、第二の期間に負荷回路を能動状態とし、がっ
第一のMOSFETを非導通とするための制御回路を備
えている。
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例の回路図である。Nチャンネ
ル型MO8FET1〜3からなる並列回路が接地と出力
の間に接続されて3人力NORの論理を構成している。
ル型MO8FET1〜3からなる並列回路が接地と出力
の間に接続されて3人力NORの論理を構成している。
Pチャンネル型MO8FET4,5からなる負荷回路が
電圧源と出力Eとの間に接続され、出力Eと接地の間に
Nチャンネル型MO3FET6を接続し、MOSFET
5.6のゲート電極には制御信号りが入力される。
電圧源と出力Eとの間に接続され、出力Eと接地の間に
Nチャンネル型MO3FET6を接続し、MOSFET
5.6のゲート電極には制御信号りが入力される。
MO8FETI O,11は、負荷電流を制御すルタめ
MO8F’ET4のゲート電極に入力される信号のレベ
ルを作成する回路である。つまり本例においては、MO
SFET 11はMOSFET1〜3と、チャンネル長
L、チャンネル長W(以下単にり、Wと記述する)を同
一に設計しておき、MOSFET4とMOSFET10
は同一り寸法で、WはMO8FETIOはMOSFET
4の2倍に設計しておく。MOSFET4.10はカレ
ントミラー回路を構成するため、MOSFET4の電流
駆動能力はMOSFET1〜3の電流駆動能力の1/2
とすることができる。
MO8F’ET4のゲート電極に入力される信号のレベ
ルを作成する回路である。つまり本例においては、MO
SFET 11はMOSFET1〜3と、チャンネル長
L、チャンネル長W(以下単にり、Wと記述する)を同
一に設計しておき、MOSFET4とMOSFET10
は同一り寸法で、WはMO8FETIOはMOSFET
4の2倍に設計しておく。MOSFET4.10はカレ
ントミラー回路を構成するため、MOSFET4の電流
駆動能力はMOSFET1〜3の電流駆動能力の1/2
とすることができる。
次に制御信号りは1のときにはMOSFET5がオフす
るため、負荷は非導通となり同時にMOSFET6がオ
ンするため出力Eは0となる。制御りがOのときにはM
OSFET5がオンし、負荷回路は所定の負荷として働
き、MOSFET6はオフする。
るため、負荷は非導通となり同時にMOSFET6がオ
ンするため出力Eは0となる。制御りがOのときにはM
OSFET5がオンし、負荷回路は所定の負荷として働
き、MOSFET6はオフする。
第2図は本実施例の動作を示すタイミングチャートであ
る。時刻t1において制御信号りは1となり、MOSF
ET5がオフし、MOSFET6がオンするため、入力
A−Cの内容によらず、出力はOとなる。
る。時刻t1において制御信号りは1となり、MOSF
ET5がオフし、MOSFET6がオンするため、入力
A−Cの内容によらず、出力はOとなる。
次に時刻t2において制御信号りは、0となりMOSF
ET5がオンし、負荷が働く又MO3FET6はオフす
る。このときたとえば入力信号A、B、Cが1.1.0
の組み合わせのときは第2図実線のように負荷の働きで
出力Eが1になる。
ET5がオンし、負荷が働く又MO3FET6はオフす
る。このときたとえば入力信号A、B、Cが1.1.0
の組み合わせのときは第2図実線のように負荷の働きで
出力Eが1になる。
又、入力信号A、B、Cが1.1.O以外の組み合わせ
の場合MO8FET1〜3のうち少なくともひとつ以上
がオンするため、負荷の電流駆動能力とMOSFET1
〜3の電流駆動能力との比によってきまる比較的低レベ
ルを出力する。このようにして、入力信号に対するデコ
ードが実現される。
の場合MO8FET1〜3のうち少なくともひとつ以上
がオンするため、負荷の電流駆動能力とMOSFET1
〜3の電流駆動能力との比によってきまる比較的低レベ
ルを出力する。このようにして、入力信号に対するデコ
ードが実現される。
次に第2の実施例を図面を用いて説明する。
第3図は第2の実施例を示す回路図である。
先述の実施例との構成の違いを説明する。
まず負荷回路は、Pチャンネル型MO3FET4のみで
構成され、この負荷の値を制御するためMOSFET6
〜9からなる負荷制御回路をもつ。
構成され、この負荷の値を制御するためMOSFET6
〜9からなる負荷制御回路をもつ。
又、制御信号りに加え、Dの立下がりから一定時間高レ
ベルとなる制御信号Fが追加される。又、MOSFET
8は非常に小さな電流駆動能力となるようなり、Wとし
て設計されている。
ベルとなる制御信号Fが追加される。又、MOSFET
8は非常に小さな電流駆動能力となるようなり、Wとし
て設計されている。
第4図は、第2の実施例の動作を示すタイミングチャー
トである。
トである。
このタイミングチャートを用いて動作を説明する。
tlにおいて制御信号りが1となりMOSFET5はオ
ンする。MOSFET6は制御信号りを入力とするイン
バータ13の出力が入力されるためやはりオンする。又
、この時制御信号Fは0でありMOSFET9はオフし
ている。Fを入力とするインバータの出力が入力される
MOSFET8はオンしているが、その電流能力は小さ
いため、負荷制御信号Hは高レベルとなるため負荷用の
MOSFET4はオフする。このようにして、出力Eは
ローレベルとなる。
ンする。MOSFET6は制御信号りを入力とするイン
バータ13の出力が入力されるためやはりオンする。又
、この時制御信号Fは0でありMOSFET9はオフし
ている。Fを入力とするインバータの出力が入力される
MOSFET8はオンしているが、その電流能力は小さ
いため、負荷制御信号Hは高レベルとなるため負荷用の
MOSFET4はオフする。このようにして、出力Eは
ローレベルとなる。
時刻t2において、制御信号りは0になり同時に制御信
号Fはlになる。MOSFET5.6はオフし、MOS
FET9がオンするため負荷制御信号Hは所定のレベル
となりMOSFET4は所定の負荷として働く。入力信
号A、B、Cが1゜1.0の組み合わせの場合、MOS
FET1〜3はすべてオフしているため出力Eは1に変
化する。
号Fはlになる。MOSFET5.6はオフし、MOS
FET9がオンするため負荷制御信号Hは所定のレベル
となりMOSFET4は所定の負荷として働く。入力信
号A、B、Cが1゜1.0の組み合わせの場合、MOS
FET1〜3はすべてオフしているため出力Eは1に変
化する。
入力信号A、B、Cが1.1.0以外の組み合わせの場
合はMOSFET1〜3のうちひとつ以上のMOSFE
Tがオンするため負荷であるMOSFET4の電流駆動
能力と、MOSFET1〜3の電流駆動能力との比で決
まるある一定の低レベルになる。ここで、この状態では
負荷には電流が流れ続ける。しかし、出力Eがルベルに
なるまでの時間だけ負荷に電流が流れていれば十分に機
能をはだすため、t3において制御信号FをOにして、
負荷に流れる電流を小さくする。電流を0にしてしまわ
ないのは、出力Eのルベルをリークなどにより悪化させ
ないためである。この作用により、むだな電流が流れ続
けるのを防ぐことができる。
合はMOSFET1〜3のうちひとつ以上のMOSFE
Tがオンするため負荷であるMOSFET4の電流駆動
能力と、MOSFET1〜3の電流駆動能力との比で決
まるある一定の低レベルになる。ここで、この状態では
負荷には電流が流れ続ける。しかし、出力Eがルベルに
なるまでの時間だけ負荷に電流が流れていれば十分に機
能をはだすため、t3において制御信号FをOにして、
負荷に流れる電流を小さくする。電流を0にしてしまわ
ないのは、出力Eのルベルをリークなどにより悪化させ
ないためである。この作用により、むだな電流が流れ続
けるのを防ぐことができる。
以上説明したように本発明においては、まず従来例(第
5図)のNOR回路は必要なく集積度を向上させる効果
がある。
5図)のNOR回路は必要なく集積度を向上させる効果
がある。
また第5図の従来例では入力Aについてのみ考えると、
N0R5又は6は必ず1周期に1度、出力を充放電する
。このときの充放電による消費電流工1は周期=T、N
ORの出力につく容量をC1電圧振巾を■とすると 一方本発明によるデコーダにおいては入力信号Aが、倍
周期ごとに変化するならばその消費電流は従来例と同一
になるが、毎周期同−信号が入力されると、消費電流は
0となる。平均的には本発
N0R5又は6は必ず1周期に1度、出力を充放電する
。このときの充放電による消費電流工1は周期=T、N
ORの出力につく容量をC1電圧振巾を■とすると 一方本発明によるデコーダにおいては入力信号Aが、倍
周期ごとに変化するならばその消費電流は従来例と同一
になるが、毎周期同−信号が入力されると、消費電流は
0となる。平均的には本発
第1図は、本発明の一実施例の回路図、第2図は、本発
明の一実施例の動作を示すタイミングチャート、第3図
は本発明の第2の実施例の回路図、第4図は本発明の第
2の実施例の動作を示すタイミングチャート、第5図は
従来例の回路図、第6図は従来例の動作を示すタイミン
グチャートである。 代理人 弁理士 内 原 音 l〜3.6 、 II Nチマンネル’jl!MO
5FET4,5p 10 Pf+ンネル型MO
5FET7〜9 イシハ゛−夕 、4A、C入力椙号 D #11el)栢号 E 出力 C#尤 V @ri原 第2 図 F I^3,5.θ、q Nザ瞳シ半11/型 MO5F
ET4p6 J7 − F’fqン4に型MO5
FET!θ〜I4 インバニタ A〜C入力信ぢ り、F 蜘J@椙号 GJi賀九 V 嘔シ阻ηP E 出力 H1Offt+ノ41シ)[ν)!!ラド躬4図 tt L2ts 第5図 1〜3 Nチwンネル型MO5FET 4 とチマンネル型MO5FET D 佑り41!P(fi;ジ E 出力 tl t2
明の一実施例の動作を示すタイミングチャート、第3図
は本発明の第2の実施例の回路図、第4図は本発明の第
2の実施例の動作を示すタイミングチャート、第5図は
従来例の回路図、第6図は従来例の動作を示すタイミン
グチャートである。 代理人 弁理士 内 原 音 l〜3.6 、 II Nチマンネル’jl!MO
5FET4,5p 10 Pf+ンネル型MO
5FET7〜9 イシハ゛−夕 、4A、C入力椙号 D #11el)栢号 E 出力 C#尤 V @ri原 第2 図 F I^3,5.θ、q Nザ瞳シ半11/型 MO5F
ET4p6 J7 − F’fqン4に型MO5
FET!θ〜I4 インバニタ A〜C入力信ぢ り、F 蜘J@椙号 GJi賀九 V 嘔シ阻ηP E 出力 H1Offt+ノ41シ)[ν)!!ラド躬4図 tt L2ts 第5図 1〜3 Nチwンネル型MO5FET 4 とチマンネル型MO5FET D 佑り41!P(fi;ジ E 出力 tl t2
Claims (1)
- 【特許請求の範囲】 1、第一導電型の複数のMOSFETからなる並列回路
を、出力端と第一の電圧源との間に接続し、負荷回路を
前記出力端と第2の電圧源との間に接続し、第一導電型
の第一のMOSFETを前記出力端と前記第一の電圧源
との間に接続した半導体デコード装置において、第一の
期間に前記負荷回路を、非導通としかつ前記第一のMO
SFETを導通状態にし、第二の期間に前記負荷回路を
能動状態とし、かつ前記第一のMOSFETを非導通と
するための制御回路を備えることを特徴とする半導体デ
コード装置。 2、特許請求の範囲第一項記載の半導体デコード装置に
おいて、前記制御回路は、第二の期間中に前記負荷回路
の負荷の値を変化させることを特徴とする半導体デコー
ド装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2315343A JPH04184793A (ja) | 1990-11-20 | 1990-11-20 | 半導体デコード装置 |
US07/794,525 US5233240A (en) | 1990-11-20 | 1991-11-19 | Semiconductor decoding device comprising an mos fet for discharging an output terminal |
KR1019910020654A KR950009392B1 (ko) | 1990-11-20 | 1991-11-20 | 반도체 디코딩 장치 |
DE69127426T DE69127426T2 (de) | 1990-11-20 | 1991-11-20 | Halbleiter-Dekodierungsvorrichtung mit einem MOSFET zur Entladung eines Ausgangsanschlusses |
EP91310703A EP0487328B1 (en) | 1990-11-20 | 1991-11-20 | Semiconductor decoding device comprising a MOS FET for discharging an output terminal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2315343A JPH04184793A (ja) | 1990-11-20 | 1990-11-20 | 半導体デコード装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04184793A true JPH04184793A (ja) | 1992-07-01 |
Family
ID=18064270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2315343A Pending JPH04184793A (ja) | 1990-11-20 | 1990-11-20 | 半導体デコード装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5233240A (ja) |
EP (1) | EP0487328B1 (ja) |
JP (1) | JPH04184793A (ja) |
KR (1) | KR950009392B1 (ja) |
DE (1) | DE69127426T2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5428566A (en) * | 1993-10-27 | 1995-06-27 | Intel Corporation | Nonvolatile memory card with ready and busy indication and pin count minimization |
US5596286A (en) * | 1993-11-12 | 1997-01-21 | Texas Instruments Incorporated | Current limiting devices to reduce leakage, photo, or stand-by current in an integrated circuit |
US5604712A (en) * | 1995-09-13 | 1997-02-18 | Lsi Logic Corporation | Fast word line decoder for memory devices |
US8847425B2 (en) * | 2012-04-04 | 2014-09-30 | Donnie E. JORDAN, SR. | Hybrid energy harvesting device and fixed threshold power production |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3857046A (en) * | 1970-11-04 | 1974-12-24 | Gen Instrument Corp | Shift register-decoder circuit for addressing permanent storage memory |
JPS57147196A (en) * | 1981-03-06 | 1982-09-10 | Fujitsu Ltd | Read-only memory |
US4471240A (en) * | 1982-08-19 | 1984-09-11 | Motorola, Inc. | Power-saving decoder for memories |
JPS59135690A (ja) * | 1982-12-27 | 1984-08-03 | Fujitsu Ltd | デコ−ダ回路 |
US4581548A (en) * | 1983-03-15 | 1986-04-08 | Harris Corporation | Address decoder |
JPS61265794A (ja) * | 1985-05-20 | 1986-11-25 | Fujitsu Ltd | 半導体記憶装置のデコ−ダ回路 |
US4612497A (en) * | 1985-09-13 | 1986-09-16 | Motorola, Inc. | MOS current limiting output circuit |
US4689494A (en) * | 1986-09-18 | 1987-08-25 | Advanced Micro Devices, Inc. | Redundancy enable/disable circuit |
US5022010A (en) * | 1989-10-30 | 1991-06-04 | International Business Machines Corporation | Word decoder for a memory array |
-
1990
- 1990-11-20 JP JP2315343A patent/JPH04184793A/ja active Pending
-
1991
- 1991-11-19 US US07/794,525 patent/US5233240A/en not_active Expired - Fee Related
- 1991-11-20 DE DE69127426T patent/DE69127426T2/de not_active Expired - Fee Related
- 1991-11-20 KR KR1019910020654A patent/KR950009392B1/ko not_active IP Right Cessation
- 1991-11-20 EP EP91310703A patent/EP0487328B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR950009392B1 (ko) | 1995-08-21 |
EP0487328A2 (en) | 1992-05-27 |
EP0487328A3 (en) | 1993-05-19 |
KR920010943A (ko) | 1992-06-27 |
DE69127426D1 (de) | 1997-10-02 |
EP0487328B1 (en) | 1997-08-27 |
US5233240A (en) | 1993-08-03 |
DE69127426T2 (de) | 1998-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5258666A (en) | CMOS clocked logic decoder | |
KR920002426B1 (ko) | 집적회로의 출력버퍼회로 | |
US6392440B2 (en) | 5V compliant transmission gate and the drive logic using 3.3V technology | |
JP3335886B2 (ja) | プログラマブル・インピーダンス回路 | |
JPS6023432B2 (ja) | Mosメモリ | |
US6084459A (en) | Voltage level shifting circuit | |
US6396306B2 (en) | Regenerative tie-high tie-low cell | |
EP0061844B1 (en) | Flip-flop circuit | |
US5406142A (en) | Level shifting low to high supply voltage interface circuit | |
EP0063357B1 (en) | Drive circuit | |
JPH04184793A (ja) | 半導体デコード装置 | |
EP0059722B1 (en) | Clocked igfet logic circuit | |
US4016430A (en) | MIS logical circuit | |
JPH03142788A (ja) | 半導体メモリ用センスアンプ回路 | |
JPS5931253B2 (ja) | デプレツシヨン型負荷トランジスタを有するmisfet論理回路 | |
JPH0553408B2 (ja) | ||
US4745306A (en) | Half adder having a pair of precharged stages | |
JPH0779150A (ja) | 半導体集積回路 | |
JP3125764B2 (ja) | 論理回路 | |
JPS63119323A (ja) | 絶縁ゲ−ト型出力バツフア回路 | |
JP3485314B2 (ja) | 放電制御回路 | |
KR950006828Y1 (ko) | 병렬데이타 비교회로 | |
JPH0250520A (ja) | 伝達ゲートスイッチ回路 | |
SU991504A1 (ru) | Адресный формирователь | |
JPH02302992A (ja) | 半導体メモリデコーダ回路 |