KR920010943A - 반도체 디코딩 장치 - Google Patents

반도체 디코딩 장치 Download PDF

Info

Publication number
KR920010943A
KR920010943A KR1019910020654A KR910020654A KR920010943A KR 920010943 A KR920010943 A KR 920010943A KR 1019910020654 A KR1019910020654 A KR 1019910020654A KR 910020654 A KR910020654 A KR 910020654A KR 920010943 A KR920010943 A KR 920010943A
Authority
KR
South Korea
Prior art keywords
load
mosfet
control
state
circuit
Prior art date
Application number
KR1019910020654A
Other languages
English (en)
Other versions
KR950009392B1 (ko
Inventor
마사히꼬 가시무라
Original Assignee
세끼모또 다다히로
니뽄 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 다다히로, 니뽄 덴끼 가부시끼가이샤 filed Critical 세끼모또 다다히로
Publication of KR920010943A publication Critical patent/KR920010943A/ko
Application granted granted Critical
Publication of KR950009392B1 publication Critical patent/KR950009392B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Logic Circuits (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Electronic Switches (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

내용 없음

Description

반도체 디코딩 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 제1실시예에 따른 반도체 디코딩 장치의 블록 다이어그램, 제4도는 제3도의 반도체 디코딩 장치의 동작을 나타낸 타이밍도, 제5도는 본 발명의 제2실시예에 따른 반도체 디코딩 장치의 블록 다이어그램, 제6도는 제5도의 반도체 디코딩 장치의 동작을 나타낸 타이밍도.

Claims (5)

  1. 출력단에 접속되는 예정된 전도성 타입인 다수의 MOSFET의 병렬회로, 상기 다수와 동일 개수이고 제1 및 제2 입력 레벨의 예정된 조합을 갖는 입력신호와 함께 상기 병렬 회로를 공급하기 위한 상기 병렬회로에 접속된 신호 공급수단, 상기 출력단에 접속된 부하회로, 디코드된 레벨을 갖는 디코드된 신호와 함께 상기 출력단에 공급하기 위한 디코드된 레벨에서 상기 예정된 조합의 제1 및 제2입력 레벨을 디코드하는 반도체 디코딩 장치를 만들기 위하여 상기 부하 회로에 전력을 공급하기 위한 상기 부하회로에 접속된 전력 공급수단, 상기 출력단에 접속되는 상기 예정된 전도성 타입의 부가 MOSFET를 포함하고 전도 및 비전도 상태를 갖는 충전 제어회로 및 상기 부하회로를 비동작 상태로 설정하고 상기 부가 MOSFET를 제1시간 간격에서 상기 전도상태로 설정하고 상기 부하회로를 동작 상태로 설정하고 상기 부가 MOSFET를 제2시간 간격에서 상기 비전도 상태로 설정하기 위한 상기 부하회로 및 상기 부가 MOSFET에 접속되는 충전 제어수단을 포함하는 것을 특징으로 하는 출력단을 가진 반도체 디코딩 장치.
  2. 제1항에 있어서, 상기 부하회로가 상기 동작 상태로 있을 때 상기 부하회로를 통하여 흐르는 부하전류를 제한하기 위한 상기 부하회로에 접속된 부하 전류 제한수단을 포함하는 것을 특징으로 하는 반도체 디코딩 장치.
  3. 제2항에 있어서, 상기 부하회로는 상기 출력단에 접속되어 있는 상기 부하 MOSFET의 상기 예정된 전도성 타입에 반대되는 반대 전도성 타입의 부하 MOSFET와, 상기 전력 공급수단에 상기 부하 MOSFET를 접속하기 위한 접속수단을 포함하고, 상기 충전 제어수단은 상기 제2시간 간격동안 상기 제1시간 간격 및 제2제어레벨 사이에 제1제어 레벨을 갖는 제어 입력신호로 공급되고 상기 부가 및 상기 부하 MOSFET에 접속되는 제어 입력 전도체, 상기 부하 MOSFET를 상기 저도상태로 설정하기 위해 있는 그리고 상기 부하회로를 상기 비동작 상태로 놓아 상기 부하 MOSFET를 옵상태로 설정하기 위해 있는 상기 제1제어 레벨의 제어 입력신호, 상기 부하 MOSFET를 상기 비전도상태로 설정하기 위해 있는 그리고 상기 부하회로를 상기 동작 상태로 놓아 상기 부하 MOSFET를 온 상태로 설정하기 위해 있는 상기 제2제어 레벨의 제어 입력 신호를 포함하는 것을 특징으로 하는 반도체 디코딩 장치.
  4. 제3항에 있어서, 상기 접속수단을 상기 부하 MOSFET가 온상태로 놓여있을 때 상기 부하 전류가 흐르는 상기 부하 MOSFET를 통하여 상기 반대 전도성 타입을 갖는 전류 제한 MOSFET를 포함하고, 상기 부하 전류제한 수단은 상기 부하 MOSFET가 온 상태로 놓이는 동안 부하전류가 그곳을 통하여 흐르는 것을 제한하기 위한 상기 전류제한 MOSFET에 접속된 전류제한 회로를 포함하는 것을 특징으로 하는 반도체 디코딩 장치.
  5. 제2항에 있어서, 상기 부하회로는 상기 예정된 전도성 타입에 반대되는 반대 전도성 타입의 전류 제한 MOSFET, 상기 출력단 및 상기 전력 공급수단에 접속되어 있는 상기 전류 제한 MOSFET를 포함하고, 상기 충전제어 수단은 상기 부가 및 상기 전류 제한 MOSFET에 접속되고 상기 제1시간 간격동안 제1 첫째 제어레벨과 상기 제2시간 간격동안 제2 첫째 제어 레벨을 갖는 제1제어 입력신호로 공급되는 제1제어회로, 상기 부가 MOSFET를 상기 전도 상태로 설정하기 위해 있고 상기 부하회로를 상기 비동작 상태로 놓아 상기 전류 제한 MOSFET를 옵상태로 설정하기 위해 있는 상기 제1 첫째 제어 레벨의 제1제어 입력신호, 상기 부가 MOSFET를 비전도 상태로 설정하기 위해 있고 상기 제1제어 입력 신호로부터 상기 전류제한 MOSFET를 충분히 절연하기 위해 있는 상기 제2 첫째 제어 레벨의 제1제어 입력신호를 포함하고 상기 부하 전류 제한 수단은 상기 전류제한 MOSFET에 접속되고 상기 제2시간 간격에서 상기 전류제한 MOSFET에 접속되고 상기 제2시간 간격에서 상기 제1시간 간격을 즉시 따르는 예정된 간격동안 제1두번째 제어 레벨과 상기 제2시간 간격의 남아 있는 부분동안 제2 두분께 제어레벨을 갖는 제2제어 입력 신호로 공급되는 제2 제어회로, 상기 예정된 간격보다 작은 상기 제2시간 간격에 동일한 상기 남아있는 부분, 상기 부하회로를 상기 동작 상태로 놓아 상기 전류제한 MOSFET를 온 상태로 설정하기 위해 있는 상기 제1 및 상기 제2 두 번째 제어 레벨의 제2제어 입력신호, 상기 제1두번째 제어 레벨의 제2제어 입력신호보다 더 작에 상기 부하회로를 통하여 부하전류가 흐르도록 하기 위해 있는 상기 제2두번째 제어레벨의 제2제어 입력신호를 포함하는 것을 특징으로 하는 반도체 디코딩 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019910020654A 1990-11-20 1991-11-20 반도체 디코딩 장치 KR950009392B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP90-315343 1990-11-20
JP2315343A JPH04184793A (ja) 1990-11-20 1990-11-20 半導体デコード装置

Publications (2)

Publication Number Publication Date
KR920010943A true KR920010943A (ko) 1992-06-27
KR950009392B1 KR950009392B1 (ko) 1995-08-21

Family

ID=18064270

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910020654A KR950009392B1 (ko) 1990-11-20 1991-11-20 반도체 디코딩 장치

Country Status (5)

Country Link
US (1) US5233240A (ko)
EP (1) EP0487328B1 (ko)
JP (1) JPH04184793A (ko)
KR (1) KR950009392B1 (ko)
DE (1) DE69127426T2 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5428566A (en) * 1993-10-27 1995-06-27 Intel Corporation Nonvolatile memory card with ready and busy indication and pin count minimization
US5596286A (en) * 1993-11-12 1997-01-21 Texas Instruments Incorporated Current limiting devices to reduce leakage, photo, or stand-by current in an integrated circuit
US5604712A (en) * 1995-09-13 1997-02-18 Lsi Logic Corporation Fast word line decoder for memory devices
US8847425B2 (en) * 2012-04-04 2014-09-30 Donnie E. JORDAN, SR. Hybrid energy harvesting device and fixed threshold power production

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3857046A (en) * 1970-11-04 1974-12-24 Gen Instrument Corp Shift register-decoder circuit for addressing permanent storage memory
JPS57147196A (en) * 1981-03-06 1982-09-10 Fujitsu Ltd Read-only memory
US4471240A (en) * 1982-08-19 1984-09-11 Motorola, Inc. Power-saving decoder for memories
JPS59135690A (ja) * 1982-12-27 1984-08-03 Fujitsu Ltd デコ−ダ回路
US4581548A (en) * 1983-03-15 1986-04-08 Harris Corporation Address decoder
JPS61265794A (ja) * 1985-05-20 1986-11-25 Fujitsu Ltd 半導体記憶装置のデコ−ダ回路
US4612497A (en) * 1985-09-13 1986-09-16 Motorola, Inc. MOS current limiting output circuit
US4689494A (en) * 1986-09-18 1987-08-25 Advanced Micro Devices, Inc. Redundancy enable/disable circuit
US5022010A (en) * 1989-10-30 1991-06-04 International Business Machines Corporation Word decoder for a memory array

Also Published As

Publication number Publication date
KR950009392B1 (ko) 1995-08-21
EP0487328A2 (en) 1992-05-27
US5233240A (en) 1993-08-03
DE69127426T2 (de) 1998-03-26
EP0487328B1 (en) 1997-08-27
EP0487328A3 (en) 1993-05-19
DE69127426D1 (de) 1997-10-02
JPH04184793A (ja) 1992-07-01

Similar Documents

Publication Publication Date Title
KR920702088A (ko) 변환파괴를 피하기위해 인덕터와 직렬로 전자소자를 이용하고, mosfet 대신 igbt 소자의 이용에 의해 전류범위가 확장되는 스위칭 회로
KR970004349A (ko) 반도체 전원 스위치용 구동 회로
KR910013669A (ko) 고효율 브리지형 파워 콘버터
KR870008419A (ko) 복수의 전원접압을 갖는 차량용 전원장치
KR840006895A (ko) 인터페이스 회로
KR960030231A (ko) 반도체 메모리장치의 전압 구동회로
KR900015423A (ko) 스위치 모드 전환회로
KR880013251A (ko) 모놀리틱 집적회로 소자
KR920020521A (ko) 반도체집적회로
KR970019071A (ko) 레벨 변환 회로(Level Converting Circuit)
KR850001566A (ko) 마이크로 컴퓨터
KR880700602A (ko) 전화 라인 스위치
KR940008262A (ko) 시모스(cmos)입력단
KR970701452A (ko) 전력 반도체 스위치(A power semiconductor switch)
KR920010943A (ko) 반도체 디코딩 장치
KR910010861A (ko) 스위칭 장치
KR920010533A (ko) 액정 구동 장치
KR900005446A (ko) 반도체 디바이스
KR910010863A (ko) 전원장치가 동작되는 온도에 대해 프리세트된 의존성을 갖는 mos형 전원장치의 단락회로 보호회로
SE9801781L (sv) Linjärt återkopplade skiftregister med låg effekt
KR880000764A (ko) 냉장고용 온도 제어장치
EP1349254B1 (en) Power rectifier with power supply cut-off means
JPS61254070A (ja) 電子負荷装置
KR900019304A (ko) 공급라인의 과도현상으로부터 반도체 회로를 보호하기 위한 장치
KR880003234A (ko) 형광등 디밍 제어 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020808

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee