JPH04179151A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04179151A
JPH04179151A JP30426690A JP30426690A JPH04179151A JP H04179151 A JPH04179151 A JP H04179151A JP 30426690 A JP30426690 A JP 30426690A JP 30426690 A JP30426690 A JP 30426690A JP H04179151 A JPH04179151 A JP H04179151A
Authority
JP
Japan
Prior art keywords
gate
length
molded package
semiconductor device
burr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30426690A
Other languages
English (en)
Inventor
Yutaka Takahashi
豊 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Yamagata Ltd
Original Assignee
NEC Yamagata Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Yamagata Ltd filed Critical NEC Yamagata Ltd
Priority to JP30426690A priority Critical patent/JPH04179151A/ja
Publication of JPH04179151A publication Critical patent/JPH04179151A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特にモールドパラゲージ形
状に関する。
(従来の技術〕 従来の半導体装置は、第6図に示す様にモールドパッケ
ージ1のケー■・がモールドパッケージ外形の側面外周
部に設けられている為に、ゲート除去時発生ずるグー1
〜ハリ3がモールドパッケージ外形より突出して残るこ
とかあった。
〔発明が解決しようとする課題〕
この従来の半導体装置では、モールドパッケージ外形か
ら封入グー1〜パリか突出して残る為に、半導体装置を
モールドパッケージ外形基準でセンタリングする際、セ
ンタリング機構にゲー)〜パリを逃がす工夫が必要であ
る。又半導体装置を連らねてシュー1〜内滑走させる際
にグー1〜パリ同士が重りシュ−1−内詰りを発生する
という間趙点があった。
本発明の目的は、センタリング機構にゲートパリを逃く
工夫が不要で、しかもシュー1へ内詰りか発生しない半
導体装置を提供することにある。
〔課題を解決するための手段〕
本発明の半導体装置は、モールドパッケージの樹脂注入
部にゲート除去時発生するケートバリがモールドパッケ
ージ外形から突出しない大きさの凹部を備えている。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図は本発明の−・実施例の半導体装置の見取図、第
2図は側面図である。一般的に、ゲート除去時に発生ず
るデー1ヘバリ3の長さ寸法aは、ケート2のモールド
パッケージ接触部の厚さ寸法すとほぼ同寸法である。
モールドパッケージに設ける凹部の長さ1″法Cとをケ
ートバリ長さより0.1〜0.2mm以上大きくするこ
とによりゲートバリがパッケージ外形から突出すること
を防止てきる。本半導体装置の場合、ゲートパリ長さ及
びゲートのモールドパッケージ接触部の厚さは0.3m
m程度なのて、凹部長さは0.4mm以上となる。
第3図は本発明の第2の実施例である。ゲー1〜2を複
数個持つ半導体装置の場合モールドパッケージの凹部は
ゲート数と同数設ける。
また凹部の形状を第4図に示ずようにモールドパッケー
ジ下半分に設けたり、第5図に示すようにセンタ一部分
に設けることも可能である。
〔発明の効果〕
以」二説明した様に、本発明の半導体装置は、モールド
パッケージにゲーI・ハリがモールドパッケージ外形よ
り突出にしない大きさの凹部を設けたので、ゲートハリ
がモールドパッケージ外形から突出しないことにより半
導体装置のセンタリングをモールドパッケージ外形基準
で行う際にセンタリング機構にケートパリを逃がす工夫
が不要となる。
又、半導体装置を連らねてシュート内滑走さぜる際にケ
ートハリ同士の重りか皆無となりシュ−1−内詰りか激
減するという効果を有する。
【図面の簡単な説明】
第1図は本発明の一実施例の見取図、第2図は側面図、
第3図は第2の実施例の見取図、第4図は第3の実施例
の見取図、第5図は第4の実施例の見取図、第6図は従
来の半導体装置の見取図である。 トモールドパッケージ、2・・ケート、3・・・ゲーI
〜パリ、4・・・端子、a・・・ゲートパリ長さ寸法、
b・・・ゲーl〜のモールドパッケージ接触部の厚さ寸
法、(・・・凹部長さ寸法6

Claims (1)

    【特許請求の範囲】
  1.  モールドパッケージの樹脂注入部にゲート除去時発生
    するゲートバリがモールドパッケージ外形から突出しな
    い大きさの凹部を設けたことを特徴とする半導体装置。
JP30426690A 1990-11-09 1990-11-09 半導体装置 Pending JPH04179151A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30426690A JPH04179151A (ja) 1990-11-09 1990-11-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30426690A JPH04179151A (ja) 1990-11-09 1990-11-09 半導体装置

Publications (1)

Publication Number Publication Date
JPH04179151A true JPH04179151A (ja) 1992-06-25

Family

ID=17930982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30426690A Pending JPH04179151A (ja) 1990-11-09 1990-11-09 半導体装置

Country Status (1)

Country Link
JP (1) JPH04179151A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0615339U (ja) * 1992-07-24 1994-02-25 日本特殊陶業株式会社 梯子型電気濾波器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0615339U (ja) * 1992-07-24 1994-02-25 日本特殊陶業株式会社 梯子型電気濾波器
JPH083062Y2 (ja) * 1992-07-24 1996-01-29 日本特殊陶業株式会社 梯子型電気濾波器

Similar Documents

Publication Publication Date Title
WO2004093128A3 (en) Lead frame structure with aperture or groove for flip chip in a leaded molded package
JPH04179151A (ja) 半導体装置
US3025727A (en) Method of making a cutting die
JPH0124612B2 (ja)
JPH065645A (ja) 半導体素子の樹脂成形方法
JPH0249429A (ja) 半導体装置
JPS59175732A (ja) トランスフア・モ−ルド用金型
JPH0438858A (ja) 半導体装置の製造方法
JPH02144950A (ja) 半導体装置用リードフレーム
KR19980027603U (ko) 리드프레임
JPH02154455A (ja) 半導体装置用リードフレーム
JPH0538893Y2 (ja)
JPS63228656A (ja) 半導体装置用リ−ドフレ−ム
JPS58161330A (ja) レジンモ−ルド用金型構造
KR0134933B1 (ko) 반도체 패키지
KR920006175Y1 (ko) 리드프레임 패드지지부재 절단장치
KR19990043141A (ko) 반도체패키지 제조용 쓰루게이트금형의 구조 및 이를 이용한 반도체패키지의 제조 방법
JPS6276727A (ja) 樹脂封止型半導体装置の製法およびそれに用いるトランスフア−成形金型
KR20040040623A (ko) 볼 그리드 어레이 패키지의 제조방법
JPS553928A (en) Method of removing resin burr and metal mold
JPH03208352A (ja) 半導体トランスファモールド金型
KR930007177Y1 (ko) 댐바가 없는 리드 프레임
JPS63272213A (ja) 超音波固体遅延線ケ−スの製造方法
JPS5938049Y2 (ja) モ−ルド金型の下型チエスブロツク
JPH01128439A (ja) 樹脂封止金型の型掃除用リードフレーム