JPH04178175A - 電力変換器の制御方法 - Google Patents
電力変換器の制御方法Info
- Publication number
- JPH04178175A JPH04178175A JP2305339A JP30533990A JPH04178175A JP H04178175 A JPH04178175 A JP H04178175A JP 2305339 A JP2305339 A JP 2305339A JP 30533990 A JP30533990 A JP 30533990A JP H04178175 A JPH04178175 A JP H04178175A
- Authority
- JP
- Japan
- Prior art keywords
- hysteresis
- voltage
- hysteresis comparator
- switching frequency
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 7
- 238000001514 detection method Methods 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical group OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はヒステリシスコンＩくレータを用いてなる電力
変換器の制御方法に関するものである。
変換器の制御方法に関するものである。
第３図はヒステリシスコンパレータを用いた電力変換器
の要部構成を示す従来例の系伏図であり、ｌは直流電源
、２は直流ＩＥ源ｌを交流に変換する電力変、ｉｊ！器
としての単相ブリ、ジインバータ（以下単にインバータ
という）、３はリアクトル３１ 。
の要部構成を示す従来例の系伏図であり、ｌは直流電源
、２は直流ＩＥ源ｌを交流に変換する電力変、ｉｊ！器
としての単相ブリ、ジインバータ（以下単にインバータ
という）、３はリアクトル３１ 。
コンデンサ３２からなりインバータ２の出力電圧波形を
平滑するローパスフィルタ、４は負荷である。
平滑するローパスフィルタ、４は負荷である。
また、５はｔ流側＠回路、６は論理回路、７はパルス増
幅器である。
幅器である。
ここに、電流制御回路５は電流指令器（列えば正弦波形
発生！ ） ５１ 、コンデンサ３２のｔｇを検出する
電流検出器５２．ｉ流指令器５１の出力と電流検出器５
２の出力の偏差（以下電流偏差という）を出力する加算
器５３および加算器５３の出力を入力として異なったヒ
ステリシス幅を有するヒステリシスコンパレータ５４
、５５から構成される。倫理回路６はヒステリシスコン
パレータ５４ 、５５の出力状９ 全判別し、インバー
タ２のスイッチング素子２１〜２４のオンオフ論理出力
を痔る。パルス増・＠４７は、！理回路６の出力を増嘔
してスイッチング素子２１〜２４を駆動する。。
発生！ ） ５１ 、コンデンサ３２のｔｇを検出する
電流検出器５２．ｉ流指令器５１の出力と電流検出器５
２の出力の偏差（以下電流偏差という）を出力する加算
器５３および加算器５３の出力を入力として異なったヒ
ステリシス幅を有するヒステリシスコンパレータ５４
、５５から構成される。倫理回路６はヒステリシスコン
パレータ５４ 、５５の出力状９ 全判別し、インバー
タ２のスイッチング素子２１〜２４のオンオフ論理出力
を痔る。パルス増・＠４７は、！理回路６の出力を増嘔
してスイッチング素子２１〜２４を駆動する。。
なお、本特許出棺人は、この種のヒステリシスフンパレ
ータを用いた電力変換器の一提案として、平成２年３月
１３日提出の１−電力変換器の！を光制御装置を出始し
ているところである。
ータを用いた電力変換器の一提案として、平成２年３月
１３日提出の１−電力変換器の！を光制御装置を出始し
ているところである。
ここではその動作説明の詳細説明を省略するが、その＠
旨とするところは、電流指令値に対して、電流検出点の
電流をヒステリシスフンパレータのヒステリシス幅以内
に常に保つよう、制御することである。
旨とするところは、電流指令値に対して、電流検出点の
電流をヒステリシスフンパレータのヒステリシス幅以内
に常に保つよう、制御することである。
この場合、ヒステリシスコンパレータ５５はコンデンサ
３２の電圧が零付近のときだけ動作し、他の殆どの領域
ではヒステリシスコン・々レータ５４だけが動作するこ
とも前述の本出願人の一提案より明らかである。そこで
、ヒステリシスコンパレータ５５ｆ）動作ヲｆｌｌｋｉ
Ｊｌし、ヒステリシスコンパレータ５４の動作だけを考
えても、定常的な特性を論するのに支障はない。
３２の電圧が零付近のときだけ動作し、他の殆どの領域
ではヒステリシスコン・々レータ５４だけが動作するこ
とも前述の本出願人の一提案より明らかである。そこで
、ヒステリシスコンパレータ５５ｆ）動作ヲｆｌｌｋｉ
Ｊｌし、ヒステリシスコンパレータ５４の動作だけを考
えても、定常的な特性を論するのに支障はない。
このような、ｔｌＪｍ方式に２いては、スイッチング周
波数はヒステリシスコンパ１／−夕５４の動作回数であ
り、これは他の条件、例えば＠流を源ｌの電圧、リアク
トル３１のインダクタンス値などから結果的に決まるも
のであり、予め設定することが困難とされてきた。
波数はヒステリシスコンパ１／−夕５４の動作回数であ
り、これは他の条件、例えば＠流を源ｌの電圧、リアク
トル３１のインダクタンス値などから結果的に決まるも
のであり、予め設定することが困難とされてきた。
そのため、ＵＰＳ等ｔここのような制御方式を適用する
場合、直流ＷＬ源ｌの電圧が高くなるとスイッチング周
波数も高くなり、また直流電源１０″）電圧が低くなる
とスイッチング周波数も低くなるというように、スイッ
チング周波数も変動することになる。％；こＵＰＳの場
合は、直流に接続される蓄ＩＩＬ池の性質から直流電圧
の変動範囲が天きく、したがってスイッチング周波数の
変動範囲も大きいものとなってしまう。
場合、直流ＷＬ源ｌの電圧が高くなるとスイッチング周
波数も高くなり、また直流電源１０″）電圧が低くなる
とスイッチング周波数も低くなるというように、スイッ
チング周波数も変動することになる。％；こＵＰＳの場
合は、直流に接続される蓄ＩＩＬ池の性質から直流電圧
の変動範囲が天きく、したがってスイッチング周波数の
変動範囲も大きいものとなってしまう。
一方、電力変換装置、善にＵＰＳやＶＶＶＦはスイッチ
ング周波数を人間の可聴周波数以上（１５〜２０ｋＨｚ
） ｉｃ ｌ、’Ｔ：、ｘｉ音化することが１つの性
能品質になりつつある。反面、スイッチング素子の損失
低減、湊蓋の？１７率同上の観点からは、できるだけ低
いスイッチング周波数が望ましい。
ング周波数を人間の可聴周波数以上（１５〜２０ｋＨｚ
） ｉｃ ｌ、’Ｔ：、ｘｉ音化することが１つの性
能品質になりつつある。反面、スイッチング素子の損失
低減、湊蓋の？１７率同上の観点からは、できるだけ低
いスイッチング周波数が望ましい。
そこで、ｌ！際のスイッチング周ａ数は人間の非町＠範
囲の下限付近を選定することが有利となる。
囲の下限付近を選定することが有利となる。
しかるに、スイッチング周波数が変動する従来方式では
、最大スイッチング周波数を人間の非ｏｒ＠範囲の下限
付近に選定すると、運転条件によってはスイッチング周
波数が町ＲａＨに入ってしまい、無騒音化が実現できな
くなる。逆に、最小スイ。
、最大スイッチング周波数を人間の非ｏｒ＠範囲の下限
付近に選定すると、運転条件によってはスイッチング周
波数が町ＲａＨに入ってしまい、無騒音化が実現できな
くなる。逆に、最小スイ。
チング周波数を非可聴範囲の下限付近に選定するなら、
運転条件によっては必要以上にスイッチング周＆＆が高
くなり、スイッチング素子の損失が増加し、装置の高効
率化への障害となる。このように、いずれにしても甚だ
厄介な開−を有していた。
運転条件によっては必要以上にスイッチング周＆＆が高
くなり、スイッチング素子の損失が増加し、装置の高効
率化への障害となる。このように、いずれにしても甚だ
厄介な開−を有していた。
本発明は上述したような点に鑑みなされたものであり、
特に直Ａ（源の電圧と所定の関係をなす手段を用いるこ
とにより、ヒステリシスコンパレータのヒステリ幅を９
１整するように構成した装置を実現し碍る制御方法を提
供するものである。
特に直Ａ（源の電圧と所定の関係をなす手段を用いるこ
とにより、ヒステリシスコンパレータのヒステリ幅を９
１整するように構成した装置を実現し碍る制御方法を提
供するものである。
かかる解決手段により、すなわち直流遡源の電圧が高い
ときはヒステリシスコンパレータのヒステリシス幅を広
くし、逆に電圧が低いときはヒステリシス幅を狭くする
ことにより、直流電圧が変動してもスイッチング周波数
を一定にすることができるつ 以下、本発明を実施例により詳細説明する。
ときはヒステリシスコンパレータのヒステリシス幅を広
くし、逆に電圧が低いときはヒステリシス幅を狭くする
ことにより、直流電圧が変動してもスイッチング周波数
を一定にすることができるつ 以下、本発明を実施例により詳細説明する。
まず・本発明の根拠をつぎに述べる。なお、解析の簡略
化のため、っぎの仮定をおく、■ ヒステリシスコンパ
レータ５５は、定常特性には殆ど影響を及ぼさないため
、この動作を無視する。
化のため、っぎの仮定をおく、■ ヒステリシスコンパ
レータ５５は、定常特性には殆ど影響を及ぼさないため
、この動作を無視する。
■ インバータ２は理想スイッチで構成されている。
■ スイッチング周波数は十分高く、ｌスイッチング期
間中、コンデンサ電圧は変化しない。
間中、コンデンサ電圧は変化しない。
ここで、４流指令５５１の出力を、
ｉ ： Ｉ ＩＩ ｃｏｓωすｔ ・・・
・・・ ・・・ ・・・ ・・・ ・・・ ・・・ ・
・・ ・・・ ・・・ ・・・（１）とすると、コンデ
ンサ３２の出力電圧は、ｖ＝Ｌｓｉｎω、１ ・・
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・・・・（２）とあられされる。ただし、Ｉ、Ｖは
それぞれコンデンサ３２の（流、電圧の蛋幅である。
・・・ ・・・ ・・・ ・・・ ・・・ ・・・ ・
・・ ・・・ ・・・ ・・・（１）とすると、コンデ
ンサ３２の出力電圧は、ｖ＝Ｌｓｉｎω、１ ・・
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・・・・（２）とあられされる。ただし、Ｉ、Ｖは
それぞれコンデンサ３２の（流、電圧の蛋幅である。
そして、直流Ｌｉｌの電圧をＥ 、 ＩＪアクドル３１
のインダクタンスをり、ヒステリシスコンパレータ５４
のヒステリシス鳴を△■（コンデンサ電流に換算した直
）とする。
のインダクタンスをり、ヒステリシスコンパレータ５４
のヒステリシス鳴を△■（コンデンサ電流に換算した直
）とする。
第２図はｌスイッチング期間の動作説明をするためのタ
イミング図である。
イミング図である。
第２図において、ＴＥはインバータ２の出力電圧がＥの
期間、Ｔｏは零の期間として、Ｔｃは１スイッチング期
間とすると、 Ｔｃ＝ＴＥ＋Ｔ。
期間、Ｔｏは零の期間として、Ｔｃは１スイッチング期
間とすると、 Ｔｃ＝ＴＥ＋Ｔ。
＝Ｌ・ΔＩ・（工 １ ・・・・・・・−・・・・・・
・・・・・・・（３）−ｖｖ 半周期のＴｏ（＝ｔ／ω０）におけるスイッチング回奴
ＮＨは次式となる。
・・・・・・・（３）−ｖｖ 半周期のＴｏ（＝ｔ／ω０）におけるスイッチング回奴
ＮＨは次式となる。
ここで、［Ｆｎ−伽。７２π〕でｂる。
したがって、平均スイッチング周波数Ｆｃ１ま、Ｆｃ
＝ ２ＮＨ−Ｆ。
＝ ２ＮＨ−Ｆ。
となる。
ＵＰＳなどではコンデンサ３２の這圧蛋偏ｖを一定と考
えてよく、またイングクタンスＬｉｉ固定であるから、
スイッチング周波ａＦｃを一定にするためには、 であり、直流ＴＥ源の直圧ＥＩＣ対して、式（６）を勇
足するようヒステリシス漏ΔＩを４４整すれば、スイッ
チング周波数を一定に保つことができる。ここで、〔Ｃ
１＝２ｖ／（ｆ−Ｌ−ＦＣ）〕、〔Ｃ２−にｖ／４〕テ
アリ、いずれも定数である。
えてよく、またイングクタンスＬｉｉ固定であるから、
スイッチング周波ａＦｃを一定にするためには、 であり、直流ＴＥ源の直圧ＥＩＣ対して、式（６）を勇
足するようヒステリシス漏ΔＩを４４整すれば、スイッ
チング周波数を一定に保つことができる。ここで、〔Ｃ
１＝２ｖ／（ｆ−Ｌ−ＦＣ）〕、〔Ｃ２−にｖ／４〕テ
アリ、いずれも定数である。
第１図は本発明が適用された一実残列の要部構仮を示す
もので、５′は＃Ｌ流制−回路、８は電圧変換器である
。図中、第３図と同符号のものは同じ燐酸部分を示す。
もので、５′は＃Ｌ流制−回路、８は電圧変換器である
。図中、第３図と同符号のものは同じ燐酸部分を示す。
第１図に２いて、電流制御回路５′のヒステリシスコン
・守レータ５４′はヒステリシス、陽を外部から調整す
るための入力端子を有し、また電圧変換器８は［４（ｆ
Ｌｌの電圧を入力として、その出力はヒステリシスコン
パレータ５４′のヒステリシス嘔、９＠整のための入力
端子に接読されてなる。ざらには、かくの如き電圧変換
器８４の接続ｆｊ１５ｉ部は、直流電源ｌの電圧Ｅとヒ
ステリシスコンパ（／−タ５４′のヒステリシス幅ΔＩ
とは前述した式（６）の関係になるよう構成される。こ
の具渾的な手段としては、電圧変換器８に式（６）を調
定するように例えば適宜な関数発生機能を付加するもの
とするなど、様々な方法で容易に達成できる。よって第
１図に示す系統により、直流ｔＩＬ源の電圧変動に対し
てスイッチング周波数を一定ならしめることが町舵とな
ることは明ら乃）であるユ さて実際の適用ζこおいて；ま、Ｃ，、Ｃ２の：直によ
っては式（６）の関係によらず、直流電源１の直圧Ｅと
ヒステリシス幅ΔＩとを直＠関係で近供しても、スイッ
チング周ｔｆ教の変動を実用上皮１章のない範囲内ジこ
抑制できることが、Ｃｔ 、 Ｃｚに具体的数１を代入
することで容易に検証できる。したがって、実用的には
電圧Ｅとヒステリシス癩ΔＩとを適宜な比例関係をもた
せることにより、十分な性能を得ることができる。
・守レータ５４′はヒステリシス、陽を外部から調整す
るための入力端子を有し、また電圧変換器８は［４（ｆ
Ｌｌの電圧を入力として、その出力はヒステリシスコン
パレータ５４′のヒステリシス嘔、９＠整のための入力
端子に接読されてなる。ざらには、かくの如き電圧変換
器８４の接続ｆｊ１５ｉ部は、直流電源ｌの電圧Ｅとヒ
ステリシスコンパ（／−タ５４′のヒステリシス幅ΔＩ
とは前述した式（６）の関係になるよう構成される。こ
の具渾的な手段としては、電圧変換器８に式（６）を調
定するように例えば適宜な関数発生機能を付加するもの
とするなど、様々な方法で容易に達成できる。よって第
１図に示す系統により、直流ｔＩＬ源の電圧変動に対し
てスイッチング周波数を一定ならしめることが町舵とな
ることは明ら乃）であるユ さて実際の適用ζこおいて；ま、Ｃ，、Ｃ２の：直によ
っては式（６）の関係によらず、直流電源１の直圧Ｅと
ヒステリシス幅ΔＩとを直＠関係で近供しても、スイッ
チング周ｔｆ教の変動を実用上皮１章のない範囲内ジこ
抑制できることが、Ｃｔ 、 Ｃｚに具体的数１を代入
することで容易に検証できる。したがって、実用的には
電圧Ｅとヒステリシス癩ΔＩとを適宜な比例関係をもた
せることにより、十分な性能を得ることができる。
以上説明したように本発明によれば、直流１１４式圧値
と所定の関係をもってヒステリシスコンパレータのヒス
テリシス・鴫を調整することにより。
と所定の関係をもってヒステリシスコンパレータのヒス
テリシス・鴫を調整することにより。
スイッチング周波数を一定に保ちながらヒステリシス制
御を実現できる。
御を実現できる。
しかも、スイッチング周波数がｆ勧せず、これを人間の
非町聰範囲の下限付近に選定することで無騒音化が達成
でき、さらには必：ｉｔ低限の一定スイツチング周波数
であるからスイッチング損失も低減でき、効率の観点か
らも好都合であって実用上の効果は喰めで大きい。
非町聰範囲の下限付近に選定することで無騒音化が達成
でき、さらには必：ｉｔ低限の一定スイツチング周波数
であるからスイッチング損失も低減でき、効率の観点か
らも好都合であって実用上の効果は喰めで大きい。
第１図は本発明が適用された一実施例の要部構成を示す
系統図、第２図は本発明の説明のため示したタイミング
図、第３図は従来列の説明のため示した系統図である。 ｌ・・・・・・直流電源、２・・・・・・インバータ、
３２・−・・・・コンデンサ、５１・・・・・・電流指
令器、５２・・・・・・電流検出器、５４ 、５５ 、
５４’・・・・・・ヒステリシスコンパレータ、６・−
・・・・論理回路、７・・・・・−パルス増１鴫器、８
・−・・・・眠圧′ｆ遺器〇 特許出省人 東洋宅［１！造株式会社 代表者 上 村 哲 晃ｌ配 箒２図
系統図、第２図は本発明の説明のため示したタイミング
図、第３図は従来列の説明のため示した系統図である。 ｌ・・・・・・直流電源、２・・・・・・インバータ、
３２・−・・・・コンデンサ、５１・・・・・・電流指
令器、５２・・・・・・電流検出器、５４ 、５５ 、
５４’・・・・・・ヒステリシスコンパレータ、６・−
・・・・論理回路、７・・・・・−パルス増１鴫器、８
・−・・・・眠圧′ｆ遺器〇 特許出省人 東洋宅［１！造株式会社 代表者 上 村 哲 晃ｌ配 箒２図
Claims (1)
- １ 直流電源と、該直流電源を得る複数個のスイッチン
グ素子からなるインバータと、検出点の電流を指令する
電流指令器と、該検出点の電流を検出する電流検出器と
の偏差に応じて出力状態が変化するヒステリシスコンパ
レータとを有し、該ヒステリシスコンパレータの出力状
態により、前記スイッチング素子のオンオフ制御を行う
とともに、前記検出点の電流が電流指令値に追随するよ
うヒステリシス制御を行う電力変換器の制御方法におい
て、前記直流電源の電圧と所定の関係を有して前記ヒス
テリシスコンパレータのヒステリシス幅を調整すること
を特徴とした電力変換器の制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2305339A JPH0716305B2 (ja) | 1990-11-09 | 1990-11-09 | 電力変換器の制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2305339A JPH0716305B2 (ja) | 1990-11-09 | 1990-11-09 | 電力変換器の制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04178175A true JPH04178175A (ja) | 1992-06-25 |
| JPH0716305B2 JPH0716305B2 (ja) | 1995-02-22 |
Family
ID=17943925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2305339A Expired - Fee Related JPH0716305B2 (ja) | 1990-11-09 | 1990-11-09 | 電力変換器の制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0716305B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006166674A (ja) * | 2004-12-10 | 2006-06-22 | Toshiba Mitsubishi-Electric Industrial System Corp | 電圧形インバータ装置 |
-
1990
- 1990-11-09 JP JP2305339A patent/JPH0716305B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006166674A (ja) * | 2004-12-10 | 2006-06-22 | Toshiba Mitsubishi-Electric Industrial System Corp | 電圧形インバータ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0716305B2 (ja) | 1995-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10686382B2 (en) | Symmetric time shift control for resonant converters | |
| Venkatesan | Current mode controlled bidirectional flyback converter | |
| JP4400958B2 (ja) | 負荷の関数におけるオフフェーズを変調することによりフライバック変換器における電力伝達の制御 | |
| JP6070263B2 (ja) | Ｄｃ−ａｃ変換装置及び制御回路 | |
| KR101840412B1 (ko) | 벅 스위치 모드 파워 컨버터 큰 신호 천이 응답 최적화기 | |
| JP6207774B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JP6153144B1 (ja) | Ｄｃ／ｄｃコンバータの制御装置および制御方法 | |
| US6151231A (en) | Circuit and method for reactive energy recirculation control in a series-resonant converter | |
| CN110912405B (zh) | 一种基于电压模式控制的四开关buck-boost变换器 | |
| JP5323426B2 (ja) | 電力変換装置 | |
| JPH06189528A (ja) | 電流モード制御式コンバータ回路 | |
| US9621108B2 (en) | Flyback amplifier with direct feedback | |
| JP4195948B2 (ja) | 系統連系インバータ | |
| JP3296425B2 (ja) | 電力変換装置 | |
| US7365997B2 (en) | Synchronous switching control circuit for power converters | |
| JPH04178175A (ja) | 電力変換器の制御方法 | |
| WO2023152860A1 (ja) | 電力変換装置 | |
| TWI784455B (zh) | 升降壓變換器控制系統 | |
| JP2005051991A (ja) | 電流モード制御を用いたハーフブリッジ式ｄｃ−ｄｃコンバータにおけるデューティサイクルの制御装置 | |
| JPS63245268A (ja) | 電流形ｐｗｍ変換器の制御方法 | |
| JPH0435990B2 (ja) | ||
| JP2000172351A (ja) | スイッチング電源装置 | |
| CN211579892U (zh) | 一种功率仪器电源 | |
| JPH0389848A (ja) | Ｄｃ―ｄｃコンバータ | |
| JPH0884467A (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |