JPH04174540A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04174540A JPH04174540A JP30220590A JP30220590A JPH04174540A JP H04174540 A JPH04174540 A JP H04174540A JP 30220590 A JP30220590 A JP 30220590A JP 30220590 A JP30220590 A JP 30220590A JP H04174540 A JPH04174540 A JP H04174540A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- distant
- voltage
- reverse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000002955 isolation Methods 0.000 claims abstract description 12
- 230000015556 catabolic process Effects 0.000 abstract description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052782 aluminium Inorganic materials 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 239000011229 interlayer Substances 0.000 description 5
- 239000000969 carrier Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関し、特にダイオード素子の構
造を考慮した半導体装置に関する。
造を考慮した半導体装置に関する。
従来、この種の半導体装置は第２図に示すように素子分
離領域２及びチャネルストッパ領域３の下部にかかるよ
うにＮウェル領域６を設け、更にＮウェル領域６の内側
に素子分離領域２及びチャネルストッパ領域３に接する
ようにｎ＋型領領域４設け、Ｎウェル領域６とＰ型半導
体基板１との境界のｐｎ接合によりダイオード素子を形
成していた。又ｎ＋型領領域をおおうようにｎウェル領
域６を形成することによりｐｎ接合部の濃度勾配が小さ
くなるので耐圧を上げるという効果をもたせようとして
いる。この従来例の構造では、ｎウェル領域６とＰ型半
導体基板１のｐｎ接合部の濃度勾配よりｎウェル領域６
とチャネルストッパ領域３のｐｎ接合部の濃度勾配の方
が大きい。
離領域２及びチャネルストッパ領域３の下部にかかるよ
うにＮウェル領域６を設け、更にＮウェル領域６の内側
に素子分離領域２及びチャネルストッパ領域３に接する
ようにｎ＋型領領域４設け、Ｎウェル領域６とＰ型半導
体基板１との境界のｐｎ接合によりダイオード素子を形
成していた。又ｎ＋型領領域をおおうようにｎウェル領
域６を形成することによりｐｎ接合部の濃度勾配が小さ
くなるので耐圧を上げるという効果をもたせようとして
いる。この従来例の構造では、ｎウェル領域６とＰ型半
導体基板１のｐｎ接合部の濃度勾配よりｎウェル領域６
とチャネルストッパ領域３のｐｎ接合部の濃度勾配の方
が大きい。
従ってアルミ電極８に正の電圧が印加された場合、逆方
向降伏現象が起きるのはｎウェル領域６とチャネルスト
ッパ領域３の境界部である。一端降伏現象が起きると、
ｐｎ接合部の空乏層領域内に生じた強電界により、電離
したキャリアが加速されその一部がシリコンと酸化膜の
電位障壁を越えて、素子分離領域２又は層間膜７に捕獲
されてしまう。正孔が酸化膜に捕獲されるとｐｎ接合部
の空乏層領域内の電界は緩和され更に逆方向電圧を印加
しないと降伏現象は起きなくなる。これはウオークアラ
アト現象として知うており、第３図に示すようにダイオ
ードの逆方向特性は逆方向電圧を印加していくに従いシ
フトしてしまうことになる。
向降伏現象が起きるのはｎウェル領域６とチャネルスト
ッパ領域３の境界部である。一端降伏現象が起きると、
ｐｎ接合部の空乏層領域内に生じた強電界により、電離
したキャリアが加速されその一部がシリコンと酸化膜の
電位障壁を越えて、素子分離領域２又は層間膜７に捕獲
されてしまう。正孔が酸化膜に捕獲されるとｐｎ接合部
の空乏層領域内の電界は緩和され更に逆方向電圧を印加
しないと降伏現象は起きなくなる。これはウオークアラ
アト現象として知うており、第３図に示すようにダイオ
ードの逆方向特性は逆方向電圧を印加していくに従いシ
フトしてしまうことになる。
上述した従来の半導体装置はｎウェルとＰ型半導体基板
との境界に隣接してチャネルストッパ領域が形成されて
いる為に、逆方向降伏現象はｎウェルとチャネルストッ
パ境界のｐｎ接合部に起き、局部的に逆方向電流が流れ
この時高い電力が消費される為に容易に破壊してしまう
という欠点がある。又ｐｎ接合境界部に接して酸化膜よ
りなる素子分離領域や層間膜が形成されているので、ダ
イオードに逆方向電圧を印加するに従って、フォークア
ウト現象により降伏電圧が次第に大きくなり、例えば保
護素子として利用する時など電圧クランプ素子としての
役割を果たさなくなるという欠点がある。
との境界に隣接してチャネルストッパ領域が形成されて
いる為に、逆方向降伏現象はｎウェルとチャネルストッ
パ境界のｐｎ接合部に起き、局部的に逆方向電流が流れ
この時高い電力が消費される為に容易に破壊してしまう
という欠点がある。又ｐｎ接合境界部に接して酸化膜よ
りなる素子分離領域や層間膜が形成されているので、ダ
イオードに逆方向電圧を印加するに従って、フォークア
ウト現象により降伏電圧が次第に大きくなり、例えば保
護素子として利用する時など電圧クランプ素子としての
役割を果たさなくなるという欠点がある。
本発明の半導体装置は、第１導電型の第１の領域である
半導体基板表面に第２導電型の第２の領域を形成し更に
その内側に前記第２導電型の第２の領域より深く高濃度
の第２導電型の第３の領域を形成し、前記第２導電型の
第２の領域の縁端部から離れた領域の半導体基板表面に
絶縁膜よりなる素子分離領域を、更に離れた領域で前記
素子分離領域に接して下側に第１導電型の第４の領域を
有している。
半導体基板表面に第２導電型の第２の領域を形成し更に
その内側に前記第２導電型の第２の領域より深く高濃度
の第２導電型の第３の領域を形成し、前記第２導電型の
第２の領域の縁端部から離れた領域の半導体基板表面に
絶縁膜よりなる素子分離領域を、更に離れた領域で前記
素子分離領域に接して下側に第１導電型の第４の領域を
有している。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の断面図である。
この実施例は、シリコンからなるＰ型半導体基板１の表
面にｎ ＋型領域４を形成しその内側に深く高濃度のｎ
＋＋型領域５を形成する。そしてｎ”型領域４の縁端部
から離して素子分離領域２を設け、更に離れた領域にチ
ャネルストッパ領域３を形成するというものである。こ
の実施例は、逆方向電圧をアルミ電極８に印加した場合
に、ｎ＋型領領域４しくはｎ＋＋型領域５とチャネルス
トッパ領域３とが離れている為に最も濃度勾配の大きい
ｎ＋＋型領域５とＰ型半導体基板１の境界のｐｎ接合部
に逆方向電流が流れることになり、チャネルストッパ領
域３とｎ型領域とが接している場合と比較すると耐圧は
同程度だか、局部的に電流が流れる場所がなくなり破壊
耐量があがる。又、ｎ ＋＋型領領域５Ｐ型半導体基板
１との境界のｐｎ接合部と酸化膜よりなる素子分離領域
２及び眉間膜７とが離れて形成されている為に逆方向電
流が流れた際に、キャリアはｎ＋型領領域４吸収され、
離れた領域にある酸化膜中には捕獲されることがなく、
アルミ電極から基板間へ流れることになる。
面にｎ ＋型領域４を形成しその内側に深く高濃度のｎ
＋＋型領域５を形成する。そしてｎ”型領域４の縁端部
から離して素子分離領域２を設け、更に離れた領域にチ
ャネルストッパ領域３を形成するというものである。こ
の実施例は、逆方向電圧をアルミ電極８に印加した場合
に、ｎ＋型領領域４しくはｎ＋＋型領域５とチャネルス
トッパ領域３とが離れている為に最も濃度勾配の大きい
ｎ＋＋型領域５とＰ型半導体基板１の境界のｐｎ接合部
に逆方向電流が流れることになり、チャネルストッパ領
域３とｎ型領域とが接している場合と比較すると耐圧は
同程度だか、局部的に電流が流れる場所がなくなり破壊
耐量があがる。又、ｎ ＋＋型領領域５Ｐ型半導体基板
１との境界のｐｎ接合部と酸化膜よりなる素子分離領域
２及び眉間膜７とが離れて形成されている為に逆方向電
流が流れた際に、キャリアはｎ＋型領領域４吸収され、
離れた領域にある酸化膜中には捕獲されることがなく、
アルミ電極から基板間へ流れることになる。
その為ウオークアウト現象は起きず、常に一定の逆方向
特性を示すことができ、保護素子としてこの実施例のダ
イオードを使用した場合に、異常電圧が印加された場合
においても一定の電圧値にクランプすることができる。
特性を示すことができ、保護素子としてこの実施例のダ
イオードを使用した場合に、異常電圧が印加された場合
においても一定の電圧値にクランプすることができる。
第４図は本発明の他の実施例の断面図である。
この実施例は第１図で示した構造のダイオード素子をＰ
ウェル領域９内に形成するというものである。これは第
１図で示した場合と同様に、逆方向電圧をアルミ電極８
に印加した場合降伏現象により逆方向電流は最も濃度勾
配の大きいｎ＋＋型領域５とＰウェル領域９の境界のｐ
ｎ接合部を流れ、酸化膜である素子分離領域２及び層間
膜７と前記ｐｎ接合部とは離れて形成されている為に逆
方向特性はシフトすることなく一定となる。又Ｐウェル
領域９内にｎ型領域４，５が形成されている為に、Ｐウ
ェル領域９の濃度値により異なる降伏電圧の逆方向特性
が得られるという利点がある。
ウェル領域９内に形成するというものである。これは第
１図で示した場合と同様に、逆方向電圧をアルミ電極８
に印加した場合降伏現象により逆方向電流は最も濃度勾
配の大きいｎ＋＋型領域５とＰウェル領域９の境界のｐ
ｎ接合部を流れ、酸化膜である素子分離領域２及び層間
膜７と前記ｐｎ接合部とは離れて形成されている為に逆
方向特性はシフトすることなく一定となる。又Ｐウェル
領域９内にｎ型領域４，５が形成されている為に、Ｐウ
ェル領域９の濃度値により異なる降伏電圧の逆方向特性
が得られるという利点がある。
以上説明したように本発明は、ダイオード素子の逆方向
電流の流れる最も濃度勾配の大きいｐｎ接合部をチャネ
ルストッパ領域から離れた領域に形成することにより破
壊耐圧を上げることができ、又前記ｐｎ接合部を素子分
離領域及び層間膜などの酸化膜から離れた領域に形成す
ることにより、逆方向電圧を印加していってもシフトし
ない一定の逆方向特性が得られるという効果がある。
電流の流れる最も濃度勾配の大きいｐｎ接合部をチャネ
ルストッパ領域から離れた領域に形成することにより破
壊耐圧を上げることができ、又前記ｐｎ接合部を素子分
離領域及び層間膜などの酸化膜から離れた領域に形成す
ることにより、逆方向電圧を印加していってもシフトし
ない一定の逆方向特性が得られるという効果がある。
第１図は本発明の第１の実施例の断面図、第２図は従来
例の断面図、第３図は従来例のダイオード逆方向特性図
、第４図は本発明の第２の実施例の断面図である。 １・・・・・・Ｐ型半導体基板、２・・・・・・素子分
離領域、３・・・・・・チャネルストッパ領域、４・・
・・・・ｎ”型領域、５・・・・・・ｎ＋＋型領域、６
・・・・・・Ｎウェル領域、７・・・・・・層間膜、８
・・・・・・アルミ電極、９・・・・・・Ｐウェル領域
。 代理人 弁理士 内 原 １ 田 拓３図
例の断面図、第３図は従来例のダイオード逆方向特性図
、第４図は本発明の第２の実施例の断面図である。 １・・・・・・Ｐ型半導体基板、２・・・・・・素子分
離領域、３・・・・・・チャネルストッパ領域、４・・
・・・・ｎ”型領域、５・・・・・・ｎ＋＋型領域、６
・・・・・・Ｎウェル領域、７・・・・・・層間膜、８
・・・・・・アルミ電極、９・・・・・・Ｐウェル領域
。 代理人 弁理士 内 原 １ 田 拓３図
Claims (1)
- 第１導電型の第１の領域である半導体基板表面に、第２
導電型の第２の領域を有し、更にその内側に前記第２導
電型の第２の領域より深く高濃度の第２導電型の第３の
領域を有し、前記第２導電型の第２の領域の縁端部から
離れた領域の半導体基板表面に絶縁膜よりなる素子分離
領域を有し、更に離れた領域で前記素子分離領域に接し
て下側に第１導電型の第４の領域を有する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30220590A JPH04174540A (ja) | 1990-11-07 | 1990-11-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30220590A JPH04174540A (ja) | 1990-11-07 | 1990-11-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04174540A true JPH04174540A (ja) | 1992-06-22 |
Family
ID=17906213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30220590A Pending JPH04174540A (ja) | 1990-11-07 | 1990-11-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04174540A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6263479A (ja) * | 1985-09-13 | 1987-03-20 | Nec Corp | 入力保護回路 |
| JPS6354771A (ja) * | 1986-08-25 | 1988-03-09 | Nec Corp | 半導体装置 |
| JPS63244763A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | 不揮発性半導体記憶装置 |
-
1990
- 1990-11-07 JP JP30220590A patent/JPH04174540A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6263479A (ja) * | 1985-09-13 | 1987-03-20 | Nec Corp | 入力保護回路 |
| JPS6354771A (ja) * | 1986-08-25 | 1988-03-09 | Nec Corp | 半導体装置 |
| JPS63244763A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | 不揮発性半導体記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11145466A (ja) | Ｍｏｓ型半導体素子 | |
| JP3632344B2 (ja) | 半導体装置 | |
| JPH07115189A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2000077682A (ja) | ショットキーダイオード | |
| JPH0766433A (ja) | 半導体整流素子 | |
| JP2015126149A (ja) | 低容量半導体装置およびその製造方法 | |
| US6225653B1 (en) | Semiconductor components and methods of manufacturing semiconductor components | |
| JPH07221326A (ja) | プレーナ型半導体素子 | |
| JPS5921170B2 (ja) | Ｍｏｓ型半導体装置 | |
| JPH08293618A (ja) | 高耐圧半導体素子 | |
| JP2012004466A (ja) | 半導体装置 | |
| JP2808871B2 (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| JP2008251757A (ja) | 半導体装置 | |
| JPH04174540A (ja) | 半導体装置 | |
| US20160104614A1 (en) | Semiconductor Device and a Method of Manufacturing Same | |
| JP2008235588A (ja) | ショットキーバリアダイオード | |
| JP4942367B2 (ja) | 半導体装置 | |
| JPH06163878A (ja) | 半導体装置 | |
| JP2002353455A (ja) | 電力用半導体素子 | |
| JPS59100570A (ja) | Ｍｏｓトランジスタ | |
| JPS59132673A (ja) | Ｍｏｓトランジスタ | |
| US8264056B2 (en) | Schottky diode | |
| JPH02249276A (ja) | 半導体装置 | |
| JPH0453169A (ja) | 半導体保護装置 | |
| JP2583032B2 (ja) | 受光素子 |