JPH04172563A - 論理回路検証装置のエラー検出制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、カスタムＬ　Ｓ　Ｉ　　（Ｌａｒｇｅ　　５
ｃａｌｅＴ　ｎｔｅｇｒａｔｉｏｎ　：大規模集積回路
）や、プリント基板などの論理回路設計に用いる論理回
路検証装置に係り、特に、波形の不整合を自動的に検証
し、オペレータのシミュレーション結果チエツク処理を
効率良く行なうのに好適な論理回路検証装置のエラー検
出制御方法に関するものである。

［従来の技術］ 従来、半導体集積回路の設計技術等において、その論理
回路の正しさを確認する論理検証が重要なものとなって
おり、特に、集積度の増大に伴い、論理シミュレーショ
ンを用い、コンピュータにより自動的に設計結果の正し
さを確認する論理検証方法が取り入れられている。

すなわち、設計対象である集積回路の設計言語による記
述と、シミュレーション実行制御データを入力として論
理シミュレートし、結果として動作を表すタイムチャー
トを出力する。そして、オペレータは、このタイムチャ
ートの内容を確認することにより、論理回路の不良解析
を行う。

このような、論理シミュレーションに関しては。

電子情報通信学会編「電子情報通信ハンドブック」（１
９８８年、オーム社発行）のＰＰ８５３〜８５４、およ
び、ＰＰ１６５７〜１６５８に記載されている。

さらに、シミュレーション結果と、設計者が期待してい
た値とが同じであるか否かを自動的にチエツクすること
を目的として、シミュレーション用テストパターンに、
例えば、ＡＳＩＣ（特定用途向けｃｒｃ）等の出荷検査
で用いるＬＳＩテスタ用テストパターンの考え方である
サイクリックな考えを用いて、そのサイクル毎の期待値
を入力しておき、その期待値と、シミュレーション結果
とを比較（コンベア）し、エラーを自動的に検出するも
のもある。

［発明が解決しようとする課題］ 従来の論理回路検証装置の比較機能（コンベア）では、
成るディレィ値で実行したシミュレーション結果と、設
計者が入力した期待値、または、シミュレーション結果
より抽出を行なった期待値とを用いて、そのサイクルで
のストローブポイント（Ｓ　ｔｒｏｂｅ　：データを取
り込むための信号）を設定することにより、そのストロ
ーブポイントでのシミュレーション結果の値を、期待値
と比較することにより行なっている。

また、そのストローブポイントでのシミュレーション結
果が安定しているかを見るために、テスタに対応するス
キュー幅を持たせて、安定していることを確認すること
も良く行なわれている。

しかし、このような従来のコンベアでは、一つのディレ
ィ値で実行したシミュレーション結果のみをターゲット
としている。そのため、例えば、論理回部−切シミュレ
ーションで良く行なわれている仮想配置、配線長のディ
レィを用いた最小ディレィ（Ｍｉｎ）、標準ディレィ（
ＴＹＰ）、最大ディレィ（Ｍａｘ）によるシミュレーシ
ョンや、実配置、配線長を用いた最小、標準、最大の各
ディレィによるシミュレーションに対して、それぞれ、
最小ディレィのシミュレーション結果と期待値とのコン
ベア、標準ディレィのシミュレーション結果と期待値と
のコンベア、最大ディレィのシミュレーション結果と期
待値とのコンベアの３回のコンベアを行なわなくてはな
らない。

このようなシミュレーションでは、手間が多くかかり、
さらに、それぞれのディレィ値でのシミュレーション結
果間の整合性は、各サイクルのストローブポイントでの
期待値に対する比較でしか見れず、波形の整合性のチエ
ツクはできない。そのため、各ディレィ値毎のシミュレ
ーション結果の波形が一致しない危険性を含んでいた。

このように、従来の論理回路検証装置の比較動作、すな
わち、エラー検出制御方法においては、各ディレィ値毎
のシミュレーション結果は、それぞれ一つのモードであ
り、それぞれのシミュレージョン結果と期待値とを単に
コンベアするものであり、各ディレィ値毎のシミュレー
ション結果の波形の整合性のチエツクを行なうことがで
きなかった。

また、シミュレーション結果に無視可能なエラーがある
場合には、以降のシミュレーションでのエラー検出を回
避するために、オペレータは、当該するエラーに対して
手作業でマスクをかけていおり、オペレータに負荷がか
かっていた。さらに、そのマスク処理は保持されておら
ず、例えば、上司等による第三者からの確認を得ること
ができなかった。

本発明の目的は、これら従来技術の課題を解決し、各デ
ィレィ値の差による波形の不整合エラーの発生を自動的
に検出し、かつ、無視可能なシミュレーション結果エラ
ーに対するマスク処理を自動的に行ない、さらに、無視
可能としたエラーに対する第三者による再評価を可能と
し、オペレータのエラー識別作業の負荷の軽減とシミュ
レーションの信頼性の向上を可能とする論理回路検証装
置のエラー検出制御方法を提供することである。

〔課題を解決するための手段〕

上記目的を達成するため、本発明の論理回路検証装置の
エラー検出制御方法は、（１）それぞれ異なるディレィ
値に基づくシミュレーション結果のそれぞれの波形の時
間的変化を比較し、この比較結果に基づき、それぞれ異
なるディレィ値に基づくそれぞれのシミュレーション結
果の波形の不整合エラーを検出することを特徴とする。

また、（２）上記（１）に記載の論理回路検証装置のエ
ラー検出制御方法において、任意に設定されたサイクル
毎に検出した値の不一致エラーおよび波形の不整合エラ
ーのシミュレーション結果に、このシミュレーション結
果に対するオペレータのエラー無視指示を識別するマス
ク指示識別情報を付与して画面に表示し、このマスク指
示識別情報によるオペレータのエラー無視指示の識別に
基づき、画面に表示した値の不一致エラーおよび波形の
不整合エラーに対応してマスクをかけ、以降繰返すシミ
ュレーションでは、マスクをかけた僅の不一致エラーお
よび波形の不整合エラーの検出を行なわないことを特徴
とする。

そして、（３）上記（２）に記載の論理回路検証装置の
エラー検出制御方法において、マスクをかけた値の不一
致エラーおよび波形の不整合エラーを保持し、任意のオ
ペレータからの出力指示に基づき、保持した値の不一致
エラーおよび波形の不整合エラーのシミュレーション結
果を出力することを特徴とする。

［作用］ 本発明においては、従来のストローブポイントにおける
各ディレィ値のシミュレーション結果と期待値とのエラ
ー検出に加えて、各サイクルにおける最小ディレィシミ
ュレーション結果と、標準ディレィシミュレーション結
果、および、最大ディレィシミュレーション結果などの
それぞれの波形の時間的変化を比較し、波形の不整合エ
ラーを自動的に検出する。

例えば、最小、標準、最大によりディレィ値を与える場
合、正常な波形は全て、最小、標準、最大の順で時間的
変化（イベント）が起きるはずであり、そのような正常
な波形になっているかを、最小、標準、最大ディレィの
三つのシミュレーション結果ファイルをトレースし比較
することにより判別する。

このことにより、オペレータの波形の不整合チエツク作
業に係るミスの防止と負荷の軽減が可能となる。

また、サイクリックな考え方を用いたテストパターンに
よるシミュレーションで検出された期待値との不一致エ
ラーおよび波形の不整合エラーを、各サイクル毎に画面
上に逐次出力する。

この時、この表示中のシミュレーション結果に対応する
オペレータのエラー無視指示入力を識別する識別情報を
付与して同じ画面上に表示する。

そして、オペレータのエラー無視の指定を、識別情報を
介して認識し、その無視可能なエラーにマスクをかける
。

以降、このサイクルにおけるシミュレーション結果をエ
ラーとして扱わないものとする。すなわち、以降の繰返
しシミュレーションにより得られるシミュレーション結
果（前回のシミュレーション結果での不具合を修正して
得られるものなど）に対して比較を行なう時には、マス
クの指定が有るシミュレーション結果にエラーが有って
も無視する。このことにより、オペレータのエラー識別
作業の負荷が軽減される。

また、マスクを付与したエラーに関するデータ（マスク
を付与した位置、理由など）を保持し、オペレータから
の出力指示に基づき、出力する。

このことにより、上司等の第三者による期待値マスクの
付与理由の正当性のチエツクが可能となり、シミュレー
ション結果の信頼性が向上する。

〔実施例］ 以下、本発明の実施例を、図面により詳細に説明する。

第１図は、本発明を施した論理回路検証装置の本発明に
係る構成の一実施例を示すブロック図である。

本実施例の論理回路検証装置は、論理回路のシミュレー
ションを実行するデータ処理部１、シミュレーション結
果などを表示出力する画像表示部２、オペレータが操作
し、ストローブポイントやスキュー幅などを入力するキ
ーボード３、画面表示部２上の操作指示画面に基づきオ
ペレータが入力操作するマウス４、そして、論理回路検
証装置の動作プログラム等を格納するメモリ５から構成
され、サイクル毎のシミュレーショ〉結果を出力する。

また、本発明に係るシミュレーション動作を行なうデー
タ処理部Ｉは、論理回路のシミュレーション動作全体を
制御する主制御部１０、シミュレーション結果の保持動
作を行なうシミュレーション結果保持制御部１１、キー
ボード３からの入力に基づくストローブポイントの設定
を行なうストローブポイント設定制御部１２．キーボー
ド３からの入力に基づきテスターなどのスキュー幅の設
定を行なうスキュー幅設定制御部１３、そして、本発明
に係るエラー検出を行なうエラー検出制御部１４から構
成される。

さらに、エラー検出制御部１４は、本発明に係り、最小
、標準、最大の三種類のディレィ値でのシミュレーショ
ン結果の波形の比較を行ない、波形の不整合エラーを検
出するディレィ波形比較制御部１５、従来のエラー検出
動作、すなわち、期待値と各ディレィ値のシミュレーシ
ョン結果のストローブポイントでの不整合エラー等を検
出する対期待値比較制御部１６、この対期待値比較制御
部１６とディレィ波形比較制御部１５とで検出した不整
合エラーをエラー情報やワーニング情報として保持する
エラー保持制御部】７、エラー保持制御部１７で保持し
たエラー情報やワーニング情報と、これらエラー情報や
ワーニング情報に対するオペレータからのエラー・ワー
ニング無視指示入力を識別するマスク指示識別情報を画
像表示部２に出力する比較結果出力制御部１８、画像表
示部２に表示したマスク指示識別情報に基づくオペレー
タからのエラー・ワーニング無視指示に基づき、当該す
る期待値にマスク（期待値マスク）を付与する期待値マ
スク制御部１９、期待値マスク制御部１９で付与した期
待値マスクの位置や理由などに関するデータの保持動作
を行なう期待値マスクデータ保持制御部２０、キーボー
ド３を介してのオペレータからの出力指示に基づき、期
待値マスクデータ保持制御部２０で保持したデータの画
像表示部２への出力制御を行なう期待値マスクデータ出
力制御部２１から構成されている。

このような構成により、本実施例の論理回路検証装置は
、各サイクルにおける期待値、最小ディレィシミュレー
ション結果、標準ディレィシミュレーション結果、およ
び、最大ディレィシミュレーション結果のそれぞれを比
較し、ストローブポイントでの値の不整合エラーや、波
形の不整合エラー等を検出する。以下、その動作を説明
する。

まず、主制御部１０で、メモリ５を介して入力した論理
回路のシミュレーションを、キーボード３からストロー
ブポイント設定制御部１２とスキュー幅設定制御部１３
を介し設定された条件下で行なう、そして、その結果を
全てシミュレーション結果保持制御部１１で保持する。

次に、エラー検出制御部１４で以下の動作を行なう。

ディレィ波形比較制御部１５により、シミュレーション
結果保持制御部１１で保持したシミュレーション結果に
基づき、各サイクルにおける最小ディレィシミュレーシ
ョン結果、標準ディレィシミュレーション結果、および
、最大ディレィシミュレーション結果のそれぞれの波形
を比較する。

ここで、例えば、最小、標準、最大によりディレィを与
える場合、正常な波形は全て、最小、標準、最大の順で
時間的変化（イベント）が起きるはずであり、そのよう
な正常な波形になっているかを、最小、標準、最大ディ
レィの三つのシミュレーション結果ファイルをトレース
して比較することにより判別する。

この比較の結果、不整合エラーとして検出したシミュレ
ーション結果を、エラー保持制御部１５により、エラー
情報やワーニング情報としてまとめて保持する。

同様に、対期待値比較制御部１６により、シミュレーシ
ョン結果保持制御部１１で保持したシミュレーション結
果に基づき、各サイクルのストローブポイントにおける
期待値、最小ディレィシミュレーション結果、標準ディ
レィシミュレーション結果、および、最大ディレィシミ
ュレーション結果のそれぞれの比較等のチエツクを行な
う。

これらのチエツクの結果、値の不整合エラーなどとして
検出したシミュレーション結果を、エラー保持制御部１
５により、エラー情報やワーニング情報としてまとめて
保持する。

ここで、これらのシミュレーション結果により検出され
るエラーには、例えば、後述の第４図で示される次の五
つのエラーケースに分類される。

（ａ）エラーケース（１）ニストロープポイントが不安
定な位置に有る。

（ｂ）エラーケース（２）ニストロープポイントとスト
ローブポイントの間にパルスが存在する場合。

（Ｃ）エラーケース（３）：不規則なパルスが存在する
場合。

（ｄ）エラーケース（４）、パルスの立上りが、−サイ
クル以上遅れている場合。

（ｅ）エラーケース（５）：期待値とシミュレーション
結果が不一致の場合。

さて、ディレィ波形比較制御部１５と対期待値比較制御
部１６による全てのサイクルにおける比較処理、および
、エラー保持制御部１５による保持処理が終了すれば、
比較結果出力制御部１８により、結果保持制御部１５で
保持したエラー情報やワーニング情報と、これらエラー
情報やワーニング情報に対するオペレータからのエラー
・ワーニング無視指示入力を識別するマスク指示識別情
報とを、画面表示部２に表示出力する。

オペレータは、画面表示部２に表示されたこれらのエラ
ー情報やワーニング情報（期待値、最小ディレィシミュ
レーション結果、標準ディレィシミュレーション結果、
および、最大ディレィシミュレーション結果の各波形の
表示）に基づき、最ＪＪ）ディレィシミュレーションと
最大ディレイシミュレ→１ン間の波形の整合性をチエツ
クし、図面やテストパターン、あるいは、ストローブポ
イントの位置の修正を行なう。

ここで、オペレータが、表示されたエラーを無視できる
ものとして判断した場合は、オペレータは、マウス４な
どを用いて、画面表示部２のマスク指示識別情報を介し
てその旨を入力する。

このオペレータの入力に基づき、期待値マスク制御部１
９により、このエラーに対して期待値マスクを付与する
。このことにより、このサイクルの期待値に対する以降
のシミュレーションでの比較処理を禁止する。

尚、期待値マスクの実行方法は、−殻内なマスクビット
を用いた選択処理で可能であり、その説明は省略する。

このようにして、以降、このサイクルにおけるシミュレ
ーション結果を、エラーとして扱わないものとする（期
待値マスクを設定する）。

すなわち、これ以降の繰返しシミュレーションにより得
られるシミュレーション結果（前回のシミュレーション
結果での不具合を修正して得られるものなど）に対して
、ディレィ波形比較制御部１５による比較を行なう際に
、期待値マスクの指定が有るサイクルおよび信号の場所
にエラーや、ワーニングが有っても無視する。

このことにより、オペレータのエラー識別作業量が減少
し、負荷が軽減される。

さらに、期待値マスクデータ保持制御部２０で、期待値
マスクを何処に、何故指定したのかなどを示す期待値マ
スクデータを保持する。そして、キーボード３からの指
示に基づき、期待値マスクデータ出力制御部２１により
、期待値マスクデータ保持制御部２０で保持した期待値
マスクデータを、画像表示部２に表示する。

このことにより、上司等の第三者による期待値マスクの
正当性のチエツクが可能となる。

以上のように、本実施例の論理回路検証装置によれば、
各ディレィ（最小、標準、最大）シミュレーション間で
の波形の時間的変化のチエツクに基づき、波形の不整合
エラーの発生を自動的に検出する。さらに、エラーチエ
ツクをする上において無視可能なエラーやワーニング情
報等に対するシミュレーション毎のチエツクを不要とす
る。さらに、エラーやワーニング情報を無視可能とした
理由やその位置を表示し、第三者のチエツクを可能とす
る。このことにより、論理シミュレーションの実行時に
おけるオペレータのエラー識別作業の負荷軽減と、シミ
ュレーション結果の信頼性が向上する。

次に、データ処理部１の処理動作を、フローチャートを
用いて説明する。

第２図は、第１図における論理回路検証装置の本発明に
係る処理動作の一実施例を示すフローチャートである。

最小、標準、最大の各ディレィ値のシミュレーション結
果ファイルが成るか否かをチエツクする（ステップ２０
１）。無ければ、第１図の主制御部１０でシミュレーシ
ョンを行ない、シミュレーション結果保持制御部１１に
より、新規のシミュレーション結果ファイルを作成する
（ステップ２０２）。

このようにして作成したシミュレーション結果ファイル
から、波形のチエツクを行なうため、データを取り込む
（ステップ２０３）。そして、第１図のディレィ波形比
較制御部１５により、最小ディレィシミュレーション、
標準ディレィシミュレーション、最大ディレィシミュレ
ーションの順に波形がでているかをチエツクする（ステ
ップ２０４）。

ここで、最小、標準、最大によりディレィを与える場合
、正常な波形は全て、最小、標準、最大の順で時間的変
化（イベント）が起きるはずであり、そのような正常な
波形になっているかを、最小、標準、最大ディレィの三
つのシミュレーション結果ファイルをトレースすること
により判５３ｔＪ　している。

もし、波形の不整合に関するエラーが有れば、上述のエ
ラーケース（４）にあてはまるか（ステップ２０５）、
エラーケース（３）にあてはまるか（ステップ２０６）
をチエツクする。

さらに、第１図の対期待値比較制御部１６により、各サ
イクルのストローブポイントにおける期待値、最小ディ
レィシミュレーション結果、標準ディレィシミュレーシ
ョン結果、および、最大ディレィシミュレーション結果
のそれぞれの値の整合性や、ショートパルスエラー等の
チエツクを行なう（ステップ２０７）。

エラーが有れば、エラーケース（２）にあてはまるか（
ステップ２０８）、または、エラーケース（１）にあて
はまるか（ステップ２０９）、さらに、エラーケース（
５）にあてはまるか（ステップ２１０）、それぞれチエ
ツクする。

エラーケース（１）〜（５）のいずれかにあてはまった
ものに関しては、第１図のエラー保持制御部１７により
、そのデータをエラー情報としてまとめ、保持する（ス
テップ２１１）。また、どのエラーケースにもあてはま
らない場合は、全てのデータのチエツクが終了したかを
確認する（ステップ２１２）。

次のデータが有ればステップ２０３に戻り、無ければ、
第１図の比較結果出力制御部１８により、ステップ２１
１でまとめたエラー情報やワーニング情報、および、こ
れらエラー情報やワーニング情報に対するオペレータか
らのエラー・ワーニグ無視指示入力を識別するマスク指
示識別情報を、第１図の画像表示部２に表示する（ステ
ップ２１３）。

第１図の画像表示部２に表示したエラー情報やワーニン
グ情報に対して、オペレータが、問題の有るエラーとし
て、第１図のキーボード３を介して指定すれば（ステッ
プ２１４）、さらに、オペレータからの強制終了するか
否かの指定を待ち（ステップ２１５）、強制終了であれ
ば終了する。また、強制終了でなければ、次のエラー情
報、ワーニング情報が有るか否かをチエツクしくステッ
プ２１８）、無ければ処理を終了し、有れば、ステップ
２１３に戻り、次のエラー情報、ワーニング情報を表示
する。

一方、ステップ２１４で、問題が無ければ、おオペレー
タのマスク指示識別情報の指示に基づき。

第１図の期待値マスク制御部１９により、表示中のエラ
ー情報に対して期待値マスクをかける（ステップ２１６
）。そして、第１図の期待値マスクデータ保持制御ｇｌ
ｌＩ２０により、期待値マスクを実行した位置やその理
由を保持する（ステップ２１７）。

このようにして、本実施例の論理検証装置では、各ディ
レィ（最小、標準、最大）シミュし−ジョン間での波形
チエツクを自動的に行ない、従来のコンベアでは達成で
きなかった最小ディレィ、最大ディレィの差による波形
の不整合が発生していないか自動的にチエツクし、チエ
ツク者（オペレータ）の目による煩雑な作業を不要とす
る。

また、波形チエツクをする上において、無視しても良い
エラーやワーニング等が数多く出力される場合に、−度
、そのエラーやワーニングを無視すると指定すると、修
正をした後の次のシミュレーション結果とのコンベアで
は、そのエラーや、ワーニングが発生していても無視す
る。このことにより、以降のエラーやワーニングのチエ
ツクが不要となり、エラーの識別作業が容易になる。

そして、無視するよう指定したエラーやワーニング情報
を保持し、何時でも抽出できるようにすることにより、
指定ミスなどのチエツクを、第三者が行なうことが可能
となり、シミュレーション結果の信頼性が向上する。

次に、第１図の論理回路検証装置を用いて行なうシミュ
レーション制御の具体的な操作、および、動作に関して
説明する。

第３図は、第１図における論理回路検証装置の画像表示
部に表示されるエラー情報の具体的な一実施例を示す説
明図である。

第１図の画像表示部２におけるエラー情報画面３１は、
エラーとして検出されたサイクルにおけるそれぞれのデ
ィレィ値（最小／Ｍ　Ｉ　Ｎ、標準／ＴＹＰ、最大／Ｍ
ＡＸ）での信号のシミュレーション結果を波形で示す波
形表示部３２と、エラー内容とオペレータの入力操作や
注意を促すガイダンス部３３から構成されている。

オペレータは、このエラー情報画面３１に基づき、図面
やテストパターンの修正、ストローブポイントの位置修
正、あるいは、このエラーを無視するよう指定するかを
選択し、第１図のキーボード３やマウス４を用いて、選
択した指示を入力することができる。

ここで、エラー情報画面３１として表示されるシミュレ
ーション結果は、エラーや、ワーニング対象のものだけ
であり、オペレータのエラー識別作業は軽減される。

また、特に、ガイダンス部３３には、このエラーを無視
する識別子が付与されている。オペレータが、この識別
子を介して、エラーを無視するよう指定すれば、第１図
の期待値マスク制御部１９で、当該する期待値に自動的
にマスク処理を行なう。そして、次のシミュレーション
実行時には、第１図のディレィ波形比較制御部１５によ
るこのエラーに対する比較処理は実行されず、エラー情
報画面３１として表示されなくなる。このことにより、
シミュレーション効率が良くなる。

第４図は、第１図における論理回路検証装置で検出する
エラーの具体例を示す説明図である。

第４図（ａ）は、エラーケース（１）であり、ストロー
ブポイントが不安定な位置に有ることを示している。

第４図（ｂ）は、エラーケース（２）であり、ストロー
ブポイントとストローブポイントの間にパルスが存在す
る場合（ショートパルス）を示している。

第４図（Ｃ）は、エラーケース（３）であり、不規則な
パルスが存在する場合を示している。

第４図（ｄ）は、エラーケース（４）であり、パルスの
立上りが、−サイクル以上遅れている場合を示している
。

このようなエラーを発生したシミュレーション結果は、
例えば、第３図で示したエラー情報画面３１のようにし
て、第１図の画像表示部２に表示される。

尚、エラーには、第１図で説明したように、エラーケー
ス（５）として、期待値とシミュレーション結果が不一
致の場合のものもある。

以上、第１図〜第４図を用いて説明したように、本実施
例の論理回路検証装置によれば、各サイクルにおいて、
最小、標準、最大の各ディレィ値でのシミュレーション
結果の波形の不整合エラーが発生しているか否かを自動
的にチエツクする。そして、この波形の不整合エラーを
含み、エラー発生したシミュレーション結果を表示する
。このことにより、オペレータの目による煩雑な波形の
不整合エラーチエツク作業を不要とし、人為的なチエツ
クミスが無くなる。

また、表示されたそれぞれのシミュレーション結果に関
するエラー情報や、ワーニング情報の内、問題とならな
いエラーに関しては、画面に表示した識別子を介して認
識し、自動的に期待値マスクをかる。そして、次の修正
後のシミュレーション時には、エラーや、ワーニングと
して表示しなくなる。このことにより、問題とならない
エラーに対する手作業によるマスク処理が不要となり、
かつ、修正シミュレーション毎に、同じエラーや、ワー
ニングをチエツクする手間が無くなり、オペレータのエ
ラー識別作業が容易になる。

さらに、無視した（期待値マスクをかけた）エラーや、
ワーニングの位置や、理由などを示すデータを保持し、
随時に提供する。このことにより、第三者による期待値
マスクの正当性の再確認ができ、勘違い等による人為的
なミスを減少させることができる。

尚、本実施例においては、検出したエラーを、波形を含
むエラー情報を画面に表示出力したが、波形を用いず、
文字等によりエラー内容を示し、かつ、紙に印字出力す
る方法でも良い。

また、最小、標準、最大の三つのディレィ値でのシミュ
レーション例を示したが、この組み合わせに限るもので
はない。

［発明の効果］ 本発明によれば、各ディレィ値（最小、標準、最大）の
シミュレーション結果間での波形の不整合エラーの発生
を自動的にチエツクし、かつ、波形チエツクをする上に
おいて無視可能なエラーやワーニング等に対するマスク
処理を自動的に行ない、さらに、無視可能としたエラー
やワーニング情報１保持し出力してエラー無視指定ミス
などの第三者によるチエツクを可能とし、オペレータの
エラー識別作業の負荷の軽減、および、シミュレーショ
ンの信頼性の向上を可能とする。

【図面の簡単な説明】

図面は本発明の実施例を示し、第１図は本発明を施した
論理回路検証装置の本発明に係る構成の一実施例を示す
ブロック図、第２図は第１図における論理回路検証装置
の本発明に係る処理動作の一実施例を示すフローチャー
ト、第３図は第１図における論理回路検証装置の画像表
示部に表示されるエラー情報の具体的な一実施例を示す
説明図、第４図は第１図における論理回路検証装置で検
出するエラーの具体例を示す説明図である。 ｌ；データ処理部、２：画像表示部、３：キーボード、
４：マウス、５：メモリ、１０・主制御部、１１：シミ
ュレーション結果保持制御部、１２ニストロ一プポイン
ト設定制御部、１３ニスキユ一幅設定制御部、１４：エ
ラー検出制御部、１５：ディレイ波形比較制御部、１６
：対期待値比較制御部、１７：エラー保持制御部、１８
：比較結果出力制御部、１９二期待値マスク制御部、２
０：期待値マスクデータ保持制御部、２１：期待値マス
クデータ出力制御部、３１：エラー情報画面。 ３２：波形表示部、３３：ガイダンス部。 第　　２　　図（その２） 第　　４　　図（その１） （ａ）　　エラーケース（１） ＴＢ ストローブポイントが、不安定な位置にある第　　４　
　図（その３） （ｃ）　　エラーケース（３） 不ＭＵなパルスが存在ｔｗ

Claims (3)

【特許請求の範囲】
1. （１）シミュレーション用テストパターンを用いて、論
   理シミュレータにより論理回路のシミュレーションを行
   ない、該シミュレーション結果を出力する論理回路検証
   装置であり、かつ、任意に定めたそれぞれ異なるディレ
   ィ値に基づく複数のシミュレーション結果と、予め入力
   した期待値とを比較し、該比較結果に基づき、上記期待
   値と上記それぞれ異なるディレィ値に基づくシミュレー
   ション結果のそれぞれの値との不一致エラーを検出する
   論理回路検証装置のエラー検出制御方法において、上記
   それぞれ異なるディレィ値に基づくシミュレーション結
   果のそれぞれの波形の時間的変化を比較し、該比較結果
   に基づき、上記それぞれ異なるディレィ値に基づくそれ
   ぞれのシミュレーション結果の波形の不整合エラーを検
   出することを特徴とする論理回路検証装置のエラー検出
   制御方法。
2. （２）請求項１に記載の論理回路検証装置のエラー検出
   制御方法において、任意に設定されたサイクル毎に検出
   した上記値の不一致エラーおよび波形の不整合エラーの
   シミュレーション結果に、該シミュレーション結果に対
   するオペレータのエラー無視指示を識別するマスク指示
   識別情報を付与して画面に表示し、該マスク指示識別情
   報による上記オペレータのエラー無視指示の識別に基づ
   き、上記画面に表示した値の不一致エラーおよび波形の
   不整合エラーに対応してマスクをかけ、以降繰返すシミ
   ュレーションでは、該マスクをかけた値の不一致エラー
   および波形の不整合エラーの検出を行なわないことを特
   徴とする論理回路検証装置のエラー検出制御方法。
3. （３）請求項２に記載の論理回路検証装置のエラー検出
   制御方法において、上記マスクをかけた値の不一致エラ
   ーおよび波形の不整合エラーを保持し、任意のオペレー
   タからの出力指示に基づき、該保持した値の不一致エラ
   ーおよび波形の不整合エラーのシミュレーション結果を
   出力することを特徴とする論理回路検証装置のエラー検
   出制御方法。