JPH04170664A - マイクロプロセッサ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、バス幅が異なるメモリ間の又は入出力装置（
以下Ｉ１０という）とメモリとのデータ転送を、ＭＰＵ
を介することなく、ダイレクトメモリアクセスコントロ
ーラ（Ｄｉｒｅｃｔ　Ｍｅｍｏｒｙ　ＡｃｃｅｓｓＣｏ
ｎ　ｔｒｏ　１）ｅｒ　；以下ＤＭＡＣという）により
直接転送（ダイレクトメモリアクセス転送；以下ＤＭＡ
転送という）する機能を備えたマイクロプロセッサ装置
に関するものである。

〔従来の技術〕

第６図は、バス幅が異なる周辺回路でのＤＭＡ転送の一
例として、８ビツト出力のＩｌｏからメモリへのＤＭＡ
転送を行う場合の従来のマイクロプロセッサ装置の構成
を示すブロック図である。図において、１は３２ビツト
データを記憶できるメモリであり、該メモリ１はマイク
ロプロセッサユニット（以下ＭＰＵという）２．８ビツ
ト出力端子を有するｌ１０３及びＭＰＵ　２に内蔵され
たＤＭＡＣ４とバス幅３２ビツトのメインバス５を介し
て接続されている。

第７図は、第６図に示す従来のマイクロプロセソサ装置
におけるデータの流れを模式的に示す図である。図にお
いて、６ａはＤＭＡＣ４に内蔵され、ｌ１０３から１サ
イクル当り８ビツトずつ送られてくるデータを保持する
レジスタであり、８ビツトのレジスタを４個用いて構成
される。

次に動作について説明する。

第８図は、第６図に示す従来のマイクロプロセッサ装置
におけるデータの流れの詳細を、横軸を時間にとって示
した図である。図において、データＡは３２ビツトの転
送データであり、データＡ１、データＡ２、データＡ３
、データＡ４は、それぞれデータＡを構成する８ビツト
データである。

従来技術を用いて、８ビツトのバス幅の１）０３からメ
モリ１へのＤＭＡ転送を行うには、まず、３２ビツト幅
のメインバス５内の８ビツトを用いて、１サイクル当り
８ピントずつ、ｌ１０３からＤＭＡＣ４内のレジスタ６
ａに転送する。この転送を４回行うことにより、３２ビ
ツトのデータをＤＭＡＣｄ内のレジスタ６ａに転送した
後、引続きメインバス５を介してメモリ１へ転送する。

そのために、８ビツト出力のｌ１０３からメモリ１への
ＤＭＡ転送の間、メインハス５を計５サイクル占有しな
ければならず、その間、ＭＰＵ　２はメインバス５を用
いる処理が禁止されていた。

〔発明が解決しようとする課題〕

従来は、メモリとそれぞれの周辺回路との間のＤＭＡ転
送が、メインバスを介して行われていたために、例えば
８ビツトのデータ出力端子を持つＩｌｏから、３２ビツ
トデータを記憶できるメモリへのＤＭＡ転送を行う場合
、ＩｌｏからＤＭＡＣ内のレジスタに転送するための４
サイクルと、ＤＭＡＣ内のレジスタからメモリへ転送す
るための１サイクルの合計５サイクルが必要であり、そ
の間、メインバスが占有されていたために、メインバス
を用いた他の処理を実行することができず、システム全
体の処理速度の向上を図る上で障害となっていた。

この発明は、上記のような問題点を解消するためになさ
れたものであり、メインバスを介してメモリと接続され
ているＤＭＡＣの他にローカルダイレクトメモリアクセ
スコントローラ（以下ローカルＤＭＡＣという）を用意
し、Ｉｌｏ等の周辺回路からローカルＤＭＡＣへのデー
タ転送を行うためのバスをメインバスと分離することに
より、例えば、８ビツトのデータ出力端子を持つＩｌｏ
から、３２ビツトデータを記憶できるメモリへのＤＭＡ
転送を行う場合、メインバスの占有サイクルを従来の半
分以下に減らすことができ、ＤＭＡ転送と、メインバス
を用いた他の処理とを並列に処理することを可能にし、
システム全体の処理速度の向上を図ることができるマイ
クロプロセッサ装置を提供することを目的とする。

〔課題を解決するための手段〕

本発明に係るマイクロプロセッサ装置は、第１のバス幅
を有する第１のバスで接続されたマイクロプロセッサ、
第１のダイレクトメモリアクセスコントローラ及びｍｌ
の周辺回路と、第１のバス幅と異なる第２のバス幅を有
する′Ｍ２のバスで接続された第２のダイレクトメモリ
アクセスコントローラ及び第２の周辺回路とを設け、第
１のダイレクトメモリアクセスコントローラと第２のダ
イレフトメそりアクセスコントローラとを第１のハス幅
を有する第３のハスで接続し、第１の周辺回路と第２の
周辺回路との間のデータ転送を第３のバス及び２つのダ
イレクトメモリアクセスコントローラを介して行うよう
にしたものである。

〔作用〕

本発明により、バス幅が異なる第２の周辺回路から第１
の周辺回路間へのデータ転送をＤＭＡ転送で行う場合、
第２のバスを介して、第２の周辺回路から第２のダイレ
クトメモリアクセスコントローラにデータを転送し、デ
ータ転送が完了すると、あとは第３のバスを介して第１
のダイレクトメモリアクセスコントローラに転送し、さ
らにそこから第１の周辺回路へ第１のバスを介してデー
タをＤＭＡ転送するだけで、第１の周辺回路と第２の周
辺回路との闇のＤＩＩＡ転送を行うことができ、ＤＩ′
ｌ＾転送による第１のバスの占有サイクルを第１のダイ
レクトメモリアクセスコントローラから第１の周辺回路
にデータ転送する際の１サイクルだけに減少させること
ができる。

〔実施例〕

以下、本発明をその実施例を示す図面に基づき詳述する
。

第１図は、ＤＭＡＣ内蔵のＭＰＵ、メモリ及びＩｌｏ。

ローカルＤＭＡＣがそれぞれ別ボードである本発明に係
るマイクロプロセッサ装置の一実施例の構成を示す模式
的斜視図である。図において、１は第１の周辺回路であ
る３２ビツトデータを記憶できるメモリであり、該メモ
リ１は第１のバスである３２ビツト幅のメインバス５を
介してＭＰＵ　２に接続されている。ＭＰＵ　２は本発
明装置の全体制御を行うものであり、第１のＤＰＩＡＣ
であるＤｌ’ｌＡＣ４を内蔵している。ＤＭＡＣ４はメ
インバス５を介してメモリ１に接続されている（第２図
）。これらのＭＰＵ　２、メモＩＪ　１はメインボード
７上に実装されている。またＤＭＡＣ４は第３のバスで
ある３２ビツト幅のシステムバスｌｌａを介してサブボ
ード８上にある第２のＤＭＡＣであるローカルＤＭＡＣ
９と接続されている。ローカルＤＭＡＣ９はサブボード
８上のＤＭＡ転送を制御する。

サブボード８上にはローカルＤＭＡＣ９と第２のバスで
ある８ビ、ト幅のローカルハス１０で接続された第２の
周辺回路であるＴ１０３が実装されている。

第２図は、第１図に示すマイクロプロセッサ装置の詳細
を示すブロック図である。図において、６ｂはローカル
ＤＭＡＣ９に内蔵され、ｌ１０３からローカルハス１０
を介して１サイクル当り８ビツトずつ送られてくるデー
タを保持するレジスタである。

またローカルバス１０はシステムハスｌｌａを介してメ
インバス５と接続されており、ローカルハス１０とシス
テムバスＩｌａとの間及びシステムハスＩｌａとメイン
バス５との間にはそれらの接続を制御するバススイッチ
１２．１２が介装されている。

次にＴ１０３からメモリ１へのＤＭＡ転送動作について
説明する。

第３図は、第１図に示す実施例におけるデータの流れを
、横軸を時間にとり詳細に示した図である。

ＭＰＵ　２がＤＭＡＣ４に対し、ｌ１０３から入力され
る３２ビツトデータＡをメモリ１にＤＭＡ転送すること
を指示すると、まず、ｌ１０３からローカルＤＭＡＣ９
内のレジスタ６ｂへの転送が行われる。この転送は、バ
ス幅８ビツトのローカルバスｌＯを介して、■サイクル
当り８ビツトずつ、合計４回行われる。

つまり８ビツトのデータＡ１〜Ａ４を１サイクルずつ転
送する。この転送が終了すると、次に、システムバスｌ
ｌａを介して、ローカルＤＭＡＣ９内のレジスタ６ｂに
保持された３２ビツトのデータＡがＤＭＡＣ４に転送さ
れる。その後、ＤＭＡＣ４はＭＰＵ　２に対して割り込
み要求を行った後、メインバス５を介して、メモリ１に
データＡを転送する。

以上の処理を行うことにより、８ビツトのデータ出力端
子を持つｌ１０３の３２ビツト長のデータが、メモリ１
に聞＾転送される。

この例に示されたように、メインバス５の占有サイクル
が、従来は５サイクルであったものが、この発明によれ
ばＤＭＡＣｄ内の３２ビツト長のレジスタから３２ビツ
トデータを記憶できるメモリ１へ転送するために使用さ
れる１サイクルだけになり、システム全体の処理速度が
向上する。

次に本発明の他の実施例について説明する。

第４図は、本発明の他の実施例のマイクロプロセッサ装
置の構成を示すブロック図である。

この例は、ＭＰＵ　２内のＤＭＡＣ４、メモリ１、ｌ１
０３及びローカルＤＭＡ０９が、制御信号の人出力を専
用の外部端子を用いて行う場合を示している。即ちＭＰ
Ｕ　２がＤＭＡＣ４ニ対し、ｌ１０３から出力されるデ
ータをメモリ１に直接転送することを指示すると、ＤＭ
ＡＣ４はローカルＤＭＡＣ９に対しＣＳ信号を出力する
。それを受けてローカルＤＭＡＣ９はｌ１０３に対し、
ＣＳＡ信号を出力する。Ｔ１０３がローカルＤＭＡＣ９
に対して出力準備が完了したことを知らせるＲＤＹ信号
を出力すると、ローカルＤＭＡＣ９はＴ１０３に対して
ＲＤ傷信号出力する。ＲＤ傷信号受信すると、ｌ１０３
は３２ビツトのデータを、１サイクル当り８ビツトずつ
、ローカルバス１０を介してローカル叶＾０９に転送す
る。転送が終了すると、ローカルＤＭＡＣ９はＤＭＡＣ
４に対してＥＮＤ信号を出力すると共に、システムバス
ｌｌａに対して３２ビツトのデータを出力する。ＤＭＡ
Ｃ４はＥＮＤ信号が入力されると、システムバスｌｌａ
からデータを入力する。

その後、ＤＭＡＣ４はＭＰＵ　２に対して割り込み要求
を行った後、メモリ１に対しＷＲ倍信号出力し、メイン
バス５を介して、データを転送する。

以上の動作を行うことにより、８ビツトのデータ出力端
子を持つｌ１０３の３２ビツト長のデータがメモリ１に
ＤＭＡ転送される。

第５図は周辺回路を２つ以上含むさらに他の実施例のマ
イクロプロセッサ装置の構成を示すブロック図である。

図において、３ａは８ビツト出力端子を持つｌ１０Ａ、
３ｂは８ビツトの出力端子を持つｌ１０Ｂであり、これ
らはローカルバス１０によりローカルＤＭＡＣ９と接続
されている。また、ＤＭＡＣ４とローカルＤＭＡＣ９と
は３２ビツト幅のシステムハスｌｌａを介して直接接続
され、システムバスｌｌａとメインバス５及びローカル
バス１０とはバススイッチ１２．１２を介して接続され
ている。バススイッチ１２．１２はシステムバスｌｌａ
と、メインバス５又はローカルバス１０との接続及び非
接続を制御する。

次にＤＭＡ転送動作について説明する。ＭＰＵ　２がＤ
ＭＡＣ４に対し、ｌ１０Ａ３ａのデータをメモリ１にＤ
ＭＡ転送することを指示すると、ＤＭＡＣ４はローカル
ＤＭＡＣ９に対しＣＳ信号を出力する、と同時にＳＥＬ
信号によりローカルＤＭＡＣ９に対しｌ１０Ａ３ａを選
択することを指示する。それを受けて、ローカルＤＭＡ
Ｃ９がＣ５Ａ信号を出力すると、ＣＳＡ信号を受信した
ｌ１０Ａ３ａは出力準備が完了したことを伝えるために
、ローカルＤＭＡＣ９に対し、Ｉ’１ＤＹＡ信号を出力
する。ローカルＤＭＡＣ９はＲＤＹＡ信号を受信すると
、ｌ１０Ａ３ａに対しＲＤ倍信号出力し、ローカルハス
１０を介して、ｌ１０Ａ３ａのテ゛−夕を１サイクル当
り８ビツトずつ計３２ビットのデータをローカルＤＭＡ
Ｃ９内のレジスタ６ｂに転送する。転送が完了すると、
ＤＭＡＣ４にＥＮＤ信号を出力すると共に、システムハ
スｌｌａに対して３２ビツトのデータを出力する。ＤＭ
ＡＣ４はＥＮＤ信号が入力されると、ＭＰＵ　２に対し
て割り込み要求を行った後、Ｓ−信号を出力することに
よりバススイッチ１２．１２をＯＮＬ、メインバス５を
介して、システムバスｌｌａ上のデータを入力する。

引続き、メモリ１に対し−Ｒ倍信号出力し、メインバス
５を介して、メモリ１にデータを転送する。

以上の動作を行うことにより、８ビツトのデータ出力端
子を持つｌ１０Ａ３ａの３２ビツト長のデータがメモリ
１にＤＭＡ転送される。

なお、ｌ１０Ｂ３ｂを選択する場合、あるいは３つ以上
のＩｌｏあるいはメモリを含むシステムに対してＤＭＡ
転送を行う場合も、同様の動作を行うことによりＤＭＡ
転送が可能になる。

以上３つの実施例によると、メインバス５の占有サイク
ルがＤＭＡＣ４からメモリ１へのデータ転送に要する１
サイクルとなる。

また、以上３つの実施例の如くメインボード７とサブボ
ード８との２枚のボードにより構成し、メインバス５と
システムバスｌｌａとをバススイッチ１２により分離し
たことにより、例えば、メインバス５よりシステムバス
ｌｌａの方がバス配線の容量負荷が重い場合、システム
バスｌｌａとメインバス５とのバスサイクルを異なるも
のとすることができ、システム全体として処理速度がよ
り一層向上する。

なお、上記の３つの実施例はメインバスとシステムバス
を分離したものであるが、システムバスとメインバスと
を同一のバスにより構成したシステムに対しこの発明を
実施しても、システム全体の処理速度の向上が図れる。

また、以上の３つの実施例はメインボードとサブボード
との２枚のボードにより構成されたシステムに関するも
のであるが、本発明はこれに制限されることはなく、ワ
ンボードマイコンあるいはワンチップマイコンであって
も実現されうろことは言うまでもない。

さらに、上記の３つの実施例はローカルＤＭＡＣとメモ
リ間の転送の際に、１度ＤＭＡＣ内のレジスタを介して
いるが、これに制限されるものではなく、ローカルＤＭ
ＡＣからシステムバスとメインバスを介して、メモリに
直接データを転送してもよい。

さらにまた、以上３つの実施例では第１の周辺回路とし
てメモリを、また第２の周辺回路としてＩｌｏを用いた
例を説明したが、本発明はこれに限るものではなく、第
１及び第２の周辺回路としてはマツプ化されたＡ／Ｄコ
ンバータ、シリアル１）０等アドレスを割当てられた全
ての周辺回路に適用できることは言うまでもない。

また、以上３つの実施例ではＤＭＡＣをＭＰＵに内蔵し
ているが、本発明はこれに限るものではなく、ＤＭＡＣ
をＭＰＵと別個に設けてもよいことは言うまでもない。

〔発明の効果〕

以上説明したとおり本発明においては、ハス幅の異なる
メモリと周辺回路間とでＤＭＡ転送を行う場合、第２の
周辺回路から第２のＤＭＡＣ内のレジスタに、データを
転送するときには第２のハスを使用するため、第１のバ
スを用いるのは第１のＤＭＡＣと第１の周辺回路との間
のデータ転送だけであり、それを占有するのが１サイク
ルに減少し、第２のバスを使用している間、ＭＰＵは第
１のバスを用いて別の処理を並列に行うことができ、装
置全体としての処理速度を向上させることができる等価
れた効果を奏する。

【図面の簡単な説明】

第１図は、本発明のマイクロプロセッサ装置の構成を示
す模式的斜視図、第２図は、第１図に示すマイクロプロ
セッサ装置の詳細を示すブロック図、第３図は、第１図
に示す実施例のデータの流れを詳細に示す図、第４図は
、他の実施例のマイクロプロセ・ノサ装置の詳細構成を
示すブロック図、第５図は、周辺回路を２つ以上含むさ
らに他の実施例のマイクロプロセッサ装置の詳細構成を
示すブロック図、第６図は、従来のマイクロプロセッサ
装置の構成を示すブロック図、第７図は、第６図に示さ
れた従来例のデータの流れを示す図、第８図は、第６図
に示された従来例のデータの流れを横軸を時間として詳
細に示した図である。 １・・・メモリ　２・・・ＭＰＵ　　　３・・・Ｉｌｏ
　４・・・ＤＭＡＣ５・・・メインハス　９・・・ロー
カルＤＭＡＣ１０・・・ローカルバス　ｌｌａ・・・シ
ステムバス なお、各図中同一符号は同一または相当部分を示す。 代理人　　　大　　　岩　　　増　　　誰？ 第　　　６　　　図 ８ビツト 第　　　７　　　図

Claims (1)

【特許請求の範囲】
1. （１）マイクロプロセッサ、第１のダイレクトメモリア
   クセスコントローラ及び第１の周辺回路を第１のバス幅
   を有する第１のバスで接続してあり、また、第２のダイ
   レクトメモリアクセスコントローラ及び第２の周辺回路
   を第１のバス幅と異なる第２のバス幅を有する第２のバ
   スで接続してあり、さらに、第１のダイレクトメモリア
   クセスコントローラと第２のダイレクトメモリアクセス
   コントローラとを第１のバス幅を有する第３のバスで接
   続してあり、第１の周辺回路と第２の周辺回路との間の
   データ転送を、第３のバス及び２つのダイレクトメモリ
   アクセスコントローラを介して行うべくなしてあること
   を特徴とするマイクロプロセッサ装置。