JPH041704Y2 - - Google Patents
Info
- Publication number
- JPH041704Y2 JPH041704Y2 JP18214486U JP18214486U JPH041704Y2 JP H041704 Y2 JPH041704 Y2 JP H041704Y2 JP 18214486 U JP18214486 U JP 18214486U JP 18214486 U JP18214486 U JP 18214486U JP H041704 Y2 JPH041704 Y2 JP H041704Y2
- Authority
- JP
- Japan
- Prior art keywords
- external terminals
- laminated inductor
- electrodes
- inductor
- magnetic layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004020 conductor Substances 0.000 description 11
- 239000000919 ceramic Substances 0.000 description 4
- 239000000696 magnetic material Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Landscapes
- Coils Or Transformers For Communication (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は積層インダクタの構造に係るもので、
特にその外部端子の構造に関するものである。
特にその外部端子の構造に関するものである。
電子部品の小型化の要求に伴つてインダクタの
分野においても各種の試みがなされ、一部は実用
化されている。その一つとして巻線を用いずに積
層したセラミツク磁性体内に導体ペーストを印刷
してコイルパターンを形成し、一体に焼結したも
のが用いられるようになつている。このような積
層インダクタにおいては、外部との接続を素子の
端面に形成した電極によつて行つている。この外
部端子の形成については、特開昭59−2305号公報
や実開昭59−83010号公報等に示されているが、
第３図に示したように導体パターンを引き出した
対向する二面とそれに隣接する面の端部に電極３
３を具えた構造となつている。
分野においても各種の試みがなされ、一部は実用
化されている。その一つとして巻線を用いずに積
層したセラミツク磁性体内に導体ペーストを印刷
してコイルパターンを形成し、一体に焼結したも
のが用いられるようになつている。このような積
層インダクタにおいては、外部との接続を素子の
端面に形成した電極によつて行つている。この外
部端子の形成については、特開昭59−2305号公報
や実開昭59−83010号公報等に示されているが、
第３図に示したように導体パターンを引き出した
対向する二面とそれに隣接する面の端部に電極３
３を具えた構造となつている。
このような積層インダクタの特性は浮遊容量に
よつて制約を受ける。すなわち、使用限界周波数
はインダクタンス値と巻線間の容量並びに外部端
子間の容量などの浮遊容量との共振によつて決ま
る自己共振周波数によつて決定される。特に、低
インダクタンス値においては、浮遊容量の影響は
大きく現れる。
よつて制約を受ける。すなわち、使用限界周波数
はインダクタンス値と巻線間の容量並びに外部端
子間の容量などの浮遊容量との共振によつて決ま
る自己共振周波数によつて決定される。特に、低
インダクタンス値においては、浮遊容量の影響は
大きく現れる。
この浮遊容量には、内部導体間に生じるものと
外部端子電極間に生じるものがあるが、小インダ
クタンス値の積層インダクタにおいては外部端子
電極間に生じるものを無視できない。寸法が３〜
４mmの積層インダクタにおいては向かい合う二面
に形成された外部端子電極がコンデンサの電極と
して作用し、大きな浮遊容量（0.5pF）を発生さ
せる原因となつている。
外部端子電極間に生じるものがあるが、小インダ
クタンス値の積層インダクタにおいては外部端子
電極間に生じるものを無視できない。寸法が３〜
４mmの積層インダクタにおいては向かい合う二面
に形成された外部端子電極がコンデンサの電極と
して作用し、大きな浮遊容量（0.5pF）を発生さ
せる原因となつている。
本考案は上記のような問題を解決して、電極間
の浮遊容量を減少させた積層インダクタを得るこ
とを目的とする。
の浮遊容量を減少させた積層インダクタを得るこ
とを目的とする。
またプリント基板などに搭載する際に半田付性
を確保して良好な特性の積層インダクタを得るこ
とを目的とする。
を確保して良好な特性の積層インダクタを得るこ
とを目的とする。
本考案は外部端子電極の対向する面積を減少さ
せるために、対向する二つの端面に電極を形成せ
ずに他の面に形成することによつて上記の目的を
達成するものである。
せるために、対向する二つの端面に電極を形成せ
ずに他の面に形成することによつて上記の目的を
達成するものである。
すなわち、磁性体層内を周回する導体パターン
によつてコイルを形成してその導体パターンを該
磁性体層の表面に引き出して二つの外部端子に接
続して成る積層インダクタにおいて、二つの外部
端子が対向する二表面に接する四つの表面の両端
側、すなわちそれらの二表面に隣接する位置にそ
れぞれそれらの四つの表面を周回して形成させた
ことに特徴を有するものである。
によつてコイルを形成してその導体パターンを該
磁性体層の表面に引き出して二つの外部端子に接
続して成る積層インダクタにおいて、二つの外部
端子が対向する二表面に接する四つの表面の両端
側、すなわちそれらの二表面に隣接する位置にそ
れぞれそれらの四つの表面を周回して形成させた
ことに特徴を有するものである。
以下、図面を参照して本考案の実施例について
説明する。
説明する。
第１図は本考案の実施例の斜視図、第２図はそ
の正面断面図である。積層インダクタ１０はフエ
ライトなどの磁性体と導体を交互に積層して第２
図に示すように磁性体層１１の内部に導体パター
ン１２が周回するように形成されている。これに
よつてコイルパターンが磁性体によつて囲まれる
ことになり、閉磁路型のインダクタが得られる。
磁性体と導体の積層はセラミツクグリーンシート
を用いたり、印刷技術によつて行うことができ
る。
の正面断面図である。積層インダクタ１０はフエ
ライトなどの磁性体と導体を交互に積層して第２
図に示すように磁性体層１１の内部に導体パター
ン１２が周回するように形成されている。これに
よつてコイルパターンが磁性体によつて囲まれる
ことになり、閉磁路型のインダクタが得られる。
磁性体と導体の積層はセラミツクグリーンシート
を用いたり、印刷技術によつて行うことができ
る。
導体パターン１２の両端は基板端面に引き出さ
れ外部端子１３に接続される。本考案において
は、外部端子１３が対向する端面には形成されて
おらず、他の四つの面のみに形成されている。こ
の例では導体パターン１２の両端を一旦対向する
表面２５に引き出し、これと当該表面に隣接する
四つの表面の当該表面側、すなわち両端に四つの
表面を周回して形成された外部端子１３に接続し
ている。そのために接続電極１４を別に設けてあ
る。
れ外部端子１３に接続される。本考案において
は、外部端子１３が対向する端面には形成されて
おらず、他の四つの面のみに形成されている。こ
の例では導体パターン１２の両端を一旦対向する
表面２５に引き出し、これと当該表面に隣接する
四つの表面の当該表面側、すなわち両端に四つの
表面を周回して形成された外部端子１３に接続し
ている。そのために接続電極１４を別に設けてあ
る。
導体パターン１２を外部端子１３を形成する表
面に直接引き出してもよく、この場合には第１
図、第２図における接続電極１４を設ける必要は
ない。
面に直接引き出してもよく、この場合には第１
図、第２図における接続電極１４を設ける必要は
ない。
本考案による積層インダクタの製造にあたつて
は、セラミツク積層体の焼成した後に対向する二
端面に導体を塗布して焼き付け、その後その二端
面を研磨してセラミツク磁性体が露出するように
するとよい。勿論、他の方法、工程によつても同
様に形成できる。必要な場合には導体パターンと
外部端子との接続のための電極を形成して導通さ
せる。
は、セラミツク積層体の焼成した後に対向する二
端面に導体を塗布して焼き付け、その後その二端
面を研磨してセラミツク磁性体が露出するように
するとよい。勿論、他の方法、工程によつても同
様に形成できる。必要な場合には導体パターンと
外部端子との接続のための電極を形成して導通さ
せる。
本考案によれば、外部端子の電極間の浮遊容量
を大幅に減少させることができる。これによつて
積層インダクタの自己共振周波数を高周波領域に
高めることができ、用途を広げることが可能とな
る。
を大幅に減少させることができる。これによつて
積層インダクタの自己共振周波数を高周波領域に
高めることができ、用途を広げることが可能とな
る。
また、外部端子は四つの表面の両端に形成され
ており、プリント基板等への搭載も容易である。
ており、プリント基板等への搭載も容易である。
第１図は本考案の実施例の斜視図、第２図はそ
の正面断面図、第３図は従来の積層インダクタの
斜視図を示す。 １０……積層インダクタ、１１……磁性体層、
１２……導体パターン、１３……外部端子。
の正面断面図、第３図は従来の積層インダクタの
斜視図を示す。 １０……積層インダクタ、１１……磁性体層、
１２……導体パターン、１３……外部端子。
Claims (1)
- 磁性体層内を周回する導体パターンによつてコ
イルを形成し、該導体パターンを該磁性体層の表
面に引き出して二つの外部端子を接続して成る積
層インダクタにおいて、該外部端子が対向する二
表面に接する四つの表面の両端側の該二表面に隣
接する位置に、それぞれ四つの表面を周回して形
成されたことを特徴とする積層インダクタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18214486U JPH041704Y2 (ja) | 1986-11-27 | 1986-11-27 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18214486U JPH041704Y2 (ja) | 1986-11-27 | 1986-11-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6387806U JPS6387806U (ja) | 1988-06-08 |
| JPH041704Y2 true JPH041704Y2 (ja) | 1992-01-21 |
Family
ID=31127668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18214486U Expired JPH041704Y2 (ja) | 1986-11-27 | 1986-11-27 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH041704Y2 (ja) |
-
1986
- 1986-11-27 JP JP18214486U patent/JPH041704Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6387806U (ja) | 1988-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2598940B2 (ja) | Ｌｃ複合部品 | |
| JPS6379307A (ja) | 積層トランス | |
| US20010020885A1 (en) | Method of manufacturing multilayer-type chip inductors | |
| JP3084037B2 (ja) | 積層型共振子とそれを用いたフィルタ | |
| JP2002093623A (ja) | 積層インダクタ | |
| JPH03219605A (ja) | 積層型インダクタンス素子 | |
| JPH1197256A (ja) | 積層型チップインダクタ | |
| JPH0645307U (ja) | 積層チップインダクタ | |
| JPH041704Y2 (ja) | ||
| JP2588102Y2 (ja) | 複合セラミック電子部品 | |
| JPS6228891B2 (ja) | ||
| JPH0115159Y2 (ja) | ||
| JPS6031242Y2 (ja) | Ｌｃ複合部品 | |
| JP3118327B2 (ja) | Ｌｃ複合部品 | |
| JPH0328589Y2 (ja) | ||
| JP2542468Y2 (ja) | 積層型ｌｃフィルタ | |
| JPH0410674Y2 (ja) | ||
| JP2000269078A (ja) | 積層電子部品 | |
| JPS6028113Y2 (ja) | トリミングが可能な複合部品 | |
| JP2516533Y2 (ja) | 積層インダクタ− | |
| JPH02101714A (ja) | チップ型インダクタンス素子とその製造方法 | |
| JPS6328585Y2 (ja) | ||
| JPH0260109A (ja) | チップ型インダクタンス素子とその製造方法 | |
| JPH0645188A (ja) | 厚膜複合部品とその製造方法 | |
| JPH0132331Y2 (ja) |