JP2588102Y2 - 複合セラミック電子部品 - Google Patents
複合セラミック電子部品Info
- Publication number
- JP2588102Y2 JP2588102Y2 JP1992042231U JP4223192U JP2588102Y2 JP 2588102 Y2 JP2588102 Y2 JP 2588102Y2 JP 1992042231 U JP1992042231 U JP 1992042231U JP 4223192 U JP4223192 U JP 4223192U JP 2588102 Y2 JP2588102 Y2 JP 2588102Y2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic electronic
- electronic component
- electronic components
- composite ceramic
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本考案は、複合セラミック電子部
品に関する。
品に関する。
【０００２】
【従来の技術】近年、電子部品の分野においては部品の
小形化や複合化が促進されており、異なった機能を有す
る複数個の電子部品を一体に構成した複合電子部品が提
案され、実用化されている。このような背景の下でセラ
ミック電子部品も複合化が進められており、例えばセラ
ミック積層コンデンサとフェライト積層インダクタとを
一体に構成したセラミックＬＣ複合部品などがすでに実
用化されている。
小形化や複合化が促進されており、異なった機能を有す
る複数個の電子部品を一体に構成した複合電子部品が提
案され、実用化されている。このような背景の下でセラ
ミック電子部品も複合化が進められており、例えばセラ
ミック積層コンデンサとフェライト積層インダクタとを
一体に構成したセラミックＬＣ複合部品などがすでに実
用化されている。
【０００３】このセラミック積層コンデンサとフェライ
ト積層インダクタとを一体に構成したセラミック積層Ｌ
Ｃ部品とは、フェライト磁性体の内部にらせん状のコイ
ル（コイル導体８により構成されている）が内設されて
なるインダクタ部１の一方の主面上に、誘電体内部に薄
い誘電体層を介して容量取得用の内部電極１１が交互に
対向して内設されてなるコンデンサ部２を有し、該イン
ダクタ部１におけるコイル末端、および該コンデンサ部
２における内部電極末端の導出端面に外部電極端子１３
を有してなるものである（図５）。
ト積層インダクタとを一体に構成したセラミック積層Ｌ
Ｃ部品とは、フェライト磁性体の内部にらせん状のコイ
ル（コイル導体８により構成されている）が内設されて
なるインダクタ部１の一方の主面上に、誘電体内部に薄
い誘電体層を介して容量取得用の内部電極１１が交互に
対向して内設されてなるコンデンサ部２を有し、該イン
ダクタ部１におけるコイル末端、および該コンデンサ部
２における内部電極末端の導出端面に外部電極端子１３
を有してなるものである（図５）。
【０００４】このようなセラミック積層ＬＣ部品は、一
般に次のような方法で製造されてきた。まず、誘電体セ
ラミックグリーンシート上に所定の矩形状の導体パター
ン（内部電極パターン）、およびフェライト磁性体グリ
ーンシート上に、積層することによってらせん状のコイ
ルが構成されるコイル各部導体パターンを形成する。次
いで、上記フェライト磁性体グリーンシートを複数枚所
定の順序で積層し（インダクタ部）、その上に誘電体セ
ラミックグリーンシートを複数枚所定の順序で積層し
（コンデンサ部）、圧着する。
般に次のような方法で製造されてきた。まず、誘電体セ
ラミックグリーンシート上に所定の矩形状の導体パター
ン（内部電極パターン）、およびフェライト磁性体グリ
ーンシート上に、積層することによってらせん状のコイ
ルが構成されるコイル各部導体パターンを形成する。次
いで、上記フェライト磁性体グリーンシートを複数枚所
定の順序で積層し（インダクタ部）、その上に誘電体セ
ラミックグリーンシートを複数枚所定の順序で積層し
（コンデンサ部）、圧着する。
【０００５】次に、上記インダクタ部とコンデンサ部と
からなる積層体を所定の寸法に切断し、両部を同時に焼
成する。焼成後、インダクタ部におけるコイル末端、お
よびコンデンサ部における内部電極末端が導出されてい
る端面に外部電極端子を形成し、セラミック積層ＬＣ部
品を得る。
からなる積層体を所定の寸法に切断し、両部を同時に焼
成する。焼成後、インダクタ部におけるコイル末端、お
よびコンデンサ部における内部電極末端が導出されてい
る端面に外部電極端子を形成し、セラミック積層ＬＣ部
品を得る。
【０００６】
【考案が解決しようとする課題】しかしながら、上記従
来の複合セラミック電子部品は、フェライト磁性体グリ
ーンシート（インダクタ部）と誘電体セラミックグリー
ンシート（コンデンサ部）とを連続的に積層し、コンデ
ンサ部とインダクタ部とを同時に焼成していたため、焼
成の際に、両者の間に歪みが生じることが避けられず
（歪みによる応力は特性に悪影響を与える）、場合によ
っては両者の間にクラックが発生してしまうことがあっ
た。
来の複合セラミック電子部品は、フェライト磁性体グリ
ーンシート（インダクタ部）と誘電体セラミックグリー
ンシート（コンデンサ部）とを連続的に積層し、コンデ
ンサ部とインダクタ部とを同時に焼成していたため、焼
成の際に、両者の間に歪みが生じることが避けられず
（歪みによる応力は特性に悪影響を与える）、場合によ
っては両者の間にクラックが発生してしまうことがあっ
た。
【０００７】これは、誘電体セラミックグリーンシート
の収縮率とフェライト磁性体グリーンシートの収縮率と
が異なるためであり、両シートの収縮率の差が大きいと
両者の間にクラックが発生する。
の収縮率とフェライト磁性体グリーンシートの収縮率と
が異なるためであり、両シートの収縮率の差が大きいと
両者の間にクラックが発生する。
【０００８】そこで本考案は、上記従来の技術の問題点
を解決し、部品間における歪やクラックの発生が防止さ
れた複合セラミック電子部品を提供することを目的とす
る。
を解決し、部品間における歪やクラックの発生が防止さ
れた複合セラミック電子部品を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】本考案者等は、上記目的
を達成するために鋭意研究した結果、表面に凹部を形成
した一方の電子部品と、該凹部形状に形成した他方の電
子部品とを、それぞれ個別に焼成し、一方の電子部品の
凹部に他方の電子部品を挿入・固着して一体に構成する
ことにより、上記課題が解決されることを見い出し、本
考案を提供することができた。
を達成するために鋭意研究した結果、表面に凹部を形成
した一方の電子部品と、該凹部形状に形成した他方の電
子部品とを、それぞれ個別に焼成し、一方の電子部品の
凹部に他方の電子部品を挿入・固着して一体に構成する
ことにより、上記課題が解決されることを見い出し、本
考案を提供することができた。
【００１０】 すなわち、本考案は、複数個の異なるセ
ラミック電子部品が一体に構成されてなる複合セラミッ
ク電子部品であって、それぞれ個別に焼成された表面に
凹部を有する一方の積層セラミック電子部品と、上記凹
部と同様の形状をした他方の積層セラミック電子部品と
からなり、上記一方の積層セラミック電子部品の表面に
上記凹部の両端縁と接続部を介して接続する接続用電極
が一対に形成されると共に上記他方の積層セラミック電
子部品の両側端面に外部電極が一対に形成され上記凹部
に上記他方の積層セラミック電子部品が上記外部電極の
それぞれを上記接続用電極に対向させるように挿入・固
着され一体に構成されていることを特徴とする複合セラ
ミック電子部品を提供するものである。
ラミック電子部品が一体に構成されてなる複合セラミッ
ク電子部品であって、それぞれ個別に焼成された表面に
凹部を有する一方の積層セラミック電子部品と、上記凹
部と同様の形状をした他方の積層セラミック電子部品と
からなり、上記一方の積層セラミック電子部品の表面に
上記凹部の両端縁と接続部を介して接続する接続用電極
が一対に形成されると共に上記他方の積層セラミック電
子部品の両側端面に外部電極が一対に形成され上記凹部
に上記他方の積層セラミック電子部品が上記外部電極の
それぞれを上記接続用電極に対向させるように挿入・固
着され一体に構成されていることを特徴とする複合セラ
ミック電子部品を提供するものである。
【００１１】
【作用】本考案の複合セラミック電子部品は、表面に凹
部が形成されたセラミック電子部品と、該凹部と同様の
形状をしたセラミック電子部品とからなり、あらかじめ
焼成された凹部を有するセラミック電子部品の凹部に、
あらかじめ焼成された該凹部形状のセラミック電子部品
を挿入し、両者を半田によって固着することにより一体
に構成されている。
部が形成されたセラミック電子部品と、該凹部と同様の
形状をしたセラミック電子部品とからなり、あらかじめ
焼成された凹部を有するセラミック電子部品の凹部に、
あらかじめ焼成された該凹部形状のセラミック電子部品
を挿入し、両者を半田によって固着することにより一体
に構成されている。
【００１２】本考案の複合セラミック電子部品を構成す
る部品は、個々の部品の収縮率に応じた寸法で設計すれ
ば良く、収縮率を合わせる必要がない。
る部品は、個々の部品の収縮率に応じた寸法で設計すれ
ば良く、収縮率を合わせる必要がない。
【００１３】上記のように本考案の複合セラミック電子
部品は、個別に設計および焼成されたそれぞれのセラミ
ック電子部品を組み合わせて一体化しているため、それ
ぞれのセラミック電子部品の焼成時における収縮率の違
いに起因する部品間における歪み、応力、クラックの発
生が防止される。
部品は、個別に設計および焼成されたそれぞれのセラミ
ック電子部品を組み合わせて一体化しているため、それ
ぞれのセラミック電子部品の焼成時における収縮率の違
いに起因する部品間における歪み、応力、クラックの発
生が防止される。
【００１４】以下、実施例により本考案をさらに詳細に
説明する。しかし本考案の範囲は以下の実施例により制
限されるものではない。
説明する。しかし本考案の範囲は以下の実施例により制
限されるものではない。
【００１５】
【実施例】本考案の複合セラミック電子部品の一例およ
びその製造方法を、図１ないし図４を用いて以下に説明
する。
びその製造方法を、図１ないし図４を用いて以下に説明
する。
【００１６】まず、Ｎｉ−Ｚｎ系フェライト磁性体グリ
ーンシート上に、積層しスルーホール接続することによ
ってらせん状のコイルが構成される各種パターンのコイ
ル導体８の印刷およびスルーホール１０の形成を行う
（図３）。次いで、これらのシートを所定の順序で積層
および圧着し、得られた圧着体における所定の場所にエ
ンドミルによって凹部７を形成する。凹部７の形成後、
これを焼成し、一方の主面に凹部７を有し、フェライト
磁性体９の内部にらせん状のコイル（コイル導体８によ
り構成されている）が内設されたインダクタ部素体を得
る。
ーンシート上に、積層しスルーホール接続することによ
ってらせん状のコイルが構成される各種パターンのコイ
ル導体８の印刷およびスルーホール１０の形成を行う
（図３）。次いで、これらのシートを所定の順序で積層
および圧着し、得られた圧着体における所定の場所にエ
ンドミルによって凹部７を形成する。凹部７の形成後、
これを焼成し、一方の主面に凹部７を有し、フェライト
磁性体９の内部にらせん状のコイル（コイル導体８によ
り構成されている）が内設されたインダクタ部素体を得
る。
【００１７】次に、上記インダクタ部素体における各端
面に外部電極用導電ペーストを塗布し、これを焼き付け
た後、Ｎｉメッキ処理、半田メッキ処理を施して外部接
続端子３および接続用電極６を形成し、インダクタ部を
構成する（図２）。
面に外部電極用導電ペーストを塗布し、これを焼き付け
た後、Ｎｉメッキ処理、半田メッキ処理を施して外部接
続端子３および接続用電極６を形成し、インダクタ部を
構成する（図２）。
【００１８】一方、これとは別に、誘電体セラミックグ
リーンシート上に、矩形上の導電パターンを形成し、こ
れらのシートを所定の順序で積層および圧着する。次い
で、この積層体を焼成し、誘電体セラミックス１２の内
部に、内部電極１１が内設されたコンデンサ部素体を得
る。
リーンシート上に、矩形上の導電パターンを形成し、こ
れらのシートを所定の順序で積層および圧着する。次い
で、この積層体を焼成し、誘電体セラミックス１２の内
部に、内部電極１１が内設されたコンデンサ部素体を得
る。
【００１９】次に、得られたコンデンサ部素体における
内部電極１１の端部が導出されている端面に、外部電極
用導電ペーストを塗布し、これを焼き付けた後、Ｎｉメ
ッキ処理、半田メッキ処理を施して外部電極（コンデン
サ部の外部電極４）を形成し、コンデンサ部を構成する
（図４）。
内部電極１１の端部が導出されている端面に、外部電極
用導電ペーストを塗布し、これを焼き付けた後、Ｎｉメ
ッキ処理、半田メッキ処理を施して外部電極（コンデン
サ部の外部電極４）を形成し、コンデンサ部を構成する
（図４）。
【００２０】上記のようにしてインダクタ部１とコンデ
ンサ部２とを別々に作製した後、インダクタ部１におけ
る凹部７にコンデンサ部２を挿入する。このとき、コン
デンサ部２は、コンデンサ部の外部電極４が、インダク
タ部１における接続用電極６と対向するように挿入す
る。コンデンサ部２の挿入後、コンデンサ部の外部電極
４とインダクタ部１の接続用電極６との接続部５に高温
半田ペーストを塗布し、塗布部分を局部加熱して半田を
溶融させた後冷却固化させ、両者の固着および導通を図
る（図１）。
ンサ部２とを別々に作製した後、インダクタ部１におけ
る凹部７にコンデンサ部２を挿入する。このとき、コン
デンサ部２は、コンデンサ部の外部電極４が、インダク
タ部１における接続用電極６と対向するように挿入す
る。コンデンサ部２の挿入後、コンデンサ部の外部電極
４とインダクタ部１の接続用電極６との接続部５に高温
半田ペーストを塗布し、塗布部分を局部加熱して半田を
溶融させた後冷却固化させ、両者の固着および導通を図
る（図１）。
【００２１】なお、上記のようにして製造した複合セラ
ミック電子部品における等価回路図を図１（ｂ）に示し
た。
ミック電子部品における等価回路図を図１（ｂ）に示し
た。
【００２２】
【考案の効果】本考案の複合セラミック電子部品は、一
体化する個々のセラミック電子部品をそれぞれ個別に焼
成した後、各部品を組み合わせて一体に構成しているた
め、各セラミック電子部品の焼成時における収縮率の違
いに起因する歪み、応力、クラックの発生が防止される
ようになった。
体化する個々のセラミック電子部品をそれぞれ個別に焼
成した後、各部品を組み合わせて一体に構成しているた
め、各セラミック電子部品の焼成時における収縮率の違
いに起因する歪み、応力、クラックの発生が防止される
ようになった。
【図１】本考案の複合セラミック電子部品の一例を示す
図であって、（ａ）は部品全体の斜視図、（ｂ）は
（ａ）の等価回路図である。
図であって、（ａ）は部品全体の斜視図、（ｂ）は
（ａ）の等価回路図である。
【図２】図１の複合セラミック電子部品の製造過程にお
いて作製されるインダクタ部を示す図であって、（ａ）
はインダクタ部全体の斜視図、（ｂ）は凹部およびコイ
ル導体の状態を示すために（ａ）の一部を切り欠いた斜
視図である。
いて作製されるインダクタ部を示す図であって、（ａ）
はインダクタ部全体の斜視図、（ｂ）は凹部およびコイ
ル導体の状態を示すために（ａ）の一部を切り欠いた斜
視図である。
【図３】図２のインダクタ部を構成するコイル導体パタ
ーンが形成されたシートを示す平面図である。
ーンが形成されたシートを示す平面図である。
【図４】図１の複合セラミック電子部品の製造過程にお
いて作製されるコンデンサ部を示す図であって、（ａ）
はコンデンサ部全体の斜視図、（ｂ）は内部電極の状態
を示すために（ａ）の一部を切り欠いた斜視図である。
いて作製されるコンデンサ部を示す図であって、（ａ）
はコンデンサ部全体の斜視図、（ｂ）は内部電極の状態
を示すために（ａ）の一部を切り欠いた斜視図である。
【図５】従来の複合セラミック電子部品（セラミック積
層ＬＣ部品）の一例を示す側断面図である。
層ＬＣ部品）の一例を示す側断面図である。
１‥‥‥インダクタ部 ２‥‥‥コンデンサ部 ３‥‥‥外部接続端子 ４‥‥‥コンデンサ部の外部電極 ５‥‥‥接続部 ６‥‥‥接続用電極 ７‥‥‥凹部 ８‥‥‥コイル導体 ９‥‥‥フェライト磁性体 １０‥‥スルーホール １１‥‥内部電極 １２‥‥誘電体セラミックス １３‥‥外部電極端子
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01G 4/40 H01F 17/00 H01F 27/00
Claims (1)
- 【請求項１】 複数個の異なるセラミック電子部品が一
体に構成されてなる複合セラミック電子部品であって、
それぞれ個別に焼成された表面に凹部を有する一方の積
層セラミック電子部品と上記凹部と同様の形状をした他
方の積層セラミック電子部品とからなり、上記一方の積
層セラミック電子部品の表面に上記凹部の両端縁と接続
部を介して接続する接続用電極が一対に形成されると共
に上記他方の積層セラミック電子部品の両側端面に外部
電極が一対に形成され上記凹部に上記他方の積層セラミ
ック電子部品が上記外部電極のそれぞれを上記接続用電
極に対向させるように挿入・固着され一体に構成されて
いることを特徴とする複合セラミック電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992042231U JP2588102Y2 (ja) | 1992-05-27 | 1992-05-27 | 複合セラミック電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992042231U JP2588102Y2 (ja) | 1992-05-27 | 1992-05-27 | 複合セラミック電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0595031U JPH0595031U (ja) | 1993-12-24 |
| JP2588102Y2 true JP2588102Y2 (ja) | 1999-01-06 |
Family
ID=12630263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1992042231U Expired - Lifetime JP2588102Y2 (ja) | 1992-05-27 | 1992-05-27 | 複合セラミック電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2588102Y2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5840860B2 (ja) * | 2010-10-26 | 2016-01-06 | 京セラ株式会社 | インダクタ部品および電子装置 |
| JP5882588B2 (ja) * | 2011-02-23 | 2016-03-09 | 京セラ株式会社 | インダクタ部品および電子装置 |
| JP5902440B2 (ja) * | 2011-10-31 | 2016-04-13 | 京セラ株式会社 | インダクタ部品および電子装置 |
| JP5915778B2 (ja) | 2013-01-22 | 2016-05-11 | 株式会社村田製作所 | Ｌｃ複合部品 |
| JP6687115B2 (ja) | 2016-08-01 | 2020-04-22 | 株式会社村田製作所 | Ｅｓｄ保護機能付き実装型複合部品 |
| WO2018110054A1 (ja) * | 2016-12-12 | 2018-06-21 | 株式会社村田製作所 | Ｌｃデバイス、ｌｃデバイスの製造方法 |
-
1992
- 1992-05-27 JP JP1992042231U patent/JP2588102Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0595031U (ja) | 1993-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5985414A (en) | Laminated electronic component | |
| US6189200B1 (en) | Method for producing multi-layered chip inductor | |
| JP3502988B2 (ja) | 多端子型の積層セラミック電子部品 | |
| US6483414B2 (en) | Method of manufacturing multilayer-type chip inductors | |
| JPS58145114A (ja) | Ｌｃ複合部品 | |
| JP2588102Y2 (ja) | 複合セラミック電子部品 | |
| JP2000252131A (ja) | 積層チップ部品 | |
| JPH03219605A (ja) | 積層型インダクタンス素子 | |
| JP2682829B2 (ja) | 積層応用部品の構造 | |
| JP2590019Y2 (ja) | 積層チップインダクタ | |
| JP2000277381A (ja) | 多連型積層セラミックコンデンサ | |
| JPS6228891B2 (ja) | ||
| JP2001307937A (ja) | 積層セラミック電子部品の製造方法 | |
| JP2005086676A (ja) | 積層型ｌｃ部品およびその製造方法 | |
| JP2000260621A (ja) | 積層型コモンモードチョークコイル | |
| JPH0441620Y2 (ja) | ||
| JP2600127Y2 (ja) | 積層チップｅｍｉ除去フィルタ | |
| JP2001102218A (ja) | 積層チップインダクタ及びその製造方法 | |
| JPH0115159Y2 (ja) | ||
| JPH0410674Y2 (ja) | ||
| JP2909122B2 (ja) | 積層複合部品 | |
| JP2000269078A (ja) | 積層電子部品 | |
| JPS6031242Y2 (ja) | Ｌｃ複合部品 | |
| JPH0410676Y2 (ja) | ||
| JP2002164215A (ja) | 積層セラミック電子部品及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981006 |