JPH04168499A - 時間軸圧縮伸長装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は音声信号の時間軸変換を行う時間軸圧縮伸長装
置に関するもので、例えば音声信号が記録された磁気テ
ープを標準速度より高速あるいは低速で再生し、この再
生信号の時間軸圧縮伸長を行う際に利用するものである
。

（ロ）従来の技術 従来、可変速再生のアナログテープレコーダに応用され
ているアナログ方式の時間軸圧縮伸長技術が知られてい
る。

この方式は、単純な波形の省略、又は繰り返ｌ、７挿入
を行うものであるため、音声の継ぎ目が不連続になり、
音質が劣化するという欠点がある。

一方、比較的簡単な方法で良好な音質が得られる音声の
時間軸圧縮伸長技術として、音声のピッチ周期を検出し
、そのピッチ周期の繰り返し成るいは省略を行うように
したものがある。

この方式を用いた音声の時間軸圧縮伸長処理の一例とし
て、ポインター移動量制御による重複加算方式（ＰＩＣ
ＯＲＡ）がある。

（ハ）発明が解決しようとする課題 この方式で音声の時間軸圧縮伸長処理するにはアナログ
・デジタル変換器（以下Ａ／Ｄ変換器という）のサンプ
リング周波数ＦＳ−ＡＤと、デジタル・アナログ変換器
（以下Ｄ／Ａ変換器という）のサンプリング周波数ＦＳ
−ＤＡとの比率Ｒ１Ｒ＝　ＦＳ−ＡＤ／　Ｆｓ−ＤＡを
圧縮伸長率又はピッチ変換率に対応させる必要がある。

さらに、ピッチ変換演算器は、指定された圧縮伸長率に
より、入力音声デジタル信号のピッチ周期Ｔ、の変化に
応じて、Ａ　ｙ’　Ｄ変換器からの出力を、ピッチ周期
Ｔ、に比例した個数取り込む必要がある。

さらに、この方式では圧縮伸長率Ｒ＞１、即ちＦＳ−Ｄ
Ａ　＞　ＦＳ−ＡＤの時、時間軸伸長（ピッチ」−昇処
理）が行われ、圧縮伸長率Ｒ＜１、即ちＦＳ−ＤＡ＜Ｆ
Ｓ−Ａｏの時、時間軸伸長（ピッチ下降処理）が行われ
る。

この時、Ａ／Ｄ変換器から一定のサンプリング周波数Ｆ
Ｓ−ＡＤで出力されるデータを、ピッチ変換演算器は入
力音声信号のピッチ周期の変化に比例して随時取り込み
個数を変化させながら、ＦＳ−ＡＤより速いクロック速
度で取り込む必要がある。

このため、Ａ／Ｄ変換器からの一定周波数ＦＳ−Ａ０ク
ロック速度で出力されるデータと、可変長個数で且つＦ
、〜１より速い周波数クロックでピッチ変換演算器に送
るデータとを緩衝保持するためにＦＩＦＯ（ファースト
イン・ファース）・アウト）等のデジタルメモリをＡ／
Ｄ変換器とピッチ変換演算器との間に挿入し、このデー
タメモリのオーバーフロー又はアンダーフローを防止す
る必要がある。万が−、このデータメモリーにオーバー
フロー又はアンダーフローが生じた場合、再生された処
理音声が欠落したり重複するという問題が生じる。

このような問題に対して、従来の技術では指定された圧
縮伸長率により、圧縮伸長率に対応させるためにＦＳ−
ＡｎとＦ、。８を高精度に発生させるクロック発生器が
要求されると共に、データ緩衝保持用デジタルメモリか
らのデータをピッチ変換演算器に圧縮伸長率に応じて高
精度で読み出す読み出し制御回路が必要になり、回路構
成が複雑になると共にクロック発生器の経時変化による
調整が必要になるという欠点があった。

（ニ）発明が解決するための手段 本発明は上記の問題点を解決するために、データ緩衝保
持用デジタルメモリのポインター位置ヲ検出するポイン
ター位置検出回路と、その検出信号により圧縮伸長率を
調整し、ピッチ変換演算器に圧縮伸長率を送る圧縮伸長
率調整回路と、この送られた圧縮伸長率に応じてデータ
緩衝保持用デジタルメモリからデータを読み出す読み出
し制御回路とを備えたものである。

（ホ）作用 上記の構成による本発明によれば、データ緩衝保持用デ
ジタルメモリのポインター位置を検出し、その検出信号
によってピッチ変換演Ｗ器の圧縮伸長率を調整すること
により、このデータ保持緩衝用のデジタルメモリからの
データをオーバーフロー及びアンダーフローが生じるこ
となく読み出し制御を行うことができるため、高精度且
つ経時変化による調整を行う必要を要するクロック発生
器、及び高精度にデータ緩衝保持用デジタルメモリから
データを読み出す制御回路を必要とせず、小規模且つ簡
単な構成で、処理音声の欠落及び重複を防止することが
できる。

（へ）実施例 以下、図面に示す本発明装置の実施例について説明する
。

第１図は本発明の時間軸圧縮伸長装置をアナログテープ
レコーダに用いた実施例のブロック図である。

第１図において、１は標準速度で録音されたテープを高
速度または低速度て゛再生するアナログテープレコーダ
、２は該テープレコーダから再生された音声のアナログ
信号をデンタル信号に変換するＡ　、／　Ｄ変換器、３
は音声のピッチを検出すると共に、指定された圧縮伸長
率で高速または低速で再生されたデジタル音声信号を通
常の再生音程となるデジタル信号に戻すピッチ変換演算
器、４は一定のサンプリング周波数ＦＳ−ＡＤでＡ／Ｄ
変換器２から出力されるデータをピッチ変換演算器３に
送るためのデータ緩衝保持用デジタルメモリ、５は該デ
ータ緩衝保持用デジタルメモリ４のポインター位置を検
出するポインター位置検出回路、６は該ポインター位置
検出回路５からの検出信号により前記ピッチ変換演算器
３の圧縮伸長率を調整する圧縮伸長率調整回路、７はピ
ッチ変換演算器３の圧縮伸長率に応じてデータ緩衝保持
用デジタルメモリ４がオーバーフローまたはアンダーフ
ローを生じないようにデータ緩衝保持用デジタルメモリ
４のデータを読み出す読み出し制御回路である。

８はテープレコーダ１のキャプスタンモータに取付けら
れた光学的または磁気的な方法で検出された現在の再生
速度と標準再生速度との比率Ｑから求めた再生速度比率
信号を、前記圧縮伸長率調整回路６に送るモータ回転速
度検出回路である。

９は前記Ａ／Ｄ変換器２からのデジタルデータを書き込
みクロックΦＷによりデータ緩衝保持用デジタルメモリ
４に書き込ませるための書き込みクロック発生回路であ
る。

従って、Ａ／Ｄ変換器２からのデジタルデータは、書き
込みクロックΦ、によりデジタルメモリ４に書き込まれ
、読み出し制御回路７によってデジタルメモリ４からピ
ッチ変換演算器３に取り込まれる。そして該ピッチ変換
演算器３は音声のピッチ周期を求め、そのピッチ周期の
繰り返し成るいは省略により音声の時間軸圧縮伸長を行
い、処理データを書き込みクロック発生回路１０からの
書き込みクロックΦ、によりＤ／Ａ変換器１１に送られ
、スピーカ１２より音声が出力されるように構成されて
いる。

前記ポインター位置検出回路５は、前記Ａ／Ｄ変換器２
よりデジタルメモリ４に送られたデータ個数を書き込み
クロックΦ、を基にカウントすると共に、デジタルメモ
リ４からピッチ変換演算器３に送られるデータ個数を読
み出し制御回路７からの読み出しクロック数を基にカウ
ントし、前記デジタルメモリ４のポインター位置がメモ
リ容量に対して、書き込みオーバー寄りか、読み出しオ
ーバー寄りかを検出して、その検出信号が圧縮伸長率調
整回路６に送られる。

そして、該圧縮伸長率調整回路６では、前記モータ回転
速度検出回路８より送られてくる再生速度比率信号によ
り圧縮伸長率をピッチ変換演算器３に送るように構成さ
れている。

ここで、Ａ／Ｄ変換器２のサンプリングクロックとなる
Φ７は一定とし、Ｄ／Ａ変換器１１のサンプリングクロ
ックとなるΦ８を可変させ、指定された圧縮伸長率Ｒ−
ΦＲ／Φいどなるように、クロックΦ１とΦ８をそれぞ
れ書き込みクロック発生回路９と書き込みクロック発生
回路１０により大ざっばに発生させている。そして、書
き込みクロック発生回路９と書き込みクロック発生回路
１０には経時変化による調整機能は不要である。

以上の構成から成る本発明にお（）る時間軸圧縮伸長処
理は、テープレコーダの再生速度が遅い場合に時間軸伸
長（ピッチ上昇処理）を行い、再生速度が早い場合には
時間軸圧縮（ピンチ下降処理）を行うように動作する。

即ち、時間軸伸長（ピッチ上昇処理）では再生速度が遅
くなる程、伸長率を大きくし、時間軸圧縮（ピッチ下降
処理）では再生速度が早くなる程、圧縮率を小さくして
いる。

従って、ピッチ変換演算器３は、時間軸伸長時に伸長率
が大きい程デジタルメモリ４からの取り込みデータ個数
が減少し、また時間軸圧縮時に圧縮率が小さい程デジタ
ルメモリ４からの取り込みデータ個数が増加するように
する必要がある。

このため、圧縮伸長調整回路６は、デジタルメモリ４の
アンダーフロー及びオーバーフローを防止するために、
読み出し制御回路′７に対してデジタルメモリ４のデー
タを読み出す個数を変化させる制御信号を発生する。

即ち、デジタルメモリ４のポインター位置が書き込みオ
ーバー時（オーバーフロー気味）においてデジタルメモ
リ４のデータの読み出し個数を大きくするように、時間
軸伸長（ピッチ上昇処理）時には圧縮伸長調整回路６の
伸長率を小さくし、時間軸圧縮（ピッチ下降処理）時に
は圧縮率を小さくする。

一方、デジタルメモリ４のポインター位置が読み出しオ
ーバー時（アンダーフロー気味）においては、デジタル
メモリ４のデータの読み出し個数を減少させるように、
時間軸伸長（ピッチ上昇処理）時には圧縮伸長調整回路
６の伸長率を大きくし、時間軸圧縮（ピッチ下降処理）
時には圧縮率を大きくする。

実験の結果、１７２〜２倍速再生を行った場合の圧縮伸
長率の調整量は、時間軸伸長（ピッチ上昇処理）時の圧
縮伸長率Ｒ＝２〜１．１２５及び時間軸圧縮（ピッチ下
降処理）時の圧縮伸長率Ｒ−０，５〜０．８５に対して
、Ｒ±０．０８０からＲ±０．００２程度の範囲の調整
で、処理音声が欠落及び重複を生じることなく良好な音
質の音声を得ることができた。

（ト）発明の効果 以上述べたように、本発明はデータ緩衝保持用デジタル
メモリのポインター位置を検出し、その検出信号により
ピッチ変換演算器の圧縮伸長率を調整することにより、
このデータ緩衝保持用デジタルメモリからのデータをオ
ーバーフロー及びアンダーフローが生じることなく読み
出し制御を行うため、高精度且つ経時変化による調整を
必要とするクロック発生器、及び高精度にデータ緩衝保
持用デジタルメモリからデータを読み出す制御回路が必
要でないため、小規模且つ簡単な構成で処理音声の欠落
及び重複を防止すると共に良好な音質の音声が得られる
時間軸伸長を行うことができるものである。

【図面の簡単な説明】

図は本発明の時間軸圧縮伸長装置をテープレコーダに用
いた実施例のブロック図である。 １・・・テープレコーダ、２・・・Ａ／Ｄ変換器、３・
・・ピッチ変換演算器、４・・・データ緩衝保持用デジ
タルメモリ、５・・・ポインター位置検出回路、６・・
・圧縮伸長調整回路、７・・・読み出し制御回路、８・
・・モータ回転速度検出回路、９・・・書き込みクロッ
ク発生回路、１０・・・書き込みクロック発生回路、１
１・・・Ｄ／Ａ変換器、１２・・・スピーカ。

Claims (1)

【特許請求の範囲】
1. （１）（ａ）アナログ信号を書き込みクロックでデジタ
   ル変換するＡ／Ｄ変換器と、 （ｂ）該Ａ／Ｄ変換器の出力を書き込みクロックに従っ
   て順次書き込むデジタルメモリと、 （ｃ）該デジタルメモリに格納されたデータが送出され
   、音声のピッチ周期を検出すると共に指定された音声の
   圧縮伸長率に対応して音声のピッチを変換するピッチ変
   換演算器と、 （ｄ）該ピッチ変換演算器に入力される指定の圧縮伸長
   率の値及び検出した音声のピッチ周期の値に応じて、前
   記デジタルメモリに格納されたデータを読み出しクロッ
   クで読み出す読み出し制御回路と、 （ｅ）前記書き込みクロックと読み出しクロックとをそ
   れぞれカウントし、前記デジタルメモリのポインターが
   書き込みオーバー気味か、読み出しオーバー気味かを検
   出するポインター位置検出回路と、 （ｆ）該ポインター位置検出回路からの検出信号により
   音声の圧縮伸長率を調整すると共に、調整した圧縮伸長
   率を前記ピッチ変換演算器に送出する圧縮伸長率調整回
   路と、 （ｇ）前記ピッチ変換演算器の出力をアナログ変換する
   Ｄ／Ａ変換器と、 より成ることを特徴とする時間軸圧縮伸長装置。