JPS58102357A - テ−プ走行速度制御装置 - Google Patents

テ−プ走行速度制御装置

Info

Publication number
JPS58102357A
JPS58102357A JP56202714A JP20271481A JPS58102357A JP S58102357 A JPS58102357 A JP S58102357A JP 56202714 A JP56202714 A JP 56202714A JP 20271481 A JP20271481 A JP 20271481A JP S58102357 A JPS58102357 A JP S58102357A
Authority
JP
Japan
Prior art keywords
tape
frequency
signal
circuit
speed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56202714A
Other languages
English (en)
Inventor
Nobuyoshi Kihara
木原 信義
Koji Matsushima
松島 宏司
Misao Kato
三三男 加藤
Haruo Suenaga
治雄 末永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP56202714A priority Critical patent/JPS58102357A/ja
Publication of JPS58102357A publication Critical patent/JPS58102357A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B15/00Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
    • G11B15/18Driving; Starting; Stopping; Arrangements for control or regulation thereof
    • G11B15/46Controlling, regulating, or indicating speed
    • G11B15/52Controlling, regulating, or indicating speed by using signals recorded on, or derived from, record carrier

Landscapes

  • Control Of Velocity Or Acceleration (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はPCM記録再生装置におけるテープ走行速度制
御装置に関し、特に再生信号の時間軸補正を行なうメモ
リ容量を小さくして、かつテープ走行速度の変動を非常
に少なくすることを目的とする。
テープを記録媒体とした記録再生装置の重要なかつ基本
的な機能のひとつにテープを一定速度で走行させること
がある。そのためにキャプスタンモータの回転数を周波
数発電機(フレケンシー・ジェネレータ、以下FGとい
う)によシ検出して、この信号と水晶振動子等で作られ
る基準信号とを比較し、その結果を上記キャプスタンモ
ータの駆動回路へフィードバックすることによりテープ
を定速走行させる制御方式がある。しかし、どのような
方法を用いてもわずかではあるがテープ速度の変動(一
般にワウ・フラッタと呼ばれる)が生じる。そしてこれ
が再生音声信号への影響となって現れる。
しかし、PCM記録再生装置では、このテープ走行にお
けるワウ・フラッタが再生音声信号へ影響を及ぼさない
ことが大きな特徴となっている。
PCM記録再生装置は、音声アナログ信号を−旦ディジ
タル信号に変換してテープ上に記録し、再生時にはテー
プ上のディジタル信号を再生し、それをアナログ信号に
再変換して元の音声信号を得るようにした記録再生装置
である。そこで、再生ディジタル信号をそのままアナロ
グ信号に変換すると、再生ディジタル信号にはテープ走
行のワウ・フラッタ成分が含まれているため、変換され
たアナログ信号にも当然ワウ・フラッタ成分が含まれて
いることになる。このため、再生ディジタル信号は−H
バッファメモリにより構成された時間軸補正回路を通す
ことにより、ワウ・フラッタ成分を除去する。
第1図にこのバッファメモリの状態を模式図化して示す
。図中の斜線の部分2はこのノくラフアメモリ1に再生
ディジタル信号が書込まれていることを表わし、現在ア
ドレスaからアドレスbまで書込まれている。そしであ
る一定時間後は第1図(イ)のように、再生ディジタル
信月はアドレスCまで書込まれるが、同じくアドレスd
までメモリから読出されてゆく。すなわちディジタル信
号は斜線部2′にのみ書込まれている。
このようにバッファメモリには再生ディジタル信号が順
次書込まれていき、ある一定時間後(約メモリ容量の半
分の時間)に読出されてゆく。この場合、バッファメモ
リへの書込みクロック信号はテープからの再生ディジタ
ル信号に同期したクロック信号であるため、当然再生デ
ィジタル信号と同様ワウ・フラッタ成分を含んでいる。
しかし、バッファメモリからの読出しクロック信号に水
晶振動子等で作られた非常に安定なりロック信号を用い
ることにより、バッファメモリから読出される再生ディ
ジタル信号は、ワウ・フラッタ成分を含まない信号とす
ることができる。その結果、この読み出されたディジタ
ル信号から変換されるアナログ信号も当然ワウ・フラッ
グの影響を受けないことになる。
上述のようにPCM記録再生装置においては、再生時(
Cバッファメモリを備えた時間軸補正回路を通すことに
より、テープ走行によるワウ・フラッタの影響を受けな
い再生ディジタル信号を得ることができる。しかし、バ
ッファメモリへの書込みクロック信号と読出しクロック
信号の周波数が異なり、書込みクロック信号の周波数の
方が高くなれば、読出しが追いつかなくなり)くラフア
メモリがオーバフローし、また反対に書込みクロック信
号の周波数の方が低くなれば、書込む方が追いつかなく
なりバッファメモリが空の状態になるということが生じ
る。そこで、常にバッファメモリへの書込みクロック信
号と読出しクロック信号の周波数を同じにする必要があ
る。言い換えれば、バッファメモリの読出しクロック信
号の周波数は水晶振動子等より作るだめ一定であるから
、ノクツファメモリへの書込みクロック信号、すなわち
テープからの再生ディジタル信号の周波数を常に一定に
保つ必要があるということである・そのためには、テー
プの走行速度を常に一定に保つ必要があるわけであるが
、前述したような一般の磁気記録再生装置で用いられて
いるFGを用いた制御方式では、キャプスタンとテープ
とのすべり量の変化等により、常に一定の速度で安定し
て長時間走行するという保障はなく、その結果バッファ
メモリがオーバーフローまたは空になるということが起
り得る。
そこで、テープ上に水晶振動子等より作った基準クロッ
ク信号を記録し、その再生基準クロック信号をカウント
ダウンするか、あるいは音声の再生ディジタル信号から
のクロック信号をカウントダウンして、前述のFCの出
力信号の代りに用いて制御する方式がある。すなわち、
水晶振動子等で作った基準信号と、テープ上に記録した
信号を再生して作った信号とで、サーボをかけるわけで
あるが、テープ上から再生された信号も水晶振動子等よ
り作り記録された信号であるだめ、前述のバッファメモ
リの書込みクロック信号と読出しクロック信号の周波数
を容易に同じにすることができ、バッファメモリがオー
バフローまたは空になることを防ぐことができる。
しかし、テープ上からの再生信号をFCの出力信号のか
わりに用いるため、ドロップアウト等により再生信号が
欠落した場合などには、サーボが外れテープ速度が変化
し、その結果バッファメモリの書込みクロック信号と読
出しクロック信号の周波数が異なりバッフ7メモリがオ
ーバーフローまたは空になることがあるという問題点が
あった。
本発明は簡単な回路構成で以上のような問題点を解決す
るテープ走行速度制御装置を提供するものである。
以下本発明の一実施例について第2図を用いて説明する
11はバッフ7メモリで再生ディジタル信号の時間軸補
正を行う。12は書込みアドレスカウンタでテープから
の再生ディジタル信号と同期した書込みクロック信号1
3によりカウントされ、バッフ7メモリ11へのテープ
からの再生ディジタル信号の書込みアドレスを指定する
。14は読出しアドレスカウンタで水晶振動子等による
基準クロック信号発生回路16からのクロック信号を分
周回路16でカウントダウンした読出しクロック信号1
7によりカウントされ、バッファメモリ11からの再生
ディジタル信号の読出しアドレスを指定する。18は減
算回路で書込みアドレスカウンタ12のアドレスと読出
しアドレスカウンタ14のアドレスとの減算を行う。1
9は分周回路で基準クロック信号発生回路15からのク
ロック信号2oをカウントダウンする。21はキャプス
タンモータ駆動回路で分周回路19からの信号22の周
波数に同期してテープを走行させる。
次に本実施例の構成による動作を説明する。今、パンツ
アメモリ11の容量を100とした場合を考えると、最
初書込みアドレスカウンタ12と読出しアドレスカウン
タ14とのアドレスの差を5oに設定する。すなわち、
書込みアドレスカウンタ12のアドレスが80の場合、
読出しアドレスカウンタ14のアドレスは30である。
そして書込みアドレスカウンタ12はテープからの再生
ディジタル信号と同期した書込みクロック信号13によ
りカウントされているため、書込みアドレスカウンタ1
2のアドレスはテープ速度の変化に追従して変化するわ
けであるが、書込みアドレスと読出しアドレスが重なら
ない範囲(±49)内にテープ速度の変動量が入ってい
れば、バッファメモリがオーバーフローまだは空になる
ことはない。すなわち、バッファメモリの容量はテープ
速度の変動量により決定される。
一方減算回路18では、常に書込みアドレスカウンタ1
2のアドレスと読出しアドレスカウンタ14のアドレス
との差を出力している。すなわち50士書込みアドレス
の変動分が出力されているわけである。分周回路19で
はこの減算回路18からの信号を分周比として基準クロ
ック信号発生回路15からのクロック信号20をカウン
トダウンしておシ、このクロック信号20の周波数をN
とすれば、分周回路19の出力信号22の周波数はN/
(50±α)となる。なおαは書込みアドレスの変動分
で、テープが定速走行時は0である。
そこでテープ速度が早くなった場合を考えると、テープ
速度が早くなれば再生ディジタル信号の周波数が高くな
り、これと同期した書込みクロック信号13の周波数も
高くなり、書込みアドレスカウンタ12が読出しアドレ
スカウンタ14よリモ早くカウントするため、書込みア
ドレスと読出しアドレスとの差は大きくなる。たとえば
、減算回路18の出力が52となる。すると分周回路1
9の出力信号22の周波数ばN152となり、定速時の
N150よりも低くなる。その結果、キャプスタンモー
タ駆動回路21はテープ速度を遅くする方向に動作し、
一定速度となる。
反対にテープ速度が遅くなった場合は、書込みクロック
信号13の周波数が低くなり、書込みアドレスカウンタ
12が読出しアドレスカウンタ14よりも遅くカウント
することになり、書込みアドレスと読出しアドレスとの
差は小さくなり、減算回路18の出力は50以下となる
。その結果、分周回路19の出力信号22の周波数はN
150よりも高くなり、キャプスタンモータ駆動回路2
1はテープ速度を早くする方向に動作し一定速度となる
このように、バッファメモリ11の書込みアドレスと読
出しアドレスとの差が常に50になるようにテープ速度
が制御されることにより、バッフアメモリ11がオーバ
ーフローまたは空になることを防ぐことができる。また
、ドロップアウト等により書込みアドレスが急に変化し
た場合にも、同様の動作により、書込みアドレスと読出
しアドレスとの差が常に一定になるように制御される。
上記の実施例からも明らかなように本発明は、テープ走
行のワウ・フラッタを吸収する時間軸補正回路のバッフ
ァメモリの書込みアドレスと読出しアドレスとの差を、
テープ速度の基準信号を作る分周回路の分周比として用
いることによりテープ速度を制御するという簡単な回路
構成により、テープ走行のワウ・フラッタを吸収するバ
ッファメモリがオーバーフローまだは空になることを防
止することができ、テープの走行速度を一定にすること
ができる優れたテープ走行速度制御装置を提供できるも
のである。
【図面の簡単な説明】
第1図Cカッ(イ)はバッファメモリの動作状態を説明
するだめの模式図、第2図は本発明の一実施例における
テープ走行速度制御装置のブロック図である。 11・・・・・・バッファメモリ、12・・・・・書込
みアドレスカウンタ、14・・・・・読出しアドレスカ
ウンタ、16・・・・・・基準クロック信号発生回路、
18・・・・・・減算回路、19・・・・・・分周回路
、21・・・・・・キャプスタンモータ駆動回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名−−
稼 法

Claims (1)

    【特許請求の範囲】
  1. アナログ信号をディジタル信号に変換して記録されたテ
    ープから再生された再生ディジタル信号の時間軸補正を
    行うだめのバッファメモリと、このバッファメモリの書
    込みアドレスを指定する第1のアドレスカウンタと、読
    出しアドレスを指定する第2のアドレスカウンタと、こ
    の2つのアドレスカウンタのアドレスの差を計算する減
    算回路と、基準クロック信号をカウントダウンする分周
    回路と、この分周回路の出力をテープ走行速度の基準信
    号とするテープ走行駆動装置とを有し、前記減算回路の
    出力で前記分周回路の分周比を制御することによシテー
    プ走行速度を制御することを特徴とするテープ走行速度
    制御装置。
JP56202714A 1981-12-15 1981-12-15 テ−プ走行速度制御装置 Pending JPS58102357A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56202714A JPS58102357A (ja) 1981-12-15 1981-12-15 テ−プ走行速度制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56202714A JPS58102357A (ja) 1981-12-15 1981-12-15 テ−プ走行速度制御装置

Publications (1)

Publication Number Publication Date
JPS58102357A true JPS58102357A (ja) 1983-06-17

Family

ID=16461933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56202714A Pending JPS58102357A (ja) 1981-12-15 1981-12-15 テ−プ走行速度制御装置

Country Status (1)

Country Link
JP (1) JPS58102357A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61198471A (ja) * 1985-02-27 1986-09-02 Sony Corp 時間軸補正回路
US8961006B2 (en) 2003-06-13 2015-02-24 Welldynamics, B.V. Fiber optic sensing systems and methods

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61198471A (ja) * 1985-02-27 1986-09-02 Sony Corp 時間軸補正回路
US8961006B2 (en) 2003-06-13 2015-02-24 Welldynamics, B.V. Fiber optic sensing systems and methods

Similar Documents

Publication Publication Date Title
US6061312A (en) Disk reproducing apparatus controlling read signal from a disk by using demodulated identifying signal and stored identifying signal in a memory
JPS58102357A (ja) テ−プ走行速度制御装置
JPH04168499A (ja) 時間軸圧縮伸長装置
JPH01232501A (ja) ビデオ信号の記録バイアスを自動的に最適化する方法およびこの方法を実施する装置
KR960008790A (ko) 디스크재생장치
JPH0231381A (ja) ディジタル信号再生装置
KR0133412B1 (ko) 브이씨알의 엑스거리 자동조정방법 및 장치
JP2874658B2 (ja) データ再生装置
JPH05217339A (ja) データ再生装置
JP3080648B2 (ja) 光学式ディスクの再生速度の切換装置
JPH01149263A (ja) ディジタルデータレコーダ
JPH08106727A (ja) ディスク再生装置
KR970005048Y1 (ko) 가변속 데이타 기록재생장치
JP2578546Y2 (ja) 光デイスク再生装置
JP2689441B2 (ja) 自動記録レベル表示装置
JP2648060B2 (ja) ディスクプレーヤの再生ポーズ回路
JPH04186563A (ja) ディジタルデータ再生装置
JPH03260954A (ja) 記録再生装置
JPH02110866A (ja) 光ディスク再生装置
JPS6059570A (ja) デジタルオ−デイオ信号再生装置
JPH0714308A (ja) ディスク再生装置における早送り方法
JPS57152576A (en) Address reproducing system of pcm sound record reproducer
JPH05166283A (ja) デジタルオーディオ信号再生装置
JPS6151665A (ja) M/tデ−タ読み取り装置
JPH0445302U (ja)