JPH04167774A - 撮像装置 - Google Patents
撮像装置Info
- Publication number
- JPH04167774A JPH04167774A JP2291726A JP29172690A JPH04167774A JP H04167774 A JPH04167774 A JP H04167774A JP 2291726 A JP2291726 A JP 2291726A JP 29172690 A JP29172690 A JP 29172690A JP H04167774 A JPH04167774 A JP H04167774A
- Authority
- JP
- Japan
- Prior art keywords
- sample
- solid
- output
- circuit
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002950 deficient Effects 0.000 claims abstract description 15
- 238000006243 chemical reaction Methods 0.000 claims abstract description 14
- 238000003384 imaging method Methods 0.000 claims description 15
- 238000005070 sampling Methods 0.000 claims 2
- 230000000694 effects Effects 0.000 abstract description 4
- 230000002411 adverse Effects 0.000 abstract 2
- 230000007547 defect Effects 0.000 abstract 2
- 101000857682 Homo sapiens Runt-related transcription factor 2 Proteins 0.000 abstract 1
- 102100025368 Runt-related transcription factor 2 Human genes 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＣＣＤなとの固体撮像素子を用いるビデオカ
メラ、スチルビデオカメラ等の撮像装置に関し、特にそ
の固体撮像素子の欠陥画素による信号のキズを補正する
信号処理に関するものである。
メラ、スチルビデオカメラ等の撮像装置に関し、特にそ
の固体撮像素子の欠陥画素による信号のキズを補正する
信号処理に関するものである。
従来、固体撮像素子の欠陥画素による信号のキズ補正回
路は、第４図、第５図に示す構成、動作になっている。
路は、第４図、第５図に示す構成、動作になっている。
第４図において、１は固体撮像素子としてのＣＣＤ、２
はサンプルホールド回路、７はアナログ処理回路である
。ＣＣＤ １の出力を第５図（ｉ）に示す。同図におい
て、ａはリセットレベル、ｂはフィールドスルーレベル
、Ｃは信号成分を示し、ｄで表される部分か欠陥画素に
よる信号のキズ（白キズ）部分である。この信号に対し
、第５図（ｉｉ）に示すサンプルホールドパルスをキズ
部分に対応する位置（点線部分）で欠くようにすること
で前値補間を行っている。この際、サンプルホールド回
路２の出力は第５図（ｉｉｉ）に示す波形図となる。
はサンプルホールド回路、７はアナログ処理回路である
。ＣＣＤ １の出力を第５図（ｉ）に示す。同図におい
て、ａはリセットレベル、ｂはフィールドスルーレベル
、Ｃは信号成分を示し、ｄで表される部分か欠陥画素に
よる信号のキズ（白キズ）部分である。この信号に対し
、第５図（ｉｉ）に示すサンプルホールドパルスをキズ
部分に対応する位置（点線部分）で欠くようにすること
で前値補間を行っている。この際、サンプルホールド回
路２の出力は第５図（ｉｉｉ）に示す波形図となる。
しかしながら、前記従来例においては、サンプルホール
ド回路を用いてアナログ的な前値補間を行うため、その
性能はサンプルホールド回路の性能（アバーヂャ・デイ
レイ、ドループ・レート等）によって左右されることに
なり、また、ノイズの影響を受けやずいという問題があ
った。
ド回路を用いてアナログ的な前値補間を行うため、その
性能はサンプルホールド回路の性能（アバーヂャ・デイ
レイ、ドループ・レート等）によって左右されることに
なり、また、ノイズの影響を受けやずいという問題があ
った。
本発明は、このような問題に鑑みてなされたもので、サ
ンプルホールド回路の性能に左右されることのない、ノ
イ、ズに強い、欠陥画素の信号のキズ部分の補間手段を
有する撮像装置を提供することを目的とするのである。
ンプルホールド回路の性能に左右されることのない、ノ
イ、ズに強い、欠陥画素の信号のキズ部分の補間手段を
有する撮像装置を提供することを目的とするのである。
本発明では、前記目的を達成するため、撮像装置をつき
の（１）、（２）のとおりに構成する。
の（１）、（２）のとおりに構成する。
（１）固体撮像素子と、該固体撮像素子の出力をサンプ
ルホールドするサンプルホールド手段と、該サンプルホ
ールド手段の出力をアナロクーディシタル変換するＡ−
Ｄ変換手段と、前記固体撮像素子の欠陥画素の位置に対
応するパルスを欠くクロックパルス列を前記Ａ−Ｄ変換
手段に供給するパルス発生手段とを備えた撮像装置。
ルホールドするサンプルホールド手段と、該サンプルホ
ールド手段の出力をアナロクーディシタル変換するＡ−
Ｄ変換手段と、前記固体撮像素子の欠陥画素の位置に対
応するパルスを欠くクロックパルス列を前記Ａ−Ｄ変換
手段に供給するパルス発生手段とを備えた撮像装置。
（２）固体撮像装置と、該固体撮像素子の出力をサンプ
ルホールドするサンプルホールド１段と、該サンプルホ
ールド手段の出力をアナログ−ディジタル変換するＡ−
Ｄ変換手段と、該Ａ−Ｄ変換手段の出力をラッチするラ
ッチ手段と、前記固体撮像素子の欠陥画素の位置に対応
するパルスを欠くクロックパルス列を前記ラッチ手段に
供給するパルス発生手段とを備えた撮像装置。
ルホールドするサンプルホールド１段と、該サンプルホ
ールド手段の出力をアナログ−ディジタル変換するＡ−
Ｄ変換手段と、該Ａ−Ｄ変換手段の出力をラッチするラ
ッチ手段と、前記固体撮像素子の欠陥画素の位置に対応
するパルスを欠くクロックパルス列を前記ラッチ手段に
供給するパルス発生手段とを備えた撮像装置。
前記（１）の構成によれば、欠陥画素の位置ではＡ−Ｄ
変換手段が変換動作せず、欠陥画素による信号のキズ部
分が前値補間され、前記（２）の構成によれば、欠陥画
素の位置ではラッチ手段かラッチ動作せず、欠陥画素に
よる信号のキズが前値補間される。
変換手段が変換動作せず、欠陥画素による信号のキズ部
分が前値補間され、前記（２）の構成によれば、欠陥画
素の位置ではラッチ手段かラッチ動作せず、欠陥画素に
よる信号のキズが前値補間される。
以下この発明を実施例により詳しく説明する。
第１図は本発明の第１実施例である°゛撮像装置°゛の
ブロック図である。
ブロック図である。
第１図において、１は固体撮像素子であるＣＣＤ、２は
ＣＣＤ １の信号をサンプルホールドするＳ／Ｈ回路、
３はＳ／Ｈ回路２の出力をアナログ−ディジタル変換す
るＡ−Ｄ変換器、４はＡ−Ｄ変換器３のディジタル出力
のバッファとなるラッチ回路、５はラッチ４の出力を得
てディジタル信号処理を行うＤＳＰ （ディジタル・シ
グナル・プロセッサ）、６はＣＣＤＩ、Ｓ／Ｈ回路２、
Ａ−Ｄ変換器３．ラッチ４．ＤＳＰ回路５の各ブロック
にパルスを供給するクロック回路（パルス発生回路）で
ある。第２図は第１図で示される回路構成の各ブロワつ
ての信号波形及びパルスを示すものである。
ＣＣＤ １の信号をサンプルホールドするＳ／Ｈ回路、
３はＳ／Ｈ回路２の出力をアナログ−ディジタル変換す
るＡ−Ｄ変換器、４はＡ−Ｄ変換器３のディジタル出力
のバッファとなるラッチ回路、５はラッチ４の出力を得
てディジタル信号処理を行うＤＳＰ （ディジタル・シ
グナル・プロセッサ）、６はＣＣＤＩ、Ｓ／Ｈ回路２、
Ａ−Ｄ変換器３．ラッチ４．ＤＳＰ回路５の各ブロック
にパルスを供給するクロック回路（パルス発生回路）で
ある。第２図は第１図で示される回路構成の各ブロワつ
ての信号波形及びパルスを示すものである。
前記構成において、ＣＣＤ １の信号出力が第２図（ｉ
）に示され、ここでａはリセットレベル、ｂはフィール
ドスルーレベル 分、ｄは欠陥画素による信号の白キズ部分を表わす。第
２図（ ｉｉ）はＳ／Ｈ回路２に供給されるＳ／Ｈパル
スであり、その結果Ｓ／Ｈ回路２の出力は（ｉｉＤ に
示される波形となる。ここでｄ′で示される部分が白キ
ズ相当部分である。
）に示され、ここでａはリセットレベル、ｂはフィール
ドスルーレベル 分、ｄは欠陥画素による信号の白キズ部分を表わす。第
２図（ ｉｉ）はＳ／Ｈ回路２に供給されるＳ／Ｈパル
スであり、その結果Ｓ／Ｈ回路２の出力は（ｉｉＤ に
示される波形となる。ここでｄ′で示される部分が白キ
ズ相当部分である。
Ａ−Ｄ変換器３には、（ｉＶ）に示されるような白キズ
相当部分のパルスの欠けた（点線部分）パルス列がクロ
ック回路６から供給され、結果Ａ−Ｄ変換器３の出力は
（Ｖ）に示すようなキズ部分が前値補間された形となり
、ラッチ４て（Ｖｉ）に示すパルスで打ち直すことで（
Ｖｉｉ）に示されるような出力信号が得られ、ＤＳＰ回
路５で処理される。
相当部分のパルスの欠けた（点線部分）パルス列がクロ
ック回路６から供給され、結果Ａ−Ｄ変換器３の出力は
（Ｖ）に示すようなキズ部分が前値補間された形となり
、ラッチ４て（Ｖｉ）に示すパルスで打ち直すことで（
Ｖｉｉ）に示されるような出力信号が得られ、ＤＳＰ回
路５で処理される。
つぎに、本発明の第２実施例について説明する。
本実施例の全体構成は、クロック回路を除いて第１図と
同様てあり、第３図はその化３波形及びパルスを示すも
のである。
同様てあり、第３図はその化３波形及びパルスを示すも
のである。
第３図において、（ｉ）〜（ｉｉｉ）までは第１実施例
の第２図と同様てあり、Ａ−Ｄ変換器３へ第３図（１ｖ
）に示すパルスを与えることでＡ−Ｄ変換器３の出力は
、（Ｖ）に示すものとなる。ここでｎ′で示されるデー
タか白キズに対応するデータである。つきにラッチ４に
て、（Ｖｉ）に示ずキズ相当部分のパルスの欠けたパル
ス列を供給することて（Ｖｉｉ）に示す波形か得られ、
キズ部分のデータの前値補間を行うことかてきる。
の第２図と同様てあり、Ａ−Ｄ変換器３へ第３図（１ｖ
）に示すパルスを与えることでＡ−Ｄ変換器３の出力は
、（Ｖ）に示すものとなる。ここでｎ′で示されるデー
タか白キズに対応するデータである。つきにラッチ４に
て、（Ｖｉ）に示ずキズ相当部分のパルスの欠けたパル
ス列を供給することて（Ｖｉｉ）に示す波形か得られ、
キズ部分のデータの前値補間を行うことかてきる。
なお、以上の各実施例は、白キズの補間に関するもので
ある力釈木発明はこれに限定されるものではなく、黒キ
ズ等の補間にも適用てきることはいうまでもない。
ある力釈木発明はこれに限定されるものではなく、黒キ
ズ等の補間にも適用てきることはいうまでもない。
以上説明したように、本発明によれば、Ａ−Ｄ変換手段
もしくはラッチ手段においてテイシタル的に信号処理を
行フているのて、サンプルホールド回路の＋［能に左右
されることなく、またノイズに影響されることなく、欠
陥画素による信号のキズを前値補間することができる。
もしくはラッチ手段においてテイシタル的に信号処理を
行フているのて、サンプルホールド回路の＋［能に左右
されることなく、またノイズに影響されることなく、欠
陥画素による信号のキズを前値補間することができる。
第１図は本発明の第１実施例のブロック図、第２図は同
実施例の信号波形及びパルスを示す図、第３図は本発明
の第２実施例の信号波形及びパルスを示す図、第４図は
従来例のブロック図、第５図は同従来例の信号波形及び
パルスを示す図である。 １・・・・・・固体撮像装置 ２・・・・・・サンプルホールド回路 ３・・・・・・Ａ−Ｄ変換器 ４・・・・・・ラッチ回路
実施例の信号波形及びパルスを示す図、第３図は本発明
の第２実施例の信号波形及びパルスを示す図、第４図は
従来例のブロック図、第５図は同従来例の信号波形及び
パルスを示す図である。 １・・・・・・固体撮像装置 ２・・・・・・サンプルホールド回路 ３・・・・・・Ａ−Ｄ変換器 ４・・・・・・ラッチ回路
Claims (2)
- （１）固体撮像素子と、該固体撮像素子の出力をサンプ
ルホールドするサンプルホールド手段と、該サンプルホ
ールド手段の出力をアナログ−ディジタル変換するＡ−
Ｄ変換手段と、前記固体撮像素子の欠陥画素の位置に対
応するパルスを欠くクロックパルス列を前記Ａ−Ｄ変換
手段に供給するパルス発生手段とを備えたことを特徴と
する撮像装置。 - （２）固体撮像装置と、該固体撮像素子の出力をサンプ
ルホールドするサンプルホールド手段と、該サンプルホ
ールド手段の出力をアナログ−ディジタル変換するＡ−
Ｄ変換手段と、該Ａ−Ｄ変換手段の出力をラッチするラ
ッチ手段と、前記固体撮像素子の欠陥画素の位置に対応
するパルスを欠くクロックパルス列を前記ラッチ手段に
供給するパルス発生手段とを備えたことを特徴とする撮
像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2291726A JPH04167774A (ja) | 1990-10-31 | 1990-10-31 | 撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2291726A JPH04167774A (ja) | 1990-10-31 | 1990-10-31 | 撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04167774A true JPH04167774A (ja) | 1992-06-15 |
Family
ID=17772602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2291726A Pending JPH04167774A (ja) | 1990-10-31 | 1990-10-31 | 撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04167774A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7595824B2 (en) | 2004-07-28 | 2009-09-29 | Kabushiki Kaisha Toshiba | Signal processor, data processor, and solid state image sensor |
-
1990
- 1990-10-31 JP JP2291726A patent/JPH04167774A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7595824B2 (en) | 2004-07-28 | 2009-09-29 | Kabushiki Kaisha Toshiba | Signal processor, data processor, and solid state image sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6323900B1 (en) | Digital camera with analog and digital clamp circuit | |
| JP2004350105A (ja) | 信号処理装置、および電子カメラ | |
| JPH04167774A (ja) | 撮像装置 | |
| JPH06303531A (ja) | 固体撮像素子の画素欠陥補正装置 | |
| JPH04115785A (ja) | 輝点検出装置 | |
| JPH04345383A (ja) | 画像欠陥補正回路 | |
| JP2808814B2 (ja) | 欠陥画素の位置検出装置 | |
| JPS61261974A (ja) | 固体撮像素子の点キズ検出回路 | |
| JPH09181977A (ja) | 固体撮像装置 | |
| JPH06292065A (ja) | アナログ−ディジタル変換用クロック信号発生装置 | |
| JP3705326B2 (ja) | 欠陥画素補正装置およびその方法 | |
| JP3158325B2 (ja) | 固体撮像素子の欠陥補正装置及び欠陥補正方法 | |
| JPH01258557A (ja) | 画像読取装置 | |
| JP2947663B2 (ja) | Ｃｃｄカメラシステム | |
| JP2890736B2 (ja) | 撮像信号処理回路 | |
| JP2000013691A (ja) | 固体撮像装置 | |
| JP3227809B2 (ja) | 固体撮像素子の欠陥補正装置及び固体撮像装置 | |
| JPH0324892A (ja) | 撮像装置 | |
| JPH0282881A (ja) | イメージセンサ | |
| JPH066685A (ja) | 固体撮像素子の欠陥補正装置 | |
| JPS633569A (ja) | シエ−デイング補正装置 | |
| JPH04258093A (ja) | 映像信号処理回路 | |
| JP2001157116A (ja) | 白欠陥補正回路 | |
| JPH0622226A (ja) | 固体撮像素子の欠陥補正装置 | |
| JP2002281235A (ja) | 画像読み取り装置 |