JPS633569A - シエ−デイング補正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、撮像装置を用いた画像入力装置に係り、高精
度にしかも実時間でシェーディングを補正するのに好適
なシェーディング補正装置に関する。

〔従来の技術〕

従来の装置は、特開昭５８−２０９２６８に示されてい
るようにアナログ方式、ディジタル方式がある。

アナログ方式では三角波などを用いて２次元的に傾斜し
た背景を作り、暗部を強制的に明るくする方法等がある
。ディジタル方式では量子化されたディジタル信号に対
して補正係数を乗するという方法が第１９回日本ＭＥ学
会大会論文集３−Ｄ−３（１９８０）における上山明英
他による″新型自動細胞診装置″における画像入力部で
述べられている。

また、特開昭５８−２０９２６８号で述べられているシ
ニーディング補正方式は先ず基準画像として白地無地の
画像を撮像しビデオカメラの出力をＡＤ変換しメモリに
記憶し、次に、観測すべき画像を撮像する際にはメモリ
に記憶された内容をビデオカメラの走査位置に対応して
読み出しＤＡ変換しビデオカメラの出力信号を除算器で
アナログ的に除算する方式である。この時、画像を縦横
各々数１０ないし１００位に分割している。

〔発明が解決しようとする問題点〕

上記従来技術のうちアナログ方式は複雑なシェーディン
グ現象を補正できないという問題があり、ディジタル方
式は後述するような中心部２周辺部での量子化精度の差
は認識していない。また、ディジタル信号での乗算を行
うことから実時間性に問題がある。

特開昭５８−２０９２６８号で述べらている方式は入力
・補正係数共にアナログ信号で、アナログ的に除算を行
うために補正精度劣化の問題が残る。また、画像の分割
の仕方が荒いことから精度の良いシェーディング補正を
実行できないという問題がある。

映像信号の黒レベルがペデスタルレベルからオフセット
を持っているために生じる誤差について認識していない
ため補正誤差が生じるという問題もある。また、ディジ
タル・アナログ変換器の出力信号に含まれるブリッヂに
関する配慮がされておらず、精度劣化の問題がある。

本発明の目的は上記問題点を解決し、撮像装置。

レンズなどにより生じる複雑なシェーディング現象を簡
単な構成で高精度にしかも実時間で補正するシェーディ
ング補正装置を提供することにある。

〔問題点を解決するための手段〕

本発明では、撮像装置の出力である映像信号を直流再生
回路でペデスタルレベルを固定し、同時に黒レベルがＯ
ｖとなるようにレベルシフトを行う。このレベルシフト
された信号に対して、予め算出したシェーディング補正
係数を格納しであるメモリの内容を乗算型ＤＡ変換器を
用いて乗算し、シェーディング補正を行う、この乗算型
ＤＡ変換器の出力信号をサンプルホールド回路でホール
ドすることによって乗算型Ｄ　Ａ変換器のディジタル入
力が変化するのに対応して生じる可能性があるブリッヂ
を除去する。ブリッヂを除去したサンプルボールド回路
の出力信号にはサンプリングクロックに対応して生じる
ノイズが含まれる可能性があるので低域通過フィルタに
よって除去する。このようにして上記目的を達成する。

〔作用〕

撮像装置の出力信号は光電変換面、レンズ等の影響で中
心部では明るく周辺部では暗いというシェーディング現
象がある。第２図（ａ）に均一な面照明を撮像した場合
の中心を通る１ラインの画像信号をモデル化したものを
示す。

シェーディング現象を受けた撮像装置の出力信号Ｉ（ｘ
、ｙ）は Ｉ（ｘ、　ｙ）＝Ｋ（ｘ、　ｙ）・Ｆ（ｘ、　ｙ）＋Ｂ
（ｘ、　ｙ）と表わされる。ここで。

Ｋ（ｘ、ｙ）はシェーディング現象による係数（照明む
ら、レンズ、撮像面の感度 −、むらによる） ・Ｆ（ｘ、′ｙ’）はシェーディング現象を受けない映
像信号 Ｂ（ｘ、ｙ）は黒レベル である。

シェーディング現象を補正するにはＫ（ｘ、ｙ）がわか
ればシェーディング現像を受けない映像信号Ｆ（ｘ、ｙ
）を Ｆ（ｘ、　ｙ）＝（１（ｘ、　ｙ）−Ｂ（ｘ、　ｙ））
・−Ｋ　（Ｘ　ｔ　ｙ　） ＝（Ｉ（ｘ、　ｙ）−Ｂ（ｘ、　ｙ））・Ｋ’　（ｘ、
　ｙ）で求めることができる。ここでに’　（ｘ　ｒ　
ｙ　）＝　１／Ｋ（ｘ、ｙ）である。

このに’　（ｘｔ　ｙ）を求めるためにはＦ（ｘ、ｙ）
が対象画像全面で一定である画像（例えば均一な面照明
画像Ｗ）を基準画像として撮像し、その撮像装置出力信
号Ｉｖ（ｘ、ｙ）からＫ（ｘ＋ｙ）はで求まり、 ｌ　　　　　　Ｗ　　Ｂ（ｘ、　ｙ’）Ｋ　’　（ｘ　
、　ｙ　）　＝−＝□ Ｋ（ｘ、　　ｙ）　　　Ｉｗ（Ｘｓ　　ｙ）　　　３（
ｘ、　　ｙ）と求まる。

即ち、Ｋ’（ｘ、ｙ）を用いてシェーディング補正は Ｆ（ｘ、　ｙ）＝（Ｉ（ｘ、　ｙ）−Ｂ（ｘ、　ｙ））
・Ｋ’　（ｘ、　ｙ）Ｗ−Ｂ（ｘ、ｙ） Ｋ’　（ｘ、　ｙ）＝ Ｉｗ（ｘ＋　ｙ）　　Ｂ（ｘ、　ｙ） で実行できる。

上記のシェーディング補正をディジタル演算で実時間で
行うとすると大規模で複雑な構成となる。

しかも、第２図（ｂ）に示す信号を量子化した後シェー
ディング補正係数に′（ｘ、ｙ）を乗算して第２図（０
）に示す信号にする。そのため番こ第２図（ｂ）の段階
では量子化精度は一定である力１周辺と中心で値の異な
るシェーディング補正係数に’（ｘ、ｙ）を乗算するこ
とによって第３図番こ示すように実質的な量子化精度は
中心部で細かく周辺部で粗くなり、中心部と周辺部で量
子化精度力１異なることになる。

そこで本発明では、中心部と周辺部での量子化精度を均
一にする（全面で量子化精度で等しくする）ために第２
図（ｂ）の信号の段階での量子化は行わず、シェーディ
ング補正係数に’（ｘ、ｙ）を乗算した後の第２図（ｃ
）の信号の段階で量子化している。また、アナログ信号
の段階で実行することができ、黒レベルも考慮している
ので高精度なシェーディング補正を実行できる。

本発明では、乗算を行う素子として、アナログ入力信号
にディジタル入力信号を乗算してアナログ出力信号を得
ることができる乗算型ディジタルアナログ変換器を用い
ているので簡単な構成でシェーディング補正を実行する
ことができる。

ここで、乗算型ディジタル・アナログ変換器はディジタ
ル・アナログ変換器のリファレンス入力を可変にし、ア
ナログ入力信号をリファレンス入力として入力し、ディ
ジタル入力信号により利得制御を行うものである。第４
図に４ビット乗算型ディジタル・アナログ変換器の一構
成例を示す。

アナログ入力信号Ａｉｎをラダー抵抗（Ｒ，２Ｒ。

４Ｒ，８Ｒ）で分割し、ディジタル入力信号ＤＩｎによ
って分割された入力信号各々を接、断することによりデ
ィジタル入力信号Ｄ　ｒ　ｎとアナログ入力信号Ａ　ｓ
　ｎを乗算しアナログ出力信号Ａｏｕｔに出力する。第
５図には乗算型ディジタルアナログ変換器のディジタル
入力信号Ｄｉｎとアナログ入力信号Ａｚｎとアナログ出
力信号Ａ　ｏ　ｕ　ｔの間の入出力特性を示す。

乗算型ディジタル・アナログ変換器は通常のディジタル
アナログ変換器と同様に第６図（ｂ）に示すディジタル
入力が変化するタイミングで第６図（ｃ）に示すような
ブリッヂが生じ誤動作をおこす可能性がある。このブリ
ッヂにはディジタル入力が変化する繰り返し周波数成分
と繰り返し周波数よりもかなり高い過渡現象に伴う周波
数成分が含まれる。このアナログ出力信号に含まれるブ
リッヂを周波数領域で分離しようとすると過渡現象に伴
う周波数成分は除去できるがディジタル入力の繰り返し
周波数成分はアナログ入力信号の信号帯域の最高周波数
よりも低い場合には周波数領域で分離することはできな
い。そこでブリッヂが持っている過渡現象に伴う周波数
成分が高い周波数であり、過渡現象が短時間で収束する
ことに着目し、過渡現象を避けてアナログ出力信号をサ
ンプルホールド回路によりサンプリングし、ブリッヂの
影響がサンプルホールド回路出力に生じないようにすれ
ばブリッヂ除去が可能となる。第６図はタイミングチャ
ート及び模式化した信号波形を示している。このサンプ
ルホールド回路を挿入することにより第６図（ｄ）に示
すサンプリングクロックがサンプルホールド回路の出力
に漏れてブリッヂと同様の現象が生じることがある（第
６図（ｅ）参照）がこの周波数成分はサンプリング周波
数よりも高い周波数であるのでサンプリング周波数をア
ナログ入力信号の信号帯域の最高周波数よりも高い周波
数に選べば周波数領域での分離が可能となり第６図（ｆ
）のように除去できる。このように乗算型ＤＡ変換器の
出力信号に含まれるブリッヂを除去することにより高精
度なシェーディング補正を実行できる。

〔実施例〕

以下、本発明の一実施例を説明する。第１図に全体構成
を示す、第２図には均一な面照明を撮像する場合の中心
を通る１ラインの信号波形の変化を模式化して示しであ
る。

水晶発振器１により発生するクロックを周期信号発生器
２に導くと同期信号発生器２は同期信号を出力する。こ
の同期信号を撮像装置４に導き、この同期信号に基づい
て撮像装置４により撮像する。撮像装置４の出力の映像
信号を直流再生回路５に導き、ペデスタルが変動してい
る映像信号に対して、同期信号発生器２の出力の同期信
号を用いてペデスタルレベルを第２図（ａ）に示すよう
に固定する。同時に第２図（ａ）に示す黒レベルＢがＯ
ｖとなるように（第２図（ｂ）に示すように）レベルシ
フトを行う、第２図（ａ）に示すようにペデスタルレベ
ルを固定した映像信号をＩ（ｘｒｙ）とすると直流再生
回路５の出力信号は第２図（ｂ）に示すようにＩ（ｘ、
ｙ）　　Ｂとなる。

−方、水晶発振器１及び同期信号発生器２の出力を用い
てアドレス発生器３により映像信号に対応するアドレス
を発生する。

第１段階としてまず、シェーディング補正係数格納用メ
モリ７にＣＰＵｌ０を用いてスルーになる一定値を書き
込み、均一な面照明を撮像するようにしておく。アドレ
ス発生器３で発生するアドレスに従ってシェーディング
補正係数格納用メモリ７から上記−定値を乗算型ディジ
タル・アナログ変換器６のディジタル入力に入力する。

乗算型ディジタル・アナログ変換器６は第５図に示す入
出力特性に従って直流再生回路５の出力の映像信号Ｉ（
ｘ、ｙ）　　Ｂにシェーディング補正係数格納用メモリ
７から読み出された一定値を乗算する。

第１段階では均一な面照明を撮像するのでＩ（ｘ。

ｙ）＝Ｉｗ（ｘｔ　ｙ）である。また、シェーディング
補正係数格納用メモリ７から読み出される一定値はスル
ーになるように選ばれているため、乗算型ディジタル・
アナログ変換器６のアナログ入力信号とアナログ出力信
号は等しくなる。即ち、乗算型ディジタル・アナログ変
換器６のアナログ出力信号はＩ（ｘ、ｙ）　　Ｂとなる
。

第１段階では乗算型ディジタル・アナログ変換器６のデ
ィジタル入力は一定値であるのでブリッヂが生じる可能
性はないが水晶発振器１の出力クロックをインバータ１
２で反転し第６図（ｄ）に示すように位相を１８０度ず
らしサンプルホールド回路１１にサンプリングクロック
として入力する。サンプルホールド回路１１は上記のサ
ンプリングクロックに従って乗算型ディジタル・アナロ
グ変換器６の出力信号をサンプリングし、その時の値を
次のサンプリングクロックまで保持する。

このことにより乗算型ディジタル・アナログ変換器８に
入力されるディジタル信号のタイミングに同期して生じ
るブリッヂは除去される。このサンプルホールド回路１
１の出力信号には第６図（ｅ）に示すようなサンプリン
グクロック（第６図（ｄ））に同期したノイズが含まれ
ることがあるので低域通過型フィルタ１３のしゃ断層波
数を第６図（ｄ）に示すサンプリングクロックの周波数
より低く、また第６図（、）に示すアナログ入力信号の
上限周波数よりも高く設定することにより第６図（ｆ）
に示すようにノイズを除去した出力を得ることができる
。

この出力信号を水晶発振器１のクロックに従ってアナロ
グ・ディジタル変換器８で量子化し、アドレス発生器３
のアドレスに対応して画像メモリ９に書き込む。ＣＰＵ
ｌ０はこの画像メモリ９に書き込んだ均一な面照明を撮
像した場合の内容から映像信号のシェーディング効果を
補正する係数に’　（ｘｔ　ｙ）＝　（Ｗ−Ｂ）／（Ｉ
Ｉ（Ｘ、ｙ）−Ｂ）を算出し、シェーディング補正係数
格納用メモリ７にシェーディング補正係数に’　（ｘｔ
　ｙ）を書き込む。

第２段階として任意の画像を撮像する。アドレス発生器
３で発生するアドレスに従ってシェーディング補正係数
に’（ｘ、ｙ）をシェーディング補正係数格納用メモリ
７から乗算型ディジタル・アナログ変換器６のディジタ
ル入力に入力する。乗算型ディジタル・アナログ変換器
６は第５図の入出力特性に従って直流再生回路５の出力
の映像信号Ｉ（ｘ、ｙ）　−Ｂにシェーディング補正係
数格納用メモリ７から読み出された補正係数に’　（ｘ
　ｒ　ｙ）を乗算する。

乗算型ディジタル・アナログ変換器６の出力は（Ｉ（ｘ
、ｙ）　−Ｂ）・Ｋ′（ｘ、ｙ）となる。いま、説明の
ために均一な面照明を撮像する場合について考えるとＩ
（ｘ、ｙ）　　Ｉｗ（ｘ。

ｙ）である。−方、シェーディング補正係数に’　（ｘ
ｔ　ｙ）は に’　　（ｘ、　　ｙ）　　＝　　（Ｗ−Ｂ）／（Ｉｗ
（ｘ、　　ｙ）−Ｂ）であるので、この場合の乗算型デ
ィジタル・アナログ変換器６の出力は ＝Ｗ−Ｂ となり第２図（ｃ）に示すように一定出力でシェーディ
ングを補正できることがわかる。説明のために均一な面
照明を撮像する場合について考えたが、撮像袋ｗ４で撮
像する対象が異なる場合にもシェーディング補正係数：
に’　（ｘｔ　ｙ）は変化しないので対象に対応して乗
算型ディジタル・アナログ変換器６の出力は変化するが
シェーディングは補正されていることは言うまでもない
ことである。

この乗算型ディジタル・アナログ変換器６のディジタル
入力が変化するタイミングでブリッヂが生じる可能性が
あるので第１段階の所で詳述したようにサンプルホール
ド回路１１、低域通過型フィルタ１３によってノイズを
除去する。

この低域通過型フィルタ１３の出力を水晶発振器１のク
ロックに従ってアナログ・ディジタル変換器８で量子化
し、アドレス発生器３のアドレスに対応して画像メモリ
９に書き込む。画像メモリ９の内容はシェーディング補
正された内容となる。

本実施例によれば、シェーディング補正を行った後の信
号をアナログ・ディジタル変換するので中心部９周辺部
でアナログ・ディジタル変換精度が一定となる。

また、乗算型ディジタル・アナログ変換器を用いること
により簡単な構成となる。

しかも、黒レベルを考慮しているので高精度にシェーデ
ィング補正できる。その上、低域通過型フィルタだけで
は除去しきれないブリッヂのもつ低周波ノイズを除去す
ることができるので安定した高精度なシェーディング補
正を実行できる。

乗算型ディジタル・アナログ変換器、シェーディング補
正係数格納用メモリ、サンプルホールド回路、アナログ
・ディジタル変換器を同期信号にあわせて動作させてい
るので実時間で映像信号のシェーディングを補正できる
効果がある。また、基本的には乗算型ディジタル・アナ
ログ変換器のみでシェーディング補正を行っているため
構成部品点数が少なくなる。

〔発明の効果〕

本発明によれば、シェーディング補正後の量子化精度を
一様にできるので高精度な処理が可能となる。また、乗
算型ディジタル・アナログ変換器を用いることにより簡
単な構成で実時間のシェーディング補正を実行できる。

映像信号がもつ黒レベルによる誤差も考慮しているので
高精度なシェーディング補正を行うことが、できる。乗
算型ディジタル・アナログ変換器の出力しこ生じる可能
性があるブリッヂを除去しているので安定した高精度な
信号処理を行うことができる。

【図面の簡単な説明】

第１図は本発明の一実施例の全体構成図、第２図は第１
図における撮像装置出力の映像信号２乗算型ディジタル
・アナログ変換器の入呂力信号波形のモデル化したもの
を示す図、第３図は場所と量子化精度との関係の模式図
、第４図は４ビット乗算型ディジタル・アナログ変換器
の一構成例を示す図、第５図は乗算型ディジタル・アナ
ログ変換器のディジタル入力、アナログ入力、アナログ
出力間の入出力特性を示す図、第６図は乗算型ディジタ
ル・アナログ変換器、サンプルホールド回路、低域通過
型フィルタにおける信号のタイミン第２凪 （脚 第３　記 間延　市・し゛　し 第４　口 名５図 ７アＤズ入９Ａ１６ 第３図 （旬□

Claims (1)

1. 【特許請求の範囲】 １、同期信号により任意の画像を撮像し、撮像された映
   像信号をアナログ・ディジタル変換し、アナログ・ディ
   ジタル変換されたディジタル信号を記憶する画像入力装
   置において、あらかじめ撮像された信号をアナログ・デ
   ィジタル変換し、記憶した後、記憶されているディジタ
   ル信号に基づきシェーディング補正係数を算出する演算
   手段と、該算出された補正係数を記憶しておく記憶手段
   と、撮像された任意の映像信号に対して黒レベルを固定
   する手段と、該固定段の出力と上記補正係数を記憶して
   いる記憶手段の内容を読み出して乗算を行う乗算型ディ
   ジタル・アナログ変換手段と、 乗算型ディジタル・アナログ変換手段の出力に対してサ
   ンプルホールド手段と低周波成分を通過させるフィルタ
   手段 とを有することを特徴とするシェーディング補正装置。