JPH01258557A - 画像読取装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、イメージスキャナ、ディジタル複写機、ファ
クシミリ等に応用され、特に画像読取信号に対する信号
処理に特徴のある原稿読取装置に関する。

〔従来技術〕

第７図に従来例に係るイメージスキャナのアナログ処理
回路を示す。

ＣＣＤＩの受光面に結像された原稿の光学像はＣＣＤＩ
により読み取られる。ＣＣＤ１には転送及びシフトのた
めのタイミングパルスＰが与えられることにより、読み
取られた画像信号出力Ｏ８及び暗出力ＤＯ３が出力され
る。Ｏ８とＤＯ３はバッファ２により差動増幅されるこ
とにより、Ｃ０ＤＩのリセットノイズ等を除去された画
像信号となる。しかし、未だパルス状の信号であり直流
オフセットを有しているため、先ずスイッチＳＷｌによ
りゼロクランプを行う。これは画像信号の０レベルを決
定するもので、通常ＣＯＤ　ＩＪ−１＝ツトバルスの直
後のタイミングで、スイッチＳＷＩをＯＮすることによ
り行う。さらにスイッチＳＷ２とコンデンサＣｓにてサ
ンプルホールドを行う。

これはＣＯＤ出力が画像のレベル（原稿の反射率に比例
した）を正しく示しているタイミングでのみスイッチＳ
Ｗ２をＯＮＬ、コンデンサＣ３にチャージするようにす
る。さらに次のＦＥＴ３は、コンデンサＣ８の電圧をハ
イインピーダンスで受けるためのバッファで、ＦＥＴ３
のソース出力として初めてＯｖを基準としたアナログ画
像信号となる。これはさらにアンプＡ１にて所定の電圧
にレベル設定され、Ｄ／Ａコンバータ４の基準電圧端子
ｒｆに与えられる。Ｄ／Ａコンバータ４のデジタル入力
には、後で説明するシェーディング補正データ５ＤＡＴ
Ａが与えられており、出力■□としては、 Ｖｏａ”　Ｖｏ　Ｘ　Ｓ　Ｄ　ＡＴＡ が与えられる。

Ａ２とＡ５のステージでは、ＣＣＤ１の暗電流出力ＤＯ
３を補償するために、ＣＣＤ１のダミー画素（有効画素
外の光遮蔽された画素で、暗電流成分のみを出力する）
のタイミングでのみＯＮする信号ＤＳを用いて暗電流成
分をサンプルホールドし、それを画像信号ｖＤＡから差
し引く処理を行う、Ａ２の出力Ｖ＋Ｓとしては、ＣＧＤ
Ｉの暗電流成分も取り除いた真のアナログ画像信号が得
られる。

一方、ＣＣＤ１が白基準板の部分を読み出しているタイ
ミングにて、ＯＮするＷＳ信号にて白基準出力をサンプ
ルホールドし、Ａ３と可変抵抗ＶＲにてレベル調整され
た電圧を基準電圧Ｖｒｅｆとして得る。基準電圧Ｖ　ｒ
ｅｆは、画像信号のフルスケールを決定するものである
。次段では、基準電圧Ｖｒｅｆを基準（フルスケール）
としてＶＩＮを画像クロックＶＣＬＫに同期して、Ａ／
Ｄ変換器５でＡ／Ｄ変換す る。Ａ／Ｄの出力として、初めてディジタル画像信号が
得られる。このＡ／Ｄ出力はＲＯＭ６にてデータ変換を
施され、ＶＤＡＴＡを得る。

以上のプロセスにて得られたディジタル画像信号ＶＤＡ
ＴＡは必要に応じてＭＴＦ補正、密度変換等の処理を施
した上で、ライン同期信号（ＬＳＹＮＣ＞及び画像クロ
ック（ＣＬ　Ｋ）とともにイメージスキャナから出力さ
れる。

上述した従来例においては、パルス波形を含んだＣＣＤ
出力から、アナログの画像情報をタイミングだけを拠り
所にして、アナログ的にラッチしてアナログ画像信号を
作り出すため、次のような問題を生じる。

（１）パルス電圧によるリンギングが発生し、これがＣ
ＣＤ出力の画像信号部分にまで入り込む。

（２）画像信号部分をサンプルするタイミング及びゼロ
クランプするタイミングは僅かしかな（、（１）項のリ
ンギングを捕らえてしまう危険がある。

（３）サンプルタイミング、ゼロクランプタイミングの
ためのクロックパルスの僅かなジター（時間的揺らぎ）
が、得られるアナログ画像信号の振幅変動になってしま
う。

以上のような問題はすべてアナログ画像信号上のノイズ
成分として現れ、画像データのＳ／Ｎ比を著しく劣化さ
せる。これを軽減するためには、ローパスフィルタ、伝
送インピーダンスの整合等を考慮する必要があるが、こ
れによって回路の複雑さ、さらに副作用として画像の周
波数特性の劣化をも招くことになる。

〔目的〕

本発明は、上記従来例の欠点を解消し、ＣＯＤ等のイメ
ージセンサ出力からの画像データ抽出を、高Ｓ／Ｎ比、
高信顛性を維持して行うことが出来る原稿読取装置を提
供することを目的とする。

〔構成〕

この目的を達成するために本発明は、各画素ごとの原稿
光学像読取信号を、一つまたは複数の信号線に対して時
系列的に出力するイメージセンサ、該イメージセンサ出
力をＡ／Ｄ変換するためのＡ／Ｄ変換器、Ａ／Ｄ変換出
力から画像信号を取り出すための処理をディジタル的に
行うためのラッチ、減算器、ゲート、ＲＡＭ、ＲＯＭを
含むディジタル処理手段を有することを特徴とする。

以下、本発明の実施例を図面に基づき説明する。

先ず第５図に、本発明に係る原稿読取装置に利用される
イメージセンサとしてのＣＣＤ　（ＴＣＤ１０５Ｃ（東
芝）〕の内部回路を示す、また、ＣＯＤの駆動パルスタ
イミングを第６図に示す。

各画素ごとのフォトダイオードで発生した光電流は蓄積
電極に蓄積され、シフトパルスＳＨが印加されるとアナ
ログシフトレジスタ側に全画素の蓄積電荷がそれぞれ移
送される。シフトレジスタでは転送りロック０１，０２
によりその電荷が順次転送され、出力部に送られる。出
力部では画素ごとの電荷を電圧に変換して、順次Ｏ８端
子から出力する。出力部はリセット機能を持ち、リセッ
トパルスＲ３を印加して各画素間の混じりを無くしてい
る。

実際のＣＣＤ出力波形は、第６図中のＯＳに示すように
なっている。

先ずリセットパルスＲ３印加中（ｔｒ　）はリセットノ
イズと言われる成分が混入して来る。ｔ。

直後のｔｚの期間は出力部が空になるから、画信号のゼ
ロレベルを表すが、実際には直流オフセット電圧Ｖ　Ｏ
Ｃ＋のレベルを有する。その後０１．０２の遷移により
、両信号が現れる。この画信号は負の方向に発生し、そ
の振幅ｖ０が、その画素の蓄積電荷量に比例している。

このｖ６が取り出したい画信号である。このようにＣＯ
Ｄ出力Ｏ８はアナログ画信号レベルにパルス状の電圧が
混入した波形となっている。またこのＣＯＤは補償出力
ＤＯ３を有している。これはダミーの出力部からの出力
であり、Ｏ８と略同じレベルの直流オフセットｖ　ｏｃ
ｔ及びリセットノイズレベルを持つ。但し、画信号は出
力されない。

このようにＣＣＤ出力には、多くのパルス状の成分が含
まれており、これから正確に画像情報（第６図のｖｏ）
を抽出することが必要である。

本発明では、このようなＣＣＤ出力（Ｏ３）から完全に
ディジタル的な処理によって画像信号を取り出し、さら
にＣＯＤによるアナログ画像信号のディジタル化をも同
時に行うことにより、Ｓ／Ｎの優れた画像信号を得るよ
うにしたものである。

第１図（ａ）、　（ｂ）に一実施例に係るイメージセン
サ出力からの画像データ抽出回路ブロックを、第２図（
ａ）、　（ｂ）にそのタイミング図を示す。

第１図（ａ）において、ＣＯＤ出力Ｏ８及び補償出力Ｄ
Ｏ３は、それぞれトランジスタＴｒｉ、Ｔｒ２によるエ
ミッタフォロアのインピーダンス変換回路に入力される
。これはＣＯＤ内部インピーダンスの影響、伝送線路の
影響を少なくするもので状況によっては必要ないことも
あり得る。Ｏ８側はＴｒｉの出力を直接Ａ／Ｄ変換器（
Ａ／Ｄ）のアナログ入力端子ＶＩＮに入力する。ＤＯＳ
側はＴｒ２の出力をタイミングパルスｚＳＰにてサンプ
ルホールドし、Ａ／Ｄの基準電圧端子の一方のＶ８アに
与える。ｚＳＰはＤＯＳのリセットノイズを発生するタ
イミング以外で与えればよく、タイミング変動に対する
マージンは十分ある。Ａ／Ｄのもう一方の基準電圧端子
■。には一定の基準電圧電圧Ｒｅｆを与える。Ａ／Ｄは
、ＶｌｌＴ　　Ｖｌｌｍを基準として、ＶＩＮをＡ／Ｄ
変換することになる。ここでＡ／Ｄ変換のためのクロッ
クＡＤＣＬＫは、第２図（ｂｌに示すようにＣＯＤ転送
りロック（０１゜０２）に対して十分に高速のものを用
いる。タイミング的には第６図に示すｔ、及びｔ、の期
間に少なくとも発生するようにすれば、特にＣＯＤ転送
りロックと同期する必要はない。このようして得られる
Ａ／Ｄ出力はＤＯＳにより補償されているため、ＣＣＤ
出力に含まれる直流オフセット成分の影響をある程度除
去されている。しかし完全ではない（第６図で示すＶＩ
、Ｃ＋　とｖ　ｎｃｚは完全に同じではない）ため、次
のゼロクランプ及びサンプルホールドの処理を行う、但
し、従来のようなアナログ処理ではなくディジタル的に
行うことが出来る。

ゼロクランプパルスＺＣＰは、リセットパルスＲ３の直
後で０１，０２の変化の直前に発生させる。つまり、こ
の期間ｔ２にＣＣＤ出力の０レベルが発生するためであ
る（第６図参照）。ＺＣＰによりＡ／Ｄ出力はラッチＬ
１にラッチされる。

続いて０１，０２遷移の後、画像信号が第６図のｔ、の
期間出現するが、ｔ、の略中夫の期間にサンプルパルス
５ＣＬＫを発生させ、Ａ／Ｄ出力をラッチＬ２にラッチ
する。この時点でＬ２には画像信号５ＤＡＴＡが、また
ＬｌにはゼロレベルＺＤＡＴＡがそれぞれラッチされて
いる０次に減算器５ＵＢＩによって５ＤＡＴＡ−ＺＤＡ
ＴＡが演算され、結果は画像クロックＶＣＬＫによって
ラッチＬ３にラッチされる。ＶＣＬＫは５ＤＡＴＡとＺ
ＤＡＴＡが双方とも立った時点で立ち上がるようなパル
スで、ＣＣＤ１画素当たり１パルスとして与えられる〔
第２図（ｂｌに示すタイミングチャート参照）、Ｌ３（
７）出力ＶＤＡＴＡ　１は、ＣＣＤの電気的なオフセッ
トを除去され、且つパルス状の信号も除去された画像信
号となっている。しかし未だＣＯＤの暗電流という問題
がある。これはＣＣＤに光を照射しない状態でも発生す
るＣＣＤ出力であり、かなり強い温度特性を有する。こ
の補正は従来のアナログ処理の考え方と同様で、画像デ
ータＶＤＡＴＡＩをＣＣＤのダミー画素のタイミングで
ラッチＬ４においてラッチし、暗電流データＤＲＫを得
る。そしてＶＤＡＴＡｌからＤＲＫを減算器５ＵＢ２で
差し引くことにより、暗電流成分を補正された画像デー
タＶＤＡＴＡ２が得られる。同図山）に示すシェーディ
ング補正はアナログ処理の場合と異なる。

ＣＣＤが原稿に先立って読み取る基準白板に対応してシ
ェーディングモード信号ＦＳＨＤがアクティブになる〔
第１図（ｂ）ではＬｏ−レベルになる〕。

これにより３ステートゲートＧがＯＮ、メモリＲＡＭが
書込みモードとなって、そのときのＶＤＡＴＡ２はドツ
トアドレスＤＡに応じてＲＡＭに記憶される。シェーデ
ィングモードが終了し、ＦＳＨＤがＨｉｇｈレベルに復
帰すると、通常読取モードとなり、ＧはＯＦＦ、ＲＡＭ
は読み出しモードとなる。すなわちドツトアドレスに応
じて、記憶された白板読取データ５ＨＤＡＴＡが読み出
され、画像データＶＤＡＴＡ２と共にシェーディング補
正用のＲＯＭＩのアドレスに印加される。ＲＯＭＩには
白板読取時の不均一性を補正されたデータが書かれてあ
り、アドレスに応じて出力する。

ＶＤＡＴＡ３は、このようなシェーディング補正を受け
た画像データとなる。ＲＯＭ２は濃度変換１階調変換（
γ変換）等を選択信号ＳＬＤに応じて行うためのＲＯＭ
テーブルである。

以上で、従来アナログ的に処理していたＣＣＤ出力信号
から真の画像データを抽出するための機能を、すべてデ
ィジタル的に実現出来ることを示した。さらにディジタ
ル処理としたためのメリットを上げておくと、 （１）アナログ処理用のオペアンプ、トランジスタ。

ＦＥＴ等による温度特性補償、オフセット電圧等の補償
、さらにバイアスの適正比、といった問題から回避出来
る、 （２）ノイズマージンを高くとれる、 （３）高速になる程、アナログ素子は選定対象が限られ
また高価になるが、ディジタル素子は比較的容易に（汎
用的に）高速用が存在する、 （４）ディジタルデータであるため、記憶が容易で平均
化等によるノイズ除去機能を周波数特性（解像度）の劣
化なしに行うことが出来る、 があげられる。

ところで実際のＣＣＤ出力は、第２図、６図に模式的に
示したような波形ではなく、パルス状のランダムノイズ
や、トランジェントによるリンギング、波形なまりなど
を含んでいることが多い。

このような場合、ゼロクランプやサンプルホールドにお
いて、そのサンプルタイミングの僅かなズレにより得ら
れるサンプル信号がばらつくことにより、またノイズの
多いところをサンプルしてしまうことにもなる。この問
題に対処するに際し、従来のアナログ処理方式では、平
滑効果を持たせるため、ローパスフィルタを使用するな
どで対応するが、何れも周波数特性の劣化（水平解像力
の低下）を招く。

本発明によるディジタル方式では容易に対応出来る。そ
の例を第３図、第４図に示す。

第３図に、第１図（ａｌのゼロクランプの部分を改良し
た例のブロック図を示すが、サンプルホールドの部分等
、他も同じ方法が適用出来る。第４図にはそのタイミン
グ図を示す。Ａ／Ｄの出力は加算器ＡＤＤのＡ入力に与
えられ、Ｂ入力にはラッチＬＣＨ２の出力ＺＬ２が与え
られる。これにより、ＡＤＤの出力ＳにＡ＋Ｂが得られ
、これが所定のタイミングでラッチＬＣＨＩにラッチさ
れる。

ＬＣＨＩの出力ＺＬＩはＬＣＨ２に与えられ、再度ラッ
チされる。

この様子を第４図に示すが、ＺＬＩとしてはＡ／Ｄ小出
力累積値が得られていくことが分かる。

ＡＤ出力の所定個数累積した時点で、ゼロクランプパル
スＺＣＰが発生し、累積値をラッチＬ１にラッチする。

Ｌｌの出力はＺＤＡＴＡとして第１図（ａ）と同じよう
に、減算器５ＵＢＩに与えられ、同じようにして得られ
た５ＤＡＴＡと共に減算部゛′理を施される。Ｌｌでは
累積値をそのままラッチするとＡ／Ｄの出力に比べてビ
ット数が増加するので、下位ビットを落として平均値と
しても良い。

このように累積演算により１画素内での平均化効果を得
ることが出来るからＣＣＤ出力に含まれるトランジェン
ト、ノイズ成分を除去することができ、しかもディジタ
ル演算で１画素内で完結する処理であるから、周波数特
性を劣化させることもない。

このような演算処理はゼロクランプ部だけでなく、画像
データのサンプルホールド、暗電流検出・補正の各部分
に適用出来る。また前記の説明では平均値処理の例を示
したが、最大値または最低値を検出するような処理でも
良い。

尚、第３図のタイミングパルスＺＬＣＩ、ＺＬｃ２．ｚ
ｃｐなどはＡ／Ｄ変換クロりクＡＤＣＬＫ〔第２図（ｂ
）〕と同期したパルスを用い、ＣＣＤ出力Ｏ８〔第２図
（ｂ）〕と位相が適正な関係になければならない。

従って、ＡＤＣＬＫと画像クロックＶＣＬＫ及びＣＣＤ
駆動パルス０１，０２等はすべて周波数が整数関係にあ
ることが望ましい。例えばＡＤＣＬＫを分周してＶＣＬ
Ｋ、０１，０２等を作るようにすれば良い。

ＡＤＣＬＫをＶＣＬＫに対して、例えば１０倍以上の高
速に出来る場合は特に分周したものにする必要はないが
、各処理に対するタイミングパルスはＣＣＤ出力に対す
る位相を正確にコントロールすることが必要である。

〔効果〕

以上、本発明に係る原稿読取装置によれば、イメージセ
ンサ出力から完全にディジタル的な処理によって画像信
号を取り出すようにしたから、Ｓ／Ｎの優れた信顛性の
高い画像信号を得ることが出来る。

【図面の簡単な説明】

第１図（ａｌ、　（ｂ）はそれぞれ本発明の一実施例に
係る原稿読取装置の要部のブロック図、第２図（ａ）。 ｆｂ）はそれぞれ同原稿読取装置の動作を示すタイミン
グ図、第３図はゼロクランプ部の改良例を示すブロック
図、第４図はそのタイミング図、第５図はＣＯＤの内部
回路図、第６図はその駆動パルスタイミング図、第７図
は従来例に係るイメージスキャナのアナログ処理回路図
である。 ｌ・・・ＣＣＤ、Ａ／Ｄ・・・Ａ／Ｄ変換器、Ｌｌ、Ｌ
２、Ｌ３．Ｌ４・・・ラッチ、５ＵＢＩ、５ＵＢ２・・
・減算器、Ｇ・・・ゲート、ＲＯＭＩ、ＲＯＭ２・・・
リードオンリーメモリ、ＲＡＭ・・・ランダムアクセス
メモリ。 第４図

Claims (2)

【特許請求の範囲】
1. （１）各画素ごとの原稿光学像読取信号を、一つまたは
   複数の信号線に対して時系列的に出力するイメージセン
   サと、該イメージセンサ出力をＡ／Ｄ変換するためのＡ
   ／Ｄ変換器と、Ａ／Ｄ変換出力から画像信号を取り出す
   ための処理をディジタル的に行うためのラッチ、減算器
   、ゲートＲＡＭ、ＲＯＭを含むディジタル処理手段とを
   備えていることを特徴とする原稿読取装置。
2. （２）Ａ／Ｄ変換速度を画像信号のための画像クロック
   より高速にしたことを特徴とする請求項（１）記載の原
   稿読取装置。